FR2507819A1 - Dispositif de protection contre les surcharges pour circuit integre et circuit integre de protection contre les surcharges - Google Patents
Dispositif de protection contre les surcharges pour circuit integre et circuit integre de protection contre les surcharges Download PDFInfo
- Publication number
- FR2507819A1 FR2507819A1 FR8210348A FR8210348A FR2507819A1 FR 2507819 A1 FR2507819 A1 FR 2507819A1 FR 8210348 A FR8210348 A FR 8210348A FR 8210348 A FR8210348 A FR 8210348A FR 2507819 A1 FR2507819 A1 FR 2507819A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- type
- region
- highly doped
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000001012 protector Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
- Protection Of Static Devices (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT INTEGRE DE PROTECTION CONTRE LES SURCHARGES POUR PROTEGER UN TRANSISTOR BIPOLAIRE UTILISE EN CONFIGURATION D'EMETTEUR COMMUN. SELON L'INVENTION, LE CIRCUIT DE PROTECTION 12 COMPREND UN TRANSISTOR BIPOLAIRE Q2 D'UN TYPE OPPOSE A CELUI DU TRANSISTOR AMPLIFICATEUR PROTEGE Q1; LE TRANSISTOR PROTECTEUR Q2 EST CONNECTE, PAR SA BASE, AU COLLECTEUR DU TRANSISTOR AMPLIFICATEUR Q1 ET PAR SON COLLECTEUR, A LA BORNE D'ALIMENTATION EN COURANT QUI N'EST PAS CONNECTEE A UNE BORNE V DE LA RESISTANCE DE CHARGE R DU DISPOSITIF PROTEGE; L'EMETTEUR DU TRANSISTOR PROTECTEUR Q2 EST DE PREFERENCE CONNECTE A LA BASE DU TRANSISTOR PROTEGE Q1 PAR UNE RESISTANCE DE PROTECTION R; LES ENTREES DU TRANSISTOR PROTEGE Q1 SONT PREVUES A L'INTERCONNEXION DE L'EMETTEUR DU TRANSISTOR PROTECTEUR Q2 ET D'UNE BORNE DE LA RESISTANCE DE PROTECTION R. L'INVENTION S'APPLIQUE NOTAMMENT AUX AMPLIFICATEURS DIFFERENTIELS ET OPERATIONNELS.
Description
La présente invention se rapporte à un circuit intégré
de protection contre les surcharges.
Quand un amplificateur à émetteur commun en circuit intégré est attaqué par un signal d'entrée, la polarité du signal de sortie est inversée par rapport au signal d'entrée. En se référant à la figure 1, on peut y voir un schéma d'un circuit amplificateur à émetteur commun du type connu
dans l'art antérieur Dans une configuration typique, l'ampli-
ficateur à émetteur commun comprend un transistor Q du type NPN Le collecteur du transistor Q est connecté à la borne positive d'alimentation en courant +V, par une résistance de charge, RL' L'émetteur du transistor Q est connecté à la masse par une résistance d'émetteur, RE Un signal d'entrée, vi, est appliqué à la base du transistor Q par une résistance d'entrée, Rs Le courant résultant d'entrée à la base provoque l'écoulement d'un courant de collecteur, égal au bêta multiplié par le courant d'entrée à la base En conséquence, la tension de sortie v O mesurée entre le collecteur du transistor Q et la masse, est une version
amplifiée et inversée de la tension d'entrée vi.
La tension d'émetteur d'un amplificateur en émetteur commun qui utilise une résistance d'émetteur, RE, tente de
suivre la tension d'entrée en mode appelé "émetteur suiveur'.
Ainsi, tandis que le signal de sortie v est abaissé par
un signal d'entrée croissant vi, la tension d'émetteur aug-
mente Selon les valeurs relatives des éléments de circuit et la quantité d'attaque d'entrée dont on dispose, il est possible à Q de se saturer et qu'il y ait suffisamment d'attaque présente pour que la tension d'émetteur domine la tension de collecteur pendant les crêtes d'entrée Ainsi, tandis que le signal d'entrée (ligne en trait plein adjacente à l'entrée) que l'on peut voir sur la figure 1 doit donner lesignal de sortie (ligne en trait plein adjacente à la sortie) qui est représenté, il est possible que la partie la plus négative du signal de sortie soit remplacée par la partie montrée en pointillé Un tel résultat peut particulièrement se produire dans des conditions o la valeur
de R 5 est faible et o il y a un signal d'attaque important.
Dans le cas d'un amplificateur à contre-réaction négative, o une partie du signal de sortie est ré-appliquée à l'entrée afin d'aider à linéariser les caractéristiques de transfert de l'amplificateur, il est possible, pendant une condition de surcharge, que l'amplificateur fonctionne comme
un amplificateur à contre-réaction positive Dans des ampli-
ficateurs vidéo, du type utilisé dans des circuits de télé-
vision, l'excès d'attaque d'un amplificateur vidéo précédant le circuit de réglage automatique du gain peut avoir pour résultat le phénomène de "verrouillage", avec pour résultat
une image tronquée ou dénaturée Cependant, il faut reconnaî-
tre que le problème ci-dessus décrit est commun à de nombreux amplificateurs à émetteur commun, comprenant ceux utilisés dans des amplificateurs différentiels et opérationnels En
conséquence, un dispositif de protection empêchant ce phéno-
mène de se produire serait très souhaitable.
Un dispositif de protection contre les surcharges des
circuits intégrés qui empêchent un amplificateur à contre-
réaction négative de devenir un amplificateur à contre-réac-
tion positive, comprend un transistor amplificateur bipolaire d'un type (tel que NPN) qui est protégé par un transistor
bipolaire de protection du type opposé (tel que PNP).
L'émetteur du transistor de protection est connecté à la base du transistor protégé et la base du transistor de
protection est connectée au collecteur du transistor protégé.
Le collecteur du transistor de protection est connecté à la borne d'alimentation en courant qui est opposée à la borne d'alimentation en courant à laquelle est connectée la borne
de l'élément de charge du transistor protégé.
L'invention sera mieux comprise et d'autres buts,carac-
téristiques, détails et avantages de celle-ci apparaîtront
plus clairement au cours de la description explicative qui
va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est un schéma d'un circuit amplificateur à émetteur commun du type connu dans l'art antérieur, avec les signaux représentatifs d'entrée et de sortie la figure 2 est un schéma d'un circuit amplificateur
protégé qui comprend le circuit de protection selon l'in-
vention; la figure 3 est une vue de dessus du mode de réalisa- tion préféré du dispositif de protection selon l'invention;et la figure 4 est une vue en coupe transversale du mode de réalisation préféré du dispositif de protection selon l'invention.
Sur la figure 2 des dessins, on peut voir une représen-
tation schématique d'un circuit amplificateur 12, protégé
par le mode de réalisation préféré de la présente invention.
Le circuit amplificateur 12 comprend un transistor amplifica-
teur Ql du type NPN qui est connecté en configuration stan-
dard d'émetteur commun Comme on le sait bien, un amplifica-
teur à émetteur commun est souvent attaqué par une source résistive, qui est désignée par les résistances RS et Rp qui sont utilisées pour appliquer un signal d'entrée, vi, à la base du transistor Q 1 La présente invention comprend un
second transistor, Q 2, dont la base est connectée au collec-
teur du transistor Qi et dont l'émetteur est connecté à la
base du transistor Qi par la résistance de protection, RP.
Le collecteur du transistor Q 2 est connecté à la masse dans
ce mode de réalisation, parce que Q 1, le transistor amplifi-
cateur, est un transistor du type NPN et Q 2, le transistor de protection, est un transistor PNP Si Qi avait été un transistor du type PNP, alors Q 2 aurait été choisi du type NPN, et le collecteur de Q 2 aurait été connecté à la borne
positive d'alimentation en courant, +V.
Dans le présent mode de réalisation de l'invention,
la résistance de charge, RL, est connectée à la borne d'ali-
mentation positive, +V, et le collecteur de Q 2 est connecté à la borne d'alimentation en tension opposée, c'est-à-dire la masse Alternativement, si Qi avait été un transistor du type PNP, alors le collecteur de Q 2 aurait été connecté à
la borne positive d'alimentation en courant En fonctionne-
ment, tandis que Qi se sature, le transistor Q 2 passe à la fermeture et bloque le signal d'attaque de base à un potentiel qui est juste légèrement supérieur à la tension initiale de saturation de Q 1, empêchant ainsi l'inversion du signal de sortie, v O Afin que le présent circuit fonctionne bien pour empêcher efficacement le "verrouillage" ci- dessus mentionné, il est nécessaire que le béta du transistor de protection,
Q 2, soit d'une valeur relativement élevée et que la résis-
tance de protection, Rp ait une valeur d'impédance relative-
ment élevée De préférence le bêta du transistor de protec-
tion, Q 2, a une valeur supérieure à 15 De même, si les types des transistors étaient opposés à ce qui a été décrit ici, la sortie du transistor Qi ne pourrait pas descendre
plus que la tension initiale de saturation.
En se référant aux figures 3 et 4, on peut y voir des vues de dessus et en coupe transversale du dispositif 20 selon l'invention Selon la présente invention, le dispositif est un transistor amplificateur intégré d'un type combiné à un transistor de protection du type opposé Ainsi, un
transistor amplificateur du type NPN est combiné à un tran-
sistor protecteur du type PNP.
Dan S le mode de réalisation préféré de l'invention, le dispositif 20 est formé sur un substrat semi-conducteur 22, qui se compose typiquement de silicium du type P Une couche épitaxiée 24 du type N est formée sur le substrat 22 du type P Une partie de la couche épitaxiée-24 est isolée du restant de la couche épitaxiée par une région d'isolement
38 du type P+ qui est fortement dopée, et qui l'entoure tota-
lement La région d'isolement 38 du type P+ sert également
de collecteur du transistor de protection Q 2 du type PNP.
Une région de puits 26 du type P s'étend dans la couche épitaxiée 24 du type N La région de puits 26 du type P forme la base du transistor amplificateur Q 1 De même, une région 28 du type N+, qui s'étend également dans la couche
épitaxiée 24 du type N, sert de collecteur du transistor am-
plificateur Q 1 La partie isolée du type N de la couche
épitaxiée 24 forme la base du transistor de protection Q 2.
Une région profonde et très dopée 30 du type P+ estinoerporée dans le dispositif 20 afin d'augmenter le béta du transistor de protection Q 2 La région 30 du type P+ s'étend à travers le puits 26 du type P dans la couche épitaxiée 24, et forme
l'émetteur du transistor de protection Q 2.
Une région 32 fortement dopée du type N sert d'émetteur au transistor amplificateur Q 1 Une poche 34 fortement dopée du type N s'étend dans le substrat 22 du type P, entre celui-ci et la couche épitaxiée 24, et elle est utilisée
pour diminuer la résistance entre l'émetteur et le collec-
teur du transistor Q 1 La poche 34 s'étend sous les régions 28 et 32 du type N. En se référant plus particulièrement à la figure 3, la région 26 du type P comprend de préférence une région étroite 36 (en regardant du dessus) La région étroite 36 a pour but de donner à la résistance de protection R 1, que l'on peut voir sur la figure 2, une valeur d'impédance relativement forte La valeur résistive résulte de la résistance du
matériau du puits dans la région étroite 36.
La fabrication de la présente invention est accomplie
par des étapes standards de traitement du type bien connu.
En particulier, la présente invention présente l'avantage qu'il n'est pas nécessaire de modifier aucune étape standard de photolithographie, dépôt ou diffusion pour incorporer l'invention dans un circuit intégré monolithique En
conséquence, ceux qui sont compétents en la matière compren-
dront que la présente invention est fabriquée en diffusant la région 34 du type N qui est fortement dopée dans un substrat en silicium 22 du type P La poche 34 du type N aura
une résistivité typique de l'ordre de 40 ohms/carré.
Ensuite, une couche épitaxiée 24 du type N, ayant une résistivité typique de l'ordre de 1000 ohms/carré, est tirée sur la surface du substrat du type P Une partie de la couche épitaxiée du type N, o sera formée l'invention,
est isolée du reste de la couche épitaxiée par une diffu-
sion d'isolement 38 du type P qui est fortement dopée.
Ensuite, le contact de base 30 fortement dopé et du type P est défini et formé Après 1 le puits 26 du type P est
défini et formé.
L'étape suivante dans la fabrication du dispositif 20 concerne la formation des régions fortement dopées 28 et 32 du type N Elles sont également formées en utilisant
des techniques standards.
Enfin, un oxyde de protection (non représenté) est formé sur la surface du dispositif, des ouvertures de con-
tact (non représentées) sont formées dans l'oxyde de pro-
tection et le matériau conducteur d'interconnexion est
appliqué,défini et formé.
Ceux qui sont compétents en la matière reconnaîtront que les étapes qui précèdent sont toutes accomplies en
utilisant des techniques standards et bien connues de photo-
lithographie, de dépôt, de diffusion et d'attaque.
Il sera également évident à ceux qui sont compétents en la matière que tandis qu'un transistor amplificateur du type NPN a été décrit avec un transistor de protection du type PNP, en inversant la conductivité de chaque région
des figures 3 et 4, on peut fabriquer un transistor ampli-
ficateur du type PNP avec un transistor de protection du
type NPN.
Claims (7)
1 Dispositif de protection contre les surcharges pour circuit intégré du type comprenant: un substrat semi-conducteur d'un premier type de
conductivité; -
une couche d'un matériau semi-conducteur d'un second type de conductivité, recouvrant ledit substrat; une première région fortement dopée du premier type de conductivité, traversant ladite couche jusqu'audit substrat et entourant totalement une-partie de ladite couche, ainsi ladite partie de ladite couche est isolée du restant de ladite couche, une région de puits du premier type de conductivité s'étendant partiellement dans la partie isolée de ladite couche à partir d'une surface de celle-ci, une seconde région très dopée du second type de conductivité, s'étendant dans la partie isolée de ladite couche à partir de sa surface et séparée par des parties de ladite couche, de ladite région de puits, une troisième région très dopée du second type de conductivité, s'étendant dans la région de puits à partir de sa surface et entourée par des parties de la région de puits; et une quatrième région fortement dopée du second type de conductivité s'étendant entre la partie isolée de la couche et le substrat, ladite quatrième région étant en dessous d'au moins les seconde et troisième régions très dopées; caractérisé en ce que: une cinquième région très dopée ( 30) du premier type de conductivité s'étend à travers l'intersection de ladite région de puits ( 26) avec ladite couche,-à partir d'une surface de ladite région de puits, et est plus fortement dopée que ladite région de puits, ladite troisième région fortement dopée ( 32) se trouvant entre ladite seconde région fortement dopée ( 28) et ladite cinquième région
fortement dopée ( 30) en regardant à partir de ladite surface.
2 Dispositif selon la revendication 1,caractérisé en ce que le substrat semi-conducteur précité est de conductivité du type P et en ce que la quatrième région très dopée précitée ne s'étend pas sous la cinquième région très dopée précitée, ainsi la seconde région très dopée précitée forme le collecteur d'un transistor du type NPN, la troisième région très dopée précitée forme l'émetteur dudit transistor du type NPN, la région de puits forme la base dudit transistor du type NPN et la cinquième région très dopée précitée ( 30) forme le contact vers la
base dudit transistor du type NPN.
3 Dispositif selon la revendication 2, caractérisé en ce que la région précitée de puits comprend de plus une partie étroite ( 36) en regardant à partir du sommet de la surface précitée, qui se trouve entre la troisième région très dopée ( 32) précitée et la cinquième région
très dopée ( 30) précitée.
4 Dispositif selon la revendication 3, caractérisé en ce que la quatrième région très dopée précitée s'étend en dessous des seconde et troisième régions très dopées précitées et ne s'étend que partiellement en dessous de la
partie étroite de la région de puits précitée.
Circuit intégré de protection contre les surcharges du type comprenant un transistor amplificateur bipolaire d'un type 1 protégé par un transistor protecteur bipolaire d'un type opposé, o l'émetteur du transistor protecteur est connecté à la base du transistor amplificateur, la base du transistor protecteur est connectée au collecteur du transistor amplificateur, caractérisé en ce que: le collecteur du transistor protecteur est adapté à être connecté à une borne d'alimentation en courant qui est opposée à la borne d'alimentation en courant à laquelle la borne d'un élément de charge connecté au collecteur
du transistor amplificateur serait connectée en configura-
tion d'amplificateur à émetteur commun et le béta du
transistor protecteur a une valeur relativement élevée.
6 Circuit selon la revendication 5, caractérisé en ce qu'il comprend de plus une résistance de protection, ayant une valeur relativement forte d'impédance, qui est connectée en série entre l'émetteur du transistor protecteur et la base du transistor amplificateur, avec un moyen pour appliquer un signal d'entrée à l'émetteur du transistor protecteur. 7 Circuit selon la revendication 6, caractérisé en
ce que le transistor amplificateur précité est un transis-
tor du type NPN et en ce que le transistor protecteur
précité est un transistor du type PNP.
8 Circuit selon la revendication 7, caractérisé en ce que le collecteur du transistor du type PNP précité
est connecté à la masse.
9 Circuit selon la revendication 7, caractérisé en
ce qu'il a la forme de circuit intégré monolithique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/273,325 US4463369A (en) | 1981-06-15 | 1981-06-15 | Integrated circuit overload protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2507819A1 true FR2507819A1 (fr) | 1982-12-17 |
| FR2507819B1 FR2507819B1 (fr) | 1985-04-05 |
Family
ID=23043453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8210348A Granted FR2507819A1 (fr) | 1981-06-15 | 1982-06-14 | Dispositif de protection contre les surcharges pour circuit integre et circuit integre de protection contre les surcharges |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4463369A (fr) |
| JP (2) | JPS57211768A (fr) |
| KR (1) | KR840000982A (fr) |
| AT (1) | ATA230282A (fr) |
| CA (1) | CA1185379A (fr) |
| DE (1) | DE3221363A1 (fr) |
| ES (1) | ES8304384A1 (fr) |
| FI (1) | FI822030A0 (fr) |
| FR (1) | FR2507819A1 (fr) |
| GB (2) | GB2101402B (fr) |
| IT (1) | IT1151259B (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0151354A2 (fr) * | 1983-12-29 | 1985-08-14 | Fujitsu Limited | Dispositifs de mémoire morte programmable (PROM) |
| FR2582861A1 (fr) * | 1985-05-30 | 1986-12-05 | Sgs Microelettronica Spa | Dispositif de protection contre des decharges electrostatiques, notamment pour des circuits integres bipolaires |
| EP1255301A1 (fr) * | 2001-04-27 | 2002-11-06 | Interuniversitair Micro-Elektronica Centrum Vzw | Dispositiv de protection contre les décharges électrostatiques à layout configurable pour circuits integrés |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| US4595944A (en) * | 1983-12-29 | 1986-06-17 | International Business Machines Corporation | Resistor structure for transistor having polysilicon base contacts |
| US4949150A (en) * | 1986-04-17 | 1990-08-14 | Exar Corporation | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers |
| GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
| US5066869A (en) * | 1990-04-09 | 1991-11-19 | Unitrode Corporation | Reset circuit with PNP saturation detector |
| DE69232855T2 (de) | 1991-01-18 | 2003-07-31 | Canon Kk | Tintenstrahlaufzeichnungsverfahren und -vorrichtung mit thermischer Energie |
| JP3053936B2 (ja) * | 1991-12-04 | 2000-06-19 | キヤノン株式会社 | 液体噴射記録ヘッド用基体、該基体の製造方法、該基体を用いた液体噴射記録ヘッド、該記録ヘッドの製造方法及び該記録ヘッドを具備する記録装置 |
| DE19743230C1 (de) * | 1997-09-30 | 1999-04-15 | Siemens Ag | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
| DE19917155C1 (de) * | 1999-04-16 | 2000-06-21 | Bosch Gmbh Robert | Schutzvorrichtung gegen elektrostatische Entladungen |
| JP3768079B2 (ja) | 2000-07-25 | 2006-04-19 | シャープ株式会社 | トランジスタ |
| KR100448312B1 (ko) * | 2002-10-25 | 2004-09-13 | 금강 쥬얼리 (주) | 악세서리용 장식띠 성형장치 및 이를 이용한 장식띠성형방법 |
| KR101694242B1 (ko) * | 2015-12-15 | 2017-01-09 | 현대오트론 주식회사 | 보호 회로를 포함하는 전력 증폭기 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4027180A (en) * | 1975-01-10 | 1977-05-31 | Plessey Handel Und Investments A.G. | Integrated circuit transistor arrangement having a low charge storage period |
| EP0029538A1 (fr) * | 1979-11-26 | 1981-06-03 | Siemens Aktiengesellschaft | Circuit intégrable empêchant l'état de saturation d'un transistor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1452344A1 (de) * | 1965-12-21 | 1969-03-13 | Kress Dr Ing Herwig | Verfahren zur Berippung von Waermeaustauscherflaechen mit Wellbaendern,Vorrichtung zur Durchfuehrung des Verfahrens sowie rohr- bzw. plattenfoermige Elemente von Waermeaustauschern mit Wellbandrippen |
| US3611067A (en) * | 1970-04-20 | 1971-10-05 | Fairchild Camera Instr Co | Complementary npn/pnp structure for monolithic integrated circuits |
| JPS5017180A (fr) * | 1973-06-13 | 1975-02-22 | ||
| GB1507299A (en) * | 1974-03-26 | 1978-04-12 | Signetics Corp | Integrated semiconductor devices |
| US3971060A (en) * | 1974-07-12 | 1976-07-20 | Texas Instruments Incorporated | TTL coupling transistor |
| JPS5153483A (fr) * | 1974-11-06 | 1976-05-11 | Hitachi Ltd | |
| JPS5153449A (fr) * | 1974-11-06 | 1976-05-11 | Matsushita Electric Ind Co Ltd | |
| GB1558281A (en) * | 1975-07-31 | 1979-12-19 | Tokyo Shibaura Electric Co | Semiconductor device and logic circuit constituted by the semiconductor device |
| JPS52156580A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Semiconductor integrated circuit device and its production |
| US4118640A (en) * | 1976-10-22 | 1978-10-03 | National Semiconductor Corporation | JFET base junction transistor clamp |
| JPS5568708A (en) * | 1978-11-17 | 1980-05-23 | Matsushita Electric Ind Co Ltd | Signal amplifier circuit |
| JPS5674958A (en) * | 1979-11-26 | 1981-06-20 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| US4390890A (en) * | 1980-06-26 | 1983-06-28 | International Business Machines Corporation | Saturation-limited bipolar transistor device |
-
1981
- 1981-06-15 US US06/273,325 patent/US4463369A/en not_active Expired - Fee Related
-
1982
- 1982-05-31 CA CA000404102A patent/CA1185379A/fr not_active Expired
- 1982-06-01 IT IT21625/82A patent/IT1151259B/it active
- 1982-06-05 DE DE19823221363 patent/DE3221363A1/de not_active Withdrawn
- 1982-06-07 GB GB08216512A patent/GB2101402B/en not_active Expired
- 1982-06-08 FI FI822030A patent/FI822030A0/fi not_active Application Discontinuation
- 1982-06-08 ES ES512917A patent/ES8304384A1/es not_active Expired
- 1982-06-10 JP JP57100553A patent/JPS57211768A/ja active Pending
- 1982-06-14 AT AT822302A patent/ATA230282A/de not_active Application Discontinuation
- 1982-06-14 FR FR8210348A patent/FR2507819A1/fr active Granted
- 1982-06-15 KR KR1019820002667A patent/KR840000982A/ko unknown
-
1984
- 1984-04-19 JP JP59080007A patent/JPS6035569A/ja active Pending
- 1984-08-02 GB GB08419706A patent/GB2142778B/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4027180A (en) * | 1975-01-10 | 1977-05-31 | Plessey Handel Und Investments A.G. | Integrated circuit transistor arrangement having a low charge storage period |
| EP0029538A1 (fr) * | 1979-11-26 | 1981-06-03 | Siemens Aktiengesellschaft | Circuit intégrable empêchant l'état de saturation d'un transistor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0151354A2 (fr) * | 1983-12-29 | 1985-08-14 | Fujitsu Limited | Dispositifs de mémoire morte programmable (PROM) |
| EP0151354A3 (fr) * | 1983-12-29 | 1987-07-29 | Fujitsu Limited | Dispositifs de mémoire morte programmable (PROM) |
| FR2582861A1 (fr) * | 1985-05-30 | 1986-12-05 | Sgs Microelettronica Spa | Dispositif de protection contre des decharges electrostatiques, notamment pour des circuits integres bipolaires |
| EP1255301A1 (fr) * | 2001-04-27 | 2002-11-06 | Interuniversitair Micro-Elektronica Centrum Vzw | Dispositiv de protection contre les décharges électrostatiques à layout configurable pour circuits integrés |
Also Published As
| Publication number | Publication date |
|---|---|
| KR840000982A (ko) | 1984-03-26 |
| GB2142778A (en) | 1985-01-23 |
| CA1185379A (fr) | 1985-04-09 |
| GB2101402B (en) | 1985-07-17 |
| FI822030A0 (fi) | 1982-06-08 |
| IT1151259B (it) | 1986-12-17 |
| DE3221363A1 (de) | 1983-01-05 |
| ES512917A0 (es) | 1983-02-16 |
| GB2142778B (en) | 1985-07-24 |
| GB8419706D0 (en) | 1984-09-05 |
| FR2507819B1 (fr) | 1985-04-05 |
| JPS57211768A (en) | 1982-12-25 |
| ES8304384A1 (es) | 1983-02-16 |
| ATA230282A (de) | 1989-07-15 |
| IT8221625A0 (it) | 1982-06-01 |
| US4463369A (en) | 1984-07-31 |
| GB2101402A (en) | 1983-01-12 |
| JPS6035569A (ja) | 1985-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2507819A1 (fr) | Dispositif de protection contre les surcharges pour circuit integre et circuit integre de protection contre les surcharges | |
| FR2499315A1 (fr) | Dispositif semiconducteur de protection utilisant des diodes zener dos a dos | |
| EP0357528B1 (fr) | Transistor MOS composite et application à une diode roue libre | |
| EP0714139B1 (fr) | Composant dipôle à déclenchement par retounement à sensibilité contrôlée | |
| FR2533369A1 (fr) | Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre | |
| FR2465355A1 (fr) | Circuit generateur de tension de reference de bande interdite | |
| EP0490787B1 (fr) | Circuit de protection limitant les surtensions entre limites choisies et son intégration monolithique | |
| WO1999035692A1 (fr) | Circuit de protection d'interface d'abonnes | |
| FR2493633A1 (fr) | Amplificateur de courant | |
| FR3016999A1 (fr) | Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques | |
| EP0053974B1 (fr) | Dispositif de protection d'une diode laser | |
| FR2740612A1 (fr) | Dispositif a semiconducteurs destine a fournir une tension de sortie correspondant a une tension d'alimentation elevee | |
| EP0543745A1 (fr) | Transistor MOS à zener de protection intégrée | |
| FR2485824A1 (fr) | Circuit de protection a transistor | |
| FR2613131A1 (fr) | Circuit integre protege contre des surtensions | |
| EP0780952A1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| FR2582861A1 (fr) | Dispositif de protection contre des decharges electrostatiques, notamment pour des circuits integres bipolaires | |
| FR2499325A1 (fr) | Circuit de protection pour dispositifs a circuits integres | |
| EP1638146A2 (fr) | Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants | |
| FR2542946A1 (fr) | Amplificateur differentiel a transistors bipolaires realises en technologie cmos | |
| FR2585202A1 (fr) | Element pilote pour charges inductives | |
| KR20020053031A (ko) | 과전압 방지 | |
| EP0093086A2 (fr) | Dispositif semiconducteur bipolaire et circuit MOS incorporant un tel dispositif | |
| FR2642227A1 (fr) | Dispositif semiconducteur integre incluant une bascule bistable | |
| EP0913754B1 (fr) | Circuit de régulation de tension continue commutable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |