KR20020053031A - 과전압 방지 - Google Patents

과전압 방지 Download PDF

Info

Publication number
KR20020053031A
KR20020053031A KR1020017013491A KR20017013491A KR20020053031A KR 20020053031 A KR20020053031 A KR 20020053031A KR 1020017013491 A KR1020017013491 A KR 1020017013491A KR 20017013491 A KR20017013491 A KR 20017013491A KR 20020053031 A KR20020053031 A KR 20020053031A
Authority
KR
South Korea
Prior art keywords
transistor
base
emitter
protection
voltage
Prior art date
Application number
KR1020017013491A
Other languages
English (en)
Inventor
스텐스트롬헬게
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20020053031A publication Critical patent/KR20020053031A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45326—Indexing scheme relating to differential amplifiers the AAC comprising one or more extra diodes, e.g. as level shifter, as diode coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

비교기 또는 연산 증폭기와 같은 차동형의 증폭기는 베이스 입력 단자들에 의해서 형성되는 두개의 입력 단자(1,3)를 갖는데, 예를들면 npn-형의 증폭 트랜지스터(T1,T2) 이다. 입력 트랜지스터의 콜렉터는 예를들면 전류 미러 회로(T4,T5)를 통해서 소정의 공급 전압(Vcc)에 접속된다. 입력 트랜지스터의 에미터는 전류 발생기로서 접속된 트랜지스터(T3)를 통해서 접지 전위에 가까운 또 다른 공급 전압(VEE)에 접속된다. 입력 트랜지스터내의 베이스-에미터 접합은 다이오드로서 접속되는 보호 트랜지스터(T6,T7)에 의해서 보호되며, 그 에미터 및 베이스는 서로 접속된다. 보호 트랜지스터에서의 효과적인 pn-접합은 보통은 더 큰 브레이크스루 전압을 갖는 베이스와 콜렉터 사이의 접합이며 이어서 베이스 및 에미터 사이의 pn-접합이다. 따라서 증폭기의 입력 단자의 보호가 획득되는데 이는 예를들면 집적 회로에서 간단한 방법으로 달성될 수 있다. 그 후, 보호 트랜지스터는 입력 트랜지스터와 대체로 같은 방법으로 이루어지며 이들과 대체로 같은 전기적인 특성을 갖는다.

Description

과전압 방지{OVERVOLTAGE PROTECTION}
실제로 많이 사용되는 회로로서 연산 증폭기를 포함하는 회로에서, 그러한 증폭기의 두개의 입력 단자 사이의 전압은 피드백이 사용되며 연산 증폭기의 이득이 매우 높으므로 항상 제로에 매우 가깝다. 대조적으로, 비교기는 그 두 입력 단자 사이의 전압을 표시하는 출력 신호를 제공하도록 설계되며 따라서 일반적으로 하나의 회로에서 정상적으로 사용할 때 일부 전압은 항상 비교기의 입력 단자들 사이에 존재한다. 그러나, 입력 전압은 입력 단자에 신호를 제공하는 외부 회로로 인해서 비교기 회로를 파괴할 수 있을 정도로 너무 커지게 된다. 연산 증폭기에 대한 피드백이 적합하게 기능을 발휘하지 않으면 그러한 증폭기는 제공된 입력 전압이 너무 클 때 파괴될 수도 있다. 동작하지 않는 피드백의 이유는 "슬루-속도(slew-rate)" 제한이 연산 증폭기의 출력 단자에 이루어지는 동시에 입력에 큰 전압이 제공되거나 또는 연산 증폭기의 출력 단자에 너무 큰 부하가 걸리기 때문이다. 그러므로, 연산 증폭기나 특히 비교기에 대해서 보호 회로는 필요하게 된다. 후자의 것은 분명히, 종래의 회로에서는 입력 단자 사이의 전압을 제한하는 메카니즘을 갖지않는다.
본 발명은 증폭기 및 비교기의 차동 입력 단자의 보호에 관한 것으로서, 특히 입력 단자가 보호되는 차동형의 증폭기에 관한 것이다.
본 발명은 첨부된 다음의 도면을 참조하여 발명을 제한하지 않는 실시예로서 설명된다. 즉,
도 1은 공지된 형태의 간단한 트랜지스터 기반 차동 증폭기의 회로도이며,
도 2는 일부 필수 구성요소만이 공지된 도 1의 증폭기의 간략화된 회로도이며,
도 3은 수직 npn-트랜지스터의 개략적인 횡단면도이며,
도 4는 공지된 형태의 입력 단자를 보호하는 차동 증폭기의 회로도이며,
도 5a는 베이스 및 콜렉터가 서로 전기적으로 직접 접속되는 트랜지스터와 다이오드 사이의 등가회로를 도시하는 도면이며,
도 5b는 베이스 및 에미터가 서로 전기적을 직접 접속되는 트랜지스터와 다이오드 사이의 등가회로를 도시하는 도면이며,
도 6a는 다이오드로서 접속되는 트랜지스터에 의해서 획득에 의해서, 입력 단자를 보호하는 도 2에 따른 증폭기의 회로도이며,
도 6b는 다른 극성의 트랜지스터에 대해서 도6a에서와 유사한 회로도이며.
도 7은 도 6a에 도시된 바와 같이 입력 단자를 보호하는 도 1에 따른 증폭기의 회로도이다.
본 발명의 목적은 차동형의 증폭기 입력 단자를 간단하고 효율적으로 보호하고자 하는 것이다.
여기서 고려되는 차동형의 트랜지스터 기반 증폭기의 두 입력 단자는 종래의 기술에서는 입력인 동작 활성 증폭 트랜지스터의 베이스 단자이다. 입력 트랜지스터의 베이스-에미터 접합은 에미터 및 베이스가 서로 접속되는 다이오드로서 접속되는 트랜지스터에 의해서 보호된다. 보호 트랜지스터내의 활성 pn-접합은 정상적으로는 후방으로 더 큰 브레이크스루(breakthrough) 전압을 갖는 베이스 및 콜렉터 사이의 접합이며 이어서 베이스 및 에미터 사이의 pn-접합이다. 이러한 보호 트랜지스터는 바람직하게는 입력 트랜지스터와 대체로 동일한 방식으로 제조될 수 있으며 이들과 대체로 같은 전기적 특성을 갖어서 전자 집적 회로의 보호를 간단하게 한다.
따라서, 일반적으로, 두개의 증폭기 트랜지스터를 포함하며, 이 증폭기의 입력 단자는 입력 전압을 수용하기 위해서 증폭기 트랜지스터 각각의 베이스에 직접 접속되며, 그 차이가 발생 및/또는 증폭되어 증폭기의 출력 단자상에서 출력 전압으로서 획득되는, 차동형의 증폭기를 고려해 본다. 그 출력 전압은 입력 단자들 사이의 전압을 표시한다. 바람직하게는, 그 출력 단자는 증폭기 트랜지스터중 하나의 콜렉터에 직접 접속된다.
입력 단자의 보호를 위해서 그리고 특히 너무 강한 전류가 증폭기 트랜지스터를 통과해서 흐르는 것을 방지하기 위해서, 보호 다이오드가 제 1 트랜지스터 각각의 에미터와 직렬로 직접 접속된다. 각각의 보호 다이오드는 이 다이오드에 접속되는 트랜지스터의 베이스와 에미터 사이의 접합에 의해서 형성되는 다이오드와 같은 방향 또는 극성을 갖도록 접속된다. 더욱이, 보호 다이오드는 보호 트랜지스터에 의해서 형성되며, 그 에미터 및 베이스는 서로 전기적으로 직접 접속된다.
일반적으로, 후방으로 가장 낮은 브레이크스루 전압을 갖는 증폭기 트랜지스터 각각의 pn-접합중 하나와 직렬로 "에미터" 및 "콜렉터" 를 직접 사용하지 않고, 보호 다이오드가 접속되어 가장 낮은 브레이크스루 전압을 갖는 제 1 트랜지스터의 pn-접합에 의해서 형성된 다이오드와 같은 방향 또는 극성을 갖는다. 보호 다이오드 각각은 증폭기 트랜지스터와 같은 극성 형태의 보호 트랜지스터를 포함하며, 이는 차동 증폭기에서 다른 것과 대체로 같거나 또는 적어도 대체로 같은 전기적 특징 또는 특성을 갖는다. 후방으로 가장 낮은 브레이크스루 전압을 갖는 보호 트랜지스터 각각에서 제 1 및 제 2 pn-접합 중 하나는 직접적인 전기 접속에 의해서 쇼트회로가 된다.
증폭기 트랜지스터 및 보호 트랜지스터는 모두가 대체로 같은 종류의 npn-트랜지스터가 되거나 또는 모두가 대체로 동일한 종류의 pnp-트랜지스터가 될 수 있다.
이하, 여러 구성 요소에 대해서 어떤 일정한 극성을 갖는 증폭기 회로에 대해서 설명한다. 당업자라면 증폭기 회로가 반대의 극성으로 사용될 수 있으며 따라서 npn-트랜지스터가 pnp-트랜지스터와 교체될 수 있으며 그 역도 가능하며, 다이오드의 방향이 역으로 될 수 있으며, 양의 전압이 음의 전압이 될 수 있으며 그 역도 가능하며, 전류 방향이 역으로 될 수 있는 등, 다른 면으로 대응하는 또는 유사한 전기 특성을 갖는 구성 요소가 사용되는 것을 알 수 있다.
도 1에서 입력 단이 공통 형태인 회로도가 도시되는데, 그 입력 단은 예를들어 비교기 또는 연산 증폭기에서 사용되기에 적당한 차동 증폭기로서 도시된다. 회로의 두개의 입력 단자(1,3)는 예를들어 도면에서 도시되어 있드시 npn-형인 두개의 동일한 트랜지스터 T1 및 T2의 베이스 단자로 구성된다. 트랜지스터 T1 및 T2의 에미터는 에미터 노드(5)에서 서로 접속되며 그곳에서 전류 소스로서 동작하도록 적당한 전압에 의해서 바이어스되는 제 3 npn-트랜지스터 T3의 콜렉터에 접속된다. 제 3 트랜지스터의 에미터는 도면에 도시된 바와같이 소정의 공급 전압 VEE, 예를들면 접지 전위에서 약간 벗어난채로 또는 접지 전위 자체에 접속된다.
두개의 제 1 트랜지스터 T1 및 T2의 콜렉터, 증폭 트랜지스터 또는 입력 트랜지스터는 공급 전압 Vcc, 예를들면, 전류 미러를 통해서 양의 정 전압에, 예를들면, 도면에서 도시된 바와같은 적절한 방법으로 접속된다. 전류 미러 회로는 두개의 pnp-트랜지스터 T4 및 T5를 포함하며, 그 베이스들은 서로 접속되며 그 에미터들은 공급 전압 Vcc에 접속된다. 또한 제 1 입력 트랜지스터 T1에 대한 npn-트랜지스터 T4는 서로 접속된 그 베이스 및 그 콜렉터를 갖어서 상기 트랜지스터가 다이오드로서 작용하며, 여기서 이러한 두개의 트랜지스터 T4 및 T5는 각각의 입력 트랜지스터 T4 및 T5가 각각의 입력 트랜지스터 T1 및 T2의 콜렉터에 결합된 콜랙터를 갖는다. 구동 전압 Vcc에 대한 입력 트랜지스터 T1 및 T2의 접속과 관련된 중요한 사실은 트랜지스터 T4 및 T5가 등가의 임피던스 및 아이들링 또는 무부하 전압(테브냉-등가)를 갖어서 입력 트랜지스터 T1 및 T2가 그 활성 영역에서 동작하는데 즉, 이들은 포화되지 않으며, 따라서 그 콜렉터로 부터 베이스로의 전압이 항상 양의 전압이다. 따라서 전류 미러내의 트랜지스터 T4 및 T5는 트랜지스터의 콜렉터와 양의 공급 전압 Vcc 사이에 결합된 저항에 의해서 교체될 수 있다.
부분이 개략적으로 도시되었으며 본 문헌에 필수적인 구성요소만을 포함하고 있는 입력 단의 간략화된 실시예가 도 2에 도시된다. 여기서 트랜지스터 T3는 전류 발생기 I1으로서 도시되며, 입력 트랜지스터 T1 및 T2의 콜렉터는 일반적으로 명명된 접속 노드에 접속되는 것으로만 도시된다.
도 1 및 2에 도시된 두개의 회로의 출력 신호는 원칙적으로 입력 트랜지스터 T1 및 T2중 어느 하나를 통하는 콜렉터 전류이다. 이러한 전류를 표시하는 전압은 예를들면 제 2 입력 트랜지스터 T2의 콜렉터 전극의 단자(7)에서 추출되거나 또는 검색될 수 있다.
입력 단자(1,3) 사이의 전압이 작을 때, 두개의 입력 트랜지스터 T1 및 T2는 활성이며 전류는 에미터 단자를 통해서 공통 에미터 노드(5)로 흐른다. 이러한 트랜지스터를 통하는 전류는 전류 소스 I1 또는 트랜지스터 T3에 의해서 결정되며 이들 가운데서 분배되어 더 많은 전류가 그 입력 단자 즉 그 베이스에서 가장 높은 전압을 갖는 입력 트랜지스터를 통해서 흐르게된다. 입력 단자들 사이의 전압이 충분히 클 때, 여기서 충분히 크게 취해진다는 것은 전압이 절대값에 비례하며 주변 온도에서 약 26mV인 임의의 VT와 같다는 것을 의미하는데, 입력 단자에서 가장 낮은전위를 갖는 입력 트랜지스터를 통하는 전류가 무시될 수 있으며 다른 입력 트랜지스터의 베이스 또는 입력 단자의 전위는 이러한 트랜지스터의 포화 전류에 의해서 결정된다. 이러한 트랜지스터의 베이스 및 에미터 사이의 전압은 VBE= VTLog(I1/IS)로 개략적으로 주어지는 포화에 대한 것이며, 여기서 I1은 전류 발생기 I1에 의해서 발생된 전류이며 IS는 트랜지스터의 포화 전류이다.
제 2 입력 트랜지스터 T2의 입력 단자(3)의 전압이 일정하게 유지되며 제 1 입력 트랜지스터 T1의 제 2 입력 단자(1)의 전압이 연속해서 낮아진다고 가정한다. 제 1 입력 트랜지스터 T1을 통하는 전압은 에미터 노드의 전압이 전류 발생기 I1 및 입력 트랜지스터의 포화 전류 IS에 의해서 결정될 때 까지 낮아진다. 전압이 더 줄어들때, 제 1 입력 트랜지스터 T1내의 베이스와 에미터 사이의 pn-접합은 점점 작게 순방향으로 바이어스되어 역방향으로 바이어스된다. 결국 전압이 충분한 음의 전압이 될 때, 전류는 다시 제 1 입력 트랜지스터 T1의 에미터를 통해서 흐르지만 이제 초과되는 상기 pn-접합의 브레이크스루 전압에 의존해서 반대 방향으로 흐른다. 이러한 모든 전류는 제 1 입력 단자(1)를 통해서, 즉 제 1 입력 트랜지스터 T1의 베이스를 통해서 흐르게된다. 이어서 전류는 전류 소스 I1에 의해서가 아니라 외부 전압 소스의 구동 기능에 의해서 그리고 두개의 입력 트랜지스터 T1 및 T2의 저항에 의해서 결정된다. 어떤 경우에도, 전류는 두개의 입력 트랜지스터 T1, T2를 파괴시킬 수 있는데, 아마도 발생된 전력이 가장 큰 제 1 입력 트랜지스터 T1을 주로 파괴할 수 있다. 역방향 바이어스된 pn-접합이 전류를 흘리기 시작하기 전에npn-트랜지스터가 그 에미터와 베이스 사이에서 허용하는 전압은 상이한 제조 프로세스 및 상이한 구성성분 레이아웃 사이에서 변동한다. 신호 처리 트랜지스터를 위해서 보통은 이러한 전류는 약 6V보다 더 크며 약 10V보다 작다.
일반적으로, 바이폴라 트랜지스터는 로우로 상호간에 배치되며 서로의 상부(TOP)에 배치되는 층을 포함하기도 하는 것으로서, 교차하는 극성을 갖는 반도체 물질로 이루어지는 세개의 영역을 포함하여 중앙 영역 및 두개의 외부 영역이 존재하게 된다. 바이폴라 트랜지스터는 npn-형이거나 pnp-형이 될 수 있다. 외부 회로에 대한 접속은 각 영역으로부터 제공되는데 이 또한 전극이라고 불리울 수 있다. 중앙 영역은 베이스라고 불리우며 두개의 외부 영역은 각각 콜렉터 및 에미터를 포함한다. 전압이 npn-트랜지스터의 단자에 인가되어 npn-트랜지스터에 대해서 Vc〉Vb〉Ve가 되며 pnp-트랜지스터에 인가되어 Vc〈Vb〈Ve가 되며, 여기서 Vc, Vb, Ve 가 트랜지스터의 콜렉터, 베이스 및 에미터의 전위이며, 너무 큰 전류가 npn-트랜지스터에 대해서 양이되며 pnp-트랜지스터에 대해서 음이되어야 하는 베이스에 공급되면, 트랜지스터의 콜렉터를 통하는 전류는 공급된 베이스 전류에 의해서 제어된다. 개략적으로, 콜렉터 전류는 베이스 전류에 대해서 비례할 수 있다. 일정한 비례관계가 BF, "순방향 전류 이득"이라고 불리우며, 또한 β로 명명된다.
바이폴라 트랜지스터의 두개의 내부 영역중 임의의 것은 에미터라고 불리울 수 있는데 여기서 다른 영역이 트랜지스터의 콜렉터라고 불리운다. 그러나, 보통은, 콜렉터 및 에미터는 비례관계의 상수 β가 가능한 크게 되도록 정의된다. 인가된 전압의 동일 극성을 위해서, 트랜지스터가 회전되어 콜렉터가콜렉터가 이미 에미터가 배치되었던 곳에 배치되면, 대응하는 비례관계의 계수 또는 전류 이득 요소 BR, "역방향 전류 이득"을 측정하는 것이 가능하다. 보통은 BF는 BR보다 훨씬 더 크다. 이러한 사실은 레이아웃 또는 트랜지스터의 구조의 여러가지 최적화에 의존하며, 이러한 최적화는 가능한 큰 BF를 갖는 것이 바람직한 다른 것들을 고려하는데, 즉, 이득 요소중 하나에 가장 높은 가능성있는 값이 주어져야 한다. BR 값은 덜 중요하다. 일반적인 값은 BF = 50 - 100 및 BR = 0.5 - 10 이다. 증폭기 회로내의 트랜지스터를 이용하는 것에 대한 분명한 조건이 그것이 일 이상의 전류 이득 요소를 갖는 것임을 아는 것이 중요하다.
집적 회로에서 npn-트랜지스터의 가장 일반적인 실시예는 수직 트랜지스터로서, 도 3의 횡단면도로서 도시된다. 베이스와 동일한 형태의 낮게 도핑된 임의의 물질(11)에서, 트랜지스터의 일부 또는 그 트랜지스터의 영역을 형성하는 층이 제공된다. 콜렉터(13)는 외부 물질의 도핑과 반대로 도핑된 가장 낮은 층이다. 이 가장 낮은 층의 중앙에서 베이스를 형성하는 또 다른 층(15)이 배치되며 베이스 영역의 중앙에 에미터를 형성하는 또 다른 층(17)이 배치되어, 구조의 중앙에서 층의 열이 획득되는데, 이는 바닥으로 부터 상부로, 콜렉터, 베이스 및 에미터를 포함한다. 상이한 영역은 외부 에지에서 외부 전기 접속을 위해 구조의 표면까지 연장된다. 그러한 트랜지스터가 제조되는데 도핑 레벨이 다른 에미터-베이스 -콜렉터 순서로 감소되는데, 즉, 에미터 영역은 베이스 영역보다 더 높게 도핑되며 베이스 영역은 콜렉터 영역보다 더 도핑된다. 더욱이, 베이스 층(15)은 구조의 중앙에서 매우 얇으며 콜렉터 층은 상대적으로 두껍다. 이것은 높은 전류 이득 요소 BF 및 양호하게 높은 주파수 특성을 포함하여 바람직한 특성에 기여한다. 동일 특성이 콜렉터-베이스 접합이 역으로 바이어스될 때, 브레이크스루 전압 BVcb가 에미터-베이스 접합이 역방향으로 바이어스될 때 브레이크스루 전압 BVeb보다 훨씬 높게되는 결과를 가져온다. 최적화된 제조 공정에서 콜렉터와 베이스 사이의 브레이크스루 전압 BVcb는 50 - 120V의 크기이며, 이는 에미터-베이스 접합에 대한 브레이크스루 전압 BVeb인 6 - 12V와 비교된다. 그러한 제조 공정은 회로가 높은 전압을 견딜 수 있도록 하는 응용에서 사용되는데, 예를들면 오디오 증폭, 전압 변환기, 차량의 전자 회로 등에 대한 회로에서 사용된다.
전술된 바와같은 입력 단을 보호하기 위한 공지된 방법은 도 3에 따른 입력 트랜지스터 T1 및 T2의 베이스 단지와 직렬로 입력 단자에서 접속 저항 R1, R2를 포함한다. 그에 따라서 베이스 전류는 제한된다. 더우기, 다이오드 D1, D2는 이러한 트랜지스터의 에미터와 베이스 사이에서 접속될 수 있어서 이러한 다이오드는 각각의 트랜지스터내의 베이스-에미터 다이오드에 반대 방향으로 전도된다. 따라서, 트랜지스터 T1 및 T2중 하나의 에미터 및 베이스 사이의 역방향 전압이 역병렬로 접속된 대응하는 외부 다이오드 D1, D2에 대한 순방향 전압을 초과하고 순방향 전압이 약 0.6 내지 1V일 때, 전류는 각각의 트랜지스터를 통해서 전도되는 대신에 외부 다이오드를 통해서 전도된다. 양의 구성요소를 포함하는 그러한 회로 해결책의 장점은 정상으로 동작하는 입력 단의 트랜스컨덕턴스가 부가된 보호 구성성분에 의해서 영향을 받지 않는다는 것이다. 집적 회로를 제조하는데 있어서, 제조 공정에서 트랜지스터만이 사용가능할 때, 다이오드가 트랜지스터의 베이스와 콜렉터를서로 접속함으로서 획득된다는 것이 공지되어 있다(도 5a 참조). 트랜지스터에서 이미 존재하는 두개의 pn-접합으로 인해서 다이오드 기능을 하는 구성 요소는 트랜지스터의 베이스 및 에미터가 서로 접속되는 경우에 획득된다(도 5b 참조). 그러나, 그러한 다이오드 구성요소가 별로 사용되지 않는데, 그 이유는 그러한 다이오드는 트랜지스터의 콜렉터 및 베이스를 서로 접속시킴으로서 획득되는 다이오드에 비해서 대부분의 응용에서 더 나쁜 특성을 갖기 때문이다.
그러나, 종래의 방법과 다른 방법으로 바이폴라 트랜지스터를 사용하므로서 전술된 바와같은 차동 증폭기의 입력 단자를 보호하는 것이 가능하다. 전술된 바와같이, 대부분의 경우에 트랜지스터에서 높은 전류 이득이 바람직하다. 이하의 응용에서는 이것이 필요하지 않다.
도6a에서 차동 증폭기의 주요 회로도가 도시되는데 이는 대체로 도 1 및 2에서 도시된 증폭기로서 구성되며 입력 단지를 보호한다. 더 완전한 회로도가 도 7에 도시된다. 이러한 회로 해결책은 입력 트랜지스터 T1 및 T2의 에미터들과 공통 에미터 노드(5) 사이에서 접속된 두개의 npn-트랜지스터 T6, T7을 갖는다. 이러한 트랜지스터는 각각의 에미터 단자에 접속된 베이스 단자를 갖어서 베이스-콜렉터 다이오드만이 사용된다. 이들은 접속되어 증폭기의 정상 동작시의 에미터가 더 높은 전위를 갖으며 이어서 콜렉터-베이스, 예를들면 베이스-콜렉터 다이오드가 순방향으로 바이어스된다.
전술된 것과 동일한 방법으로, 제 2 입력 트랜지스터 T2의 베이스(3)의 입력 전압이 일정하게 유지되는 한편 다른 입력 단자(1)의 전압 즉, 제 1 입력 트랜지스터 T1의 베이스 전압이 점진적으로 감소되면, 또 다시 제 1 트랜지스터를 통하는 전류가 제로로 낮아진다. 어느정도 더 감소된 입력 전압 전류가 제 1 트랜지스터 T1내의 에미터로 부터 베이스 방향으로 "역방향"으로 흐른 후에는 오히려 노드(5)와 입력 단자(1) 사이의 전압이 트랜지스터T1의 에미터와 베이스 사이의 브레이크스루 전압 BVeb와 보호 트랜지스터 T6의 콜렉터 및 에미터 사이의 브레이크스루 전압BVce를 초과할 때까지 흐르기 시작한다. 트랜지스터의 콜렉터와 에미터 사이의 브레이크스루 전압 BVce가 상당한데, 즉, 동일 트랜지스터내의 에미터와 베이스 사이의 브레이크스루 전압 BVeb보다 여러 배로 크며 전술된 바와같이 콜렉터와 베이스 사이의 브레이크스루 전압 BVcb와 같은 크기이다. 도 4에 따른 보호된 회로 해결책에서 입력 트랜지스터 T1내의 전류 파동은 노드(5)와 입력 단자(1) 사이의 전압이 입력 트랜지스터의 에미터와 베이스 사이의 브레이크스루 전압 BVeb 를 초과할 때 발생한다.
도6b에서 도 6a의 차동 증폭기와 유사한 차동 증폭기의 주요 회로도가 도시되는데 도면에서는 그 대신에 npn-트랜지스터가 증폭 또는 활성 소자로서 그리고 보호 소자로서 사용된다. 이러한 회로는 기본적으로 도6a 및 7에 도시된 바와같은 방식으로 동작한다.
도 6a 및 7 또는 도 6b에 따른 회로 해결책의 장점은 그 회로가 보호 구성요소를 갖지 않는 경우에 비해서 여러 배로 높은 전압을 견딜 수 있다는 것이다. 도 4에 따른 공지된 회로 해결책에 비해서 두가지 장점이 있다. 공지된 해결책에서는 보호가 동작할 때 전류가 보호 구성요소 R1, R2, D1, D2를 통해서 흐른다. 그러한제어되지 않은 전류는 무엇보다도 과열을 가져올 수 있다. 이것은 도 6a 및 7에 따른 해결책의 경우가 아니다. 더욱이, 저항은 단일 집적 회로내에서 집적되는데 적합하지 않다. 왜냐하면 제조 공정 자체가 저항을 제조하는데 적합하지 않거나 또는 이들이 회로 판에서 너무 큰 지역을 점유하기 때문이다. 집적된 회로에서 저항은 이들이 갖는 더 큰 저항을 갖는다. 저항의 폭이 마스크 제조, 광학 해상도 등에 의해서 결정된 가장 작은 규격보다도 더 작게 되지는 않으며 저항이 길이 및 폭의 비에 의해서 결정되므로, 높은 저항 값을 갖는 저항기가 큰 길이를 획득하며 그에 따라서 큰 지역을 획득한다. 도 4에 따른 보호 회로에서 저항 R1, R2에서 전력 발생은 도시되지 않은 회로내의 다른 구성요소로서 증폭기 회로의 입력 단자를 공급하는 구성요소가 이를 허용하는 경우에 중요하게 된다.
도 6a 및 7에 따른 회로내에서 다이오드로서 접속된 트랜지스터 T6,T7은 차동 증폭기의 트랜스컨덕턴스에 영향을 미친다. 이것은 장점 또는 단점이 될 수 있다. 따라서, 일부 공지된 회로에서 저항은 트랜스컨덕턴스를 줄이기 위해 보호 트랜지스터 T6, T7의 위치에서 접속될 수 있다.
본 발명을 실시함으로서, 차동형의 증폭기 입력 단자를 간단하고 효율적으로 보호하는 것이 가능하다.

Claims (9)

  1. 에미터, 베이스 및 콜렉터를 갖는 두개의 제 1 트랜지스터와, 입력 전압을 받기 위해서 상기 제 1 트랜지스터 각각의 베이스에 직접 접속되는 입력 단자와 입력 단자들 사이의 전압을 표시하는 출력 전압을 제공하기 위한 출력 단자를 포함하는, 차동형의 증폭기에 있어서,
    상기 제 1 트랜지스터 각각의 에미터에 직렬로 직접 접속되는 보호 다이오드로서, 상기 보호 다이오드 각각은 상기 제 1 트랜지스터의 베이스와 에미터 사이의 pn-접합에 의해서 형성되는 다이오드와 동일한 방향 또는 극성을 갖도록 보호 다이오드가 접속되는 그 에미터에 접속되며, 보호 다이오드 각각은 보호 트랜지스터를 포함하며, 그 에미터 및 베이스는 서로 전기적으로 직접 접속되는 것을 특징으로 하는 차동형의 증폭기.
  2. 제 1 항에 있어서,
    상기 출력 단자는 상기 제 1 트랜지스터중 하나의 콜렉터에 직접 접속되는 것을 특징으로 하는 차동형의 증폭기.
  3. 제 1 또는 제 2 항에 있어서,
    상기 제 1 트랜지스터와 상기 보호 트랜지스터는 모두 대체로 동일한 전기적 특성을 갖는 것을 특징으로 하는 차동형의 증폭기.
  4. 에미터, 베이스 및 콜렉터를 갖으며, 상기 베이스와 상기 에미터 사이에서 제 1 pn-접합이 존재하며 상기 베이스와 상기 콜렉터 사이에서 제 2 pn-접합이 존재하는 하나의 극성을 갖는 두개의 제 1 트랜지스터와, 입력 전압을 받기 위해서 제 1 트랜지스터 각각의 베이스에 직접 접속되는 입력 단자와 입력 단자들 사이의 전압을 표시하는 출력 전압을 제공하기 위한 출력 단자를 포함하는 차동형의 증폭기에 있어서,
    가장 낮은 브레이크스루 전압을 갖는 제 1 트랜지스터의 pn-접합에 의해서 혀성된 다이오드와 동일한 방향 또는 극성을 갖는 보호 다이오드가 접속되는 역방향으로 가장 낮은 브레이크스루 전압을 갖는 제 1 보호 다이오드 각각에서 제 1 및 제 2 pn-접합중 하나와 직렬로, 상기 보호 다이오드는 제 1 트랜지스터와 같은 극성 형태의 보호 트랜지스터를 포함하며, 각각의 보호 트랜지스터는 에미터, 베이스 및 콜렉터를 갖으며, 제 1 pn-접합은 베이스 및 콜렉터 사이에 존재하며, 역방향으로 가장 낮은 브레이크스루 전압을 갖는 보호 트랜지스터 각각의 제 1 및 제 2 pn-접합중 하나가 직접적인 전기적 접속에 의해서 쇼트회로가 되는 것을 특징으로 하는 차동형의 증폭기.
  5. 제 4 항에 있어서,
    상기 출력 단자는 제 1 전기 접속중 하나의 콜렉터에 직접 접속되는 것을 특징으로 하는 차동형의 증폭기.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 1 트랜지스터 및 상기 보호 트랜지스터는 모두 대체로 동일한 전기적 특성을 갖는 것을 특징으로 하는 차동형의 증폭기.
  7. 제 4 항 또는 제 5항에 있어서,
    상기 베이스 및 에미터 사이의 입력 트랜지스터내의 pn-접합은 상기 베이스 및 콜렉터 사이의 pn-접합 보다 낮은 브레이크스루 전압을 갖는 것을 특징으로 하는 차동형의 증폭기.
  8. 제 4 항 내지 제 7항중 어느 한 항에 있어서,
    상기 제 1 트랜지스터 및 보호 트랜지스터는 모두 대체로 같은 종류의 npn-트랜지스터이며, 상기 보호 트랜지스터의 에미터 및 베이스는 서로 전기적으로 직접 접속되는 것을 특징으로 하는 차동형의 증폭기.
  9. 제 4 항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터와 상기 보호 트랜지스터는 모두 대체로 같은 종류의 pnp-트랜지스터이며, 상기 보호 트랜지스터 각각의 에미터 및 베이스는 서로 전기적으로 직접 접속되는 것을 특징으로 하는 차동형의 증폭기.
KR1020017013491A 1999-04-22 2000-04-19 과전압 방지 KR20020053031A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9901483A SE516477C2 (sv) 1999-04-22 1999-04-22 Förstärkare av differentiell typ.
SE9901483-9 1999-04-22
PCT/SE2000/000761 WO2000065711A1 (en) 1999-04-22 2000-04-19 Overvoltage protection

Publications (1)

Publication Number Publication Date
KR20020053031A true KR20020053031A (ko) 2002-07-04

Family

ID=20415343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013491A KR20020053031A (ko) 1999-04-22 2000-04-19 과전압 방지

Country Status (12)

Country Link
US (1) US6483683B1 (ko)
EP (1) EP1181773B1 (ko)
JP (1) JP2002543650A (ko)
KR (1) KR20020053031A (ko)
CN (1) CN1199350C (ko)
AU (1) AU4634000A (ko)
CA (1) CA2371066A1 (ko)
DE (1) DE60030432T2 (ko)
HK (1) HK1047657A1 (ko)
SE (1) SE516477C2 (ko)
TW (1) TW478230B (ko)
WO (1) WO2000065711A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039206A (ko) * 2009-10-09 2011-04-15 페어차일드 세미컨덕터 코포레이션 고 임피던스 바이어스 회로망

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026839B1 (en) 2003-06-26 2006-04-11 Marvell International Ltd. Circuits, architectures, systems and methods for overvoltage protection
JP2005303497A (ja) * 2004-04-08 2005-10-27 Denso Corp 差動増幅回路
DE102005061830B3 (de) * 2005-12-23 2007-06-28 Siemens Ag Österreich Backup Schaltung mit Ladungsspeicher
EP2297781A1 (en) * 2008-06-04 2011-03-23 Freescale Semiconductor, Inc. An electrostatic discharge protection circuit, equipment and method
JP6065554B2 (ja) * 2012-12-03 2017-01-25 富士電機株式会社 比較器
CN104270130A (zh) * 2014-10-17 2015-01-07 国网河南省电力公司漯河供电公司 一种自带隔离电源的电动机控制器驱动电路
CN114629449B (zh) * 2020-12-10 2023-05-26 圣邦微电子（北京）股份有限公司 运算放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240017B2 (ko) * 1972-10-16 1977-10-08
JPS54550A (en) * 1977-06-03 1979-01-05 Hitachi Denshi Ltd Boltage comparison circuit
US5206550A (en) * 1991-06-20 1993-04-27 Texas Instruments, Incorporated Amplifier with actively clamped load
US5491437A (en) * 1994-12-01 1996-02-13 Texas Instruments Incorporated Amplifier circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039206A (ko) * 2009-10-09 2011-04-15 페어차일드 세미컨덕터 코포레이션 고 임피던스 바이어스 회로망

Also Published As

Publication number Publication date
SE9901483D0 (sv) 1999-04-22
DE60030432D1 (de) 2006-10-12
SE9901483L (sv) 2001-01-29
EP1181773B1 (en) 2006-08-30
TW478230B (en) 2002-03-01
DE60030432T2 (de) 2007-09-20
JP2002543650A (ja) 2002-12-17
CN1199350C (zh) 2005-04-27
WO2000065711A1 (en) 2000-11-02
HK1047657A1 (zh) 2003-02-28
CA2371066A1 (en) 2000-11-02
US6483683B1 (en) 2002-11-19
SE516477C2 (sv) 2002-01-22
EP1181773A1 (en) 2002-02-27
CN1355957A (zh) 2002-06-26
AU4634000A (en) 2000-11-10

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4870533A (en) Transistor protection circuit
KR20020053031A (ko) 과전압 방지
EP0516848B1 (en) Transistor saturation-preventing circuit
JPS61501735A (ja) エピタキシャル層にバイアスをかける集積回路および方法
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
US4709171A (en) Current limiter and method for limiting current
US4553107A (en) Current mirror circuit having stabilized output current
US4160944A (en) Current amplifier capable of selectively providing current gain
JPH05218799A (ja) インピーダンス乗算器
US3737800A (en) High voltage operational amplifier
JP3425961B2 (ja) 制御回路装置
US4604640A (en) Darlington transistors
EP0580927B1 (en) Operational amplifier
JP3255226B2 (ja) 電圧制御増幅器
JPH05250055A (ja) 電圧電流変換回路
JPS6211526B2 (ko)
JPH0381325B2 (ko)
JPH09139636A (ja) 電流ミラー回路
JPS6046572B2 (ja) 電源投入時誤動作防止回路
JPH0337763B2 (ko)
JPH0629756A (ja) 増幅回路
JPH0326921B2 (ko)
JPS6020607A (ja) 差動増幅回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid