JP3052951B1 - クロックツリ―シンセシス配置配線装置および方法 - Google Patents

クロックツリ―シンセシス配置配線装置および方法

Info

Publication number
JP3052951B1
JP3052951B1 JP11037021A JP3702199A JP3052951B1 JP 3052951 B1 JP3052951 B1 JP 3052951B1 JP 11037021 A JP11037021 A JP 11037021A JP 3702199 A JP3702199 A JP 3702199A JP 3052951 B1 JP3052951 B1 JP 3052951B1
Authority
JP
Japan
Prior art keywords
operating frequency
information
capacity
maximum allowable
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11037021A
Other languages
English (en)
Other versions
JP2000235593A (ja
Inventor
一弘 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11037021A priority Critical patent/JP3052951B1/ja
Priority to US09/500,632 priority patent/US6530030B1/en
Priority to DE10006693A priority patent/DE10006693A1/de
Application granted granted Critical
Publication of JP3052951B1 publication Critical patent/JP3052951B1/ja
Publication of JP2000235593A publication Critical patent/JP2000235593A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【要約】 【課題】 適切な配線をすることができ、配線のコスト
を低減し、かつ、動作時の消費電力を低減する。 【解決手段】 第1のファイル5はクロックラインの動
作周波数の情報を格納している。第2のファイル6はエ
レクトロマイグレーションの制限から求められた各動作
周波数ごとのクロックバッファーに許される最大容量の
情報を格納している。最大許容容量決定装置2は、入力
装置3からの使用動作周波数の情報と第1のファイル5
の動作周波数の情報および第2のファイル6の最大容量
の情報に基づいて使用動作周波数で許される最大許容容
量を決定する。クロックツリーシンセシス配置配線ツー
ル4は、最大許容容量をクロックバッファーの1つに付
加できる最大容量の制限値として配線を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロック信号の分
配のためにクロックバッファーをツリー状に接続して配
線するクロックツリーシンセシス配置配線装置および方
法に関する。
【0002】
【従来の技術】0.5ミクロン世代のASICでは、配
線幅がほぼ0.85〜0.96ミクロンであり、膜厚が
8000〜10000Åであり、ヴィアのサイズもほぼ
0.8ミクロンである。加えて顧客が使用するシステム
周波数が最大で70MHz程度と比較的低い。一定の線
幅でクロックツリー配置配線を行う際には、使用できる
最大周波数でエレクトロマイグレーションを保証できる
容量値をクロックバッファーに付加できる最大容量値と
して配線を行ったとしても、制限値の容量が最小配線幅
の配線で配線したと仮定した場合に数pFと大きかった
ために特に設計時に問題を生じなかった。
【0003】
【発明が解決しようとする課題】しかしながら、0.3
5ミクロンルール世代ではシステム周波数は最大150
MHz程度であり、0.25ミクロンルール世代では最
大200MHz程度と飛躍的にシステム周波数は増加し
ている。一方、0.35ミクロンルールで、アルミの線
幅は0.65〜0.75ミクロンであり、アルミの膜厚
は6000〜7000Åであり、ヴィアのサイズは0.
6ミクロン程度である。0.25ミクロンルールでは、
アルミの線幅は0.4〜0.5ミクロンであり、アルミ
の膜厚は4000〜5000Åであり、ヴィアのサイズ
は0.4ミクロン程度である。一定の線幅でクロックツ
リー配置配線を行う際、許容される最大のシステム周波
数でエレクトロマイグレーション耐性を保証しようとし
て、従来のような一律の容量値である場合に、クロック
バッファーに付加できる最大容量値が0.35ミクロン
世代では最小配線幅で配線を行うと仮定した場合1pF
程度であり、0.25ミクロン世代では0.5pF程度
に制限された小さな値となる。このため低い周波数で使
用したい顧客にとっては非常に厳しい制限となり、クロ
ックツリー配置配線時、クロック段数の数が増え、結果
として性能劣化および動作時の消費電力の増加を引きお
こし、さらに、コスト増加を引きおこすという問題があ
る。
【0004】前記問題を解決する手段として倍ピッチの
線幅で配線を行えば容量制限は緩和されるが、配線格子
が最小線幅でひいたときの倍必要とするので著しく配線
性を低下させるという新たな問題が生じる。また、前記
問題を解決する手段として、前記容量の制限値を緩和し
ているクロックツリー配線を配線し、その後にエレクト
ロマイグレーション耐性を保証しているかどうかチェッ
クを行い、保証できなかったところに新たにバッファー
を挿入して、バッファーに付加する容量を制限すること
により、信頼性を確保することが可能である。しかし、
バッファーを挿入してしまうと、すべてのツリーのパス
で等遅延にしなければならないのに、バッファーを挿入
したところと挿入しなかったところでそのツリーの遅延
値が変動してしまうと新たな問題が生じてしまってい
た。
【0005】本発明の目的は、適切な配線をすることが
でき、配線のコストを低減し、かつ、動作時の消費電力
を低減することができるクロックツリーシンセシス配置
配線装置および方法を提供することにある。
【0006】
【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、クロックラインの動作周波
数の情報を格納した第1のファイルとエレクトロマイグ
レーションの制限から求められた各動作周波数ごとのク
ロックバッファーに許される最大容量の情報を格納した
第2のファイルとを有する記憶装置と、この記憶装置に
接続されている最大許容容量決定装置と、この最大許容
容量決定装置に使用動作周波数の情報を入力する入力装
置と、最大許容容量決定装置に接続されているクロック
ツリーシンセシス配置配線ツールとを有し、最大許容容
量決定装置は、入力装置からの使用動作周波数の情報と
第1のファイルの動作周波数の情報および第2のファイ
ルの最大容量の情報に基づいて使用動作周波数で許され
る最大許容容量を決定し、クロックツリーシンセシス配
置配線ツールは、最大許容容量をクロックバッファーの
1つに付加できる最大容量の制限値として配線を行うこ
とを特徴とする。
【0007】請求項2記載の発明は、クロックラインの
動作周波数の情報を格納した第1のファイルとホットキ
ャリア劣化の制限から求められた各動作周波数ごとのク
ロックバッファーに許される最大容量の情報を格納した
第2のファイルとを有する記憶装置と、この記憶装置に
接続されている最大許容容量決定装置と、この最大許容
容量決定装置に使用動作周波数の情報を入力する入力装
置と、最大許容容量決定装置に接続されているクロック
ツリーシンセシス配置配線ツールとを有し、最大許容容
量決定装置は、入力装置からの使用動作周波数の情報と
第1のファイルの動作周波数の情報および第2のファイ
ルの最大容量の情報に基づいて使用動作周波数で許され
る最大許容容量を決定し、クロックツリーシンセシス配
置配線ツールは、最大許容容量をクロックバッファーの
1つに付加できる最大容量の制限値として配線を行うこ
とを特徴とする。
【0008】請求項3記載の発明は、クロックラインの
動作周波数の情報を格納した第1のファイルとエレクト
ロマイグレーションの制限から求められた各動作周波数
ごとのクロックバッファーに許される最大容量の情報を
格納した第2のファイルとホットキャリア劣化の制限か
ら求められた各動作周波数ごとのクロックバッファーに
許される最大容量の情報を格納した第3のファイルとを
有する記憶装置と、この記憶装置に接続されている最大
許容容量決定装置と、この最大許容容量決定装置に使用
動作周波数の情報を入力する入力装置と、最大許容容量
決定装置に接続されているクロックツリーシンセシス配
置配線ツールとを有し、最大許容容量決定装置は、入力
装置からの使用動作周波数の情報と第1のファイルの動
作周波数の情報および第2および第3のファイルの最大
容量の情報に基づいて使用動作周波数で許される最大許
容容量を決定し、クロックツリーシンセシス配置配線ツ
ールは、最大許容容量をクロックバッファーの1つに付
加できる最大容量の制限値として配線を行うことを特徴
とする。
【0009】請求項4記載の発明は、クロックラインの
動作周波数の情報を格納した第1のファイルとエレクト
ロマイグレーションの制限から求められた各動作周波数
ごとのクロックバッファーに許される最大容量の情報を
格納した第2のファイルとを有する記憶装置と、この記
憶装置に接続されている最大許容容量決定装置と、この
最大許容容量決定装置に使用動作周波数の情報を入力す
る入力装置と、最大許容容量決定装置に接続されている
クロックツリーシンセシス配置配線ツールとを有するク
ロックツリーシンセシス配置配線装置のクロックツリー
シンセシス配置配線方法において、入力装置により最大
許容容量決定装置に使用動作周波数の情報を入力するス
テップと、最大許容容量決定装置により入力装置からの
使用動作周波数の情報と第1のファイルの動作周波数の
情報および第2のファイルの最大容量の情報に基づいて
使用動作周波数で許される最大許容容量を決定するステ
ップと、クロックツリーシンセシス配置配線ツールによ
り最大許容容量をクロックバッファーの1つに付加でき
る最大容量の制限値として配線を行うステップとを有す
ることを特徴とする。
【0010】請求項5記載の発明は、クロックラインの
動作周波数の情報を格納した第1のファイルとホットキ
ャリア劣化の制限から求められた各動作周波数ごとのク
ロックバッファーに許される最大容量の情報を格納した
第2のファイルとを有する記憶装置と、この記憶装置に
接続されている最大許容容量決定装置と、この最大許容
容量決定装置に使用動作周波数の情報を入力する入力装
置と、最大許容容量決定装置に接続されているクロック
ツリーシンセシス配置配線ツールとを有するクロックツ
リーシンセシス配置配線装置のクロックツリーシンセシ
ス配置配線方法において、入力装置により最大許容容量
決定装置に使用動作周波数の情報を入力するステップ
と、最大許容容量決定装置により入力装置からの使用動
作周波数の情報と第1のファイルの動作周波数の情報お
よび第2のファイルの最大容量の情報に基づいて使用動
作周波数で許される最大許容容量を決定するステップ
と、クロックツリーシンセシス配置配線ツールにより最
大許容容量をクロックバッファーの1つに付加できる最
大容量の制限値として配線を行うステップとを有するこ
とを特徴とする。
【0011】請求項6記載の発明は、クロックラインの
動作周波数の情報を格納した第1のファイルとエレクト
ロマイグレーションの制限から求められた各動作周波数
ごとのクロックバッファーに許される最大容量の情報を
格納した第2のファイルとホットキャリア劣化の制限か
ら求められた各動作周波数ごとのクロックバッファーに
許される最大容量の情報を格納した第3のファイルとを
有する記憶装置と、この記憶装置に接続されている最大
許容容量決定装置と、この最大許容容量決定装置に使用
動作周波数の情報を入力する入力装置と、最大許容容量
決定装置に接続されているクロックツリーシンセシス配
置配線ツールとを有するクロックツリーシンセシス配置
配線装置のクロックツリーシンセシス配置配線方法にお
いて、入力装置により最大許容容量決定装置に使用動作
周波数の情報を入力するステップと、最大許容容量決定
装置により入力装置からの使用動作周波数の情報と第1
のファイルの動作周波数の情報および第2および第3の
ファイルの最大容量の情報に基づいて使用動作周波数で
許される最大許容容量を決定するステップと、クロック
ツリーシンセシス配置配線ツールにより最大許容容量を
クロックバッファーの1つに付加できる最大容量の制限
値として配線を行うステップとを有することを特徴とす
る。
【0012】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図1に示すように、本発明
の第1の実施の形態としてのクロックツリーシンセシス
配置配線装置は、記憶装置1と最大許容容量決定装置2
と入力装置3とクロックツリーシンセシス配置配線ツー
ル4とを有している。最大許容容量決定装置2は、記憶
装置1に接続されている。入力装置3およびクロックツ
リーシンセシス配置配線ツール4は、最大許容容量決定
装置2に接続されている。
【0013】記憶装置1は、第1のファイル5と第2の
ファイル6とを有している。第1のファイル5は、クロ
ックラインの動作周波数の情報を格納している。第2の
ファイルは、エレクトロマイグレーションの制限から求
められた各動作周波数ごとのクロックバッファーに許さ
れる最大容量の情報を格納している。入力装置3は、操
作者が操作して最大許容容量決定装置2に使用動作周波
数の情報を入力するものである。最大許容容量決定装置
2は、入力装置3からの使用動作周波数の情報と第1の
ファイル5の動作周波数の情報および第2のファイル6
の最大容量の情報に基づいて使用動作周波数で許される
最大許容容量を決定する。クロックツリーシンセシス配
置配線ツール4は、最大許容容量決定装置2からの最大
許容容量をクロックバッファーの1つに付加できる最大
容量の制限値として配線を行う。
【0014】第1のファイル5は、設計者が回路設計を
行った際のクロックラインの動作周波数の情報を記憶装
置1に格納することにより作成される。第2のファイル
6は、次のように作成される。回路あるいはシステムか
ら要求される信頼性保証期間が決定されれば、クロック
ツリーシンセシス配線で使用される配線幅あたりに流せ
る電流量Iが品質保証計算式から一義的に決定される。
例えば、簡単な最大制限容量の計算の仕方として電流I
と最大容量Cと使用電圧Vと動作周波数fにはI=CV
fという関係があるのでこの関係式から使用できる最大
容量を演算して各周波数ごとのクロックバッファーに許
される最大容量を求めてこれらの最大容量の情報を記憶
装置1に格納することにより第2のファイル6が作成さ
れる。
【0015】クロックツリーシンセシス配置配線ツール
4は、クロック信号の分配のために図2に示すように複
数のクロックバッファー(またはインバータ)7をツリ
ー状に接続し、根元から枝葉までのクロックバッファー
7の遅延値をすべて一致させるようにレイアウトを行う
レイアウトツールである。クロックツリーシンセシス配
置配線ツール4は、最大許容容量決定装置2からの最大
許容容量をクロックバッファー7の1つに付加できる最
大容量の制限値として配線を行う。この場合に、通常使
用される配線幅は一般に配線性を優先して設計ルールで
許される最小線幅が採用される。
【0016】本発明の第1の実施の形態においては、エ
レクトロマイグレーションに対する信頼性を確保しつつ
使用動作周波数に最適な最大容量を設定することができ
るから、クロックバッファーの1つに付加できる容量を
従来にくらべて大きくすることが可能となる。このた
め、本発明の第1の実施の形態においては、クロックバ
ッファーのツリーの段数を低減できるから、配線のコス
トを低減し動作時の消費電力の低減を実現できる。
【0017】次に、本発明の第2の実施の形態を図面に
基づいて詳細に説明する。本発明の第2の実施の形態に
おいては、本発明の第1の実施の形態と同じ構成要素に
は同じ参照符号が付されている。図3に示すように、本
発明の第2の実施の形態としてのクロックツリーシンセ
シス配置配線装置は、記憶装置1と最大許容容量決定装
置2と入力装置3とクロックツリーシンセシス配置配線
ツール4とを有している。記憶装置1は、第1のファイ
ル5および第3のファイル8を有している。第3のファ
イル8は、ホットキャリア劣化の制限から求められた各
動作周波数ごとのクロックバッファー7に許される最大
容量の情報を格納している。第3のファイル8は、次の
ように作成される。回路あるいはシステムから要求され
る信頼性保証期間が決定されれば、ホットキャリアに対
する信頼性を確保するために、クロックバッファーに付
加できる最大容量は品質保証部門がリリースしている計
算式から一義的に決定される。これをもとに各動作周波
数に対するホットキャリアの制限から決定される最大容
量の情報を記憶装置1に格納することにより第3のファ
イル8が作成される。
【0018】最大許容容量決定装置2は、入力装置3か
らの使用動作周波数の情報と第1のファイル5の動作周
波数の情報および第3のファイル8の最大容量の情報に
基づいて使用動作周波数で許される最大許容容量を決定
する。クロックツリーシンセシス配置配線ツール4は、
最大許容容量決定装置2からの最大許容容量をクロック
バッファーの1つに付加できる最大容量の制限値として
配線を行う。
【0019】本発明の第2の実施の形態においては、ホ
ットキャリア劣化に対する信頼性を確保しつつ使用動作
周波数に最適な最大容量を設定することができるから、
クロックバッファーの1つに付加できる容量を従来にく
らべて大きくすることが可能となる。このため、本発明
の第2の実施の形態においては、クロックバッファーの
ツリーの段数を低減できるから、配線のコストを低減し
動作時の消費電力の低減を実現できる。
【0020】次に、本発明の第3の実施の形態を図面に
基づいて詳細に説明する。本発明の第3の実施の形態に
おいては、本発明の第1および第2の実施の形態と同じ
構成要素には同じ参照符号が付されている。図4に示す
ように、本発明の第3の実施の形態としてのクロックツ
リーシンセシス配置配線装置は、記憶装置1と最大許容
容量決定装置2と入力装置3とクロックツリーシンセシ
ス配置配線ツール4とを有している。記憶装置1は、第
1のファイル5と第2のファイル6および第3のファイ
ル8を有している。
【0021】最大許容容量決定装置2は、入力装置3か
らの使用動作周波数の情報と第1のファイル5の動作周
波数の情報および第2および第3のファイル6、8の最
大容量の情報に基づいて使用動作周波数で許される最大
許容容量を決定する。この場合に、最大許容容量決定装
置2は、第2ファイル6の最大容量および第3ファイル
8の最大容量のうち小さい値を選択して最大許容容量に
決定する。クロックツリーシンセシス配置配線ツール4
は、最大許容容量決定装置2からの最大許容容量をクロ
ックバッファーの1つに付加できる最大容量の制限値と
して配線を行う。
【0022】本発明の第3の実施の形態においては、エ
レクトロマイグレーションに対する信頼性およびホット
キャリア劣化に対する信頼性を確保しつつ使用動作周波
数に最適な最大容量を設定することができるから、クロ
ックバッファーの1つに付加できる容量を従来にくらべ
て大きくすることが可能となる。このため、本発明の第
3の実施の形態においては、クロックバッファーのツリ
ーの段数を低減できるから、配線のコストを低減し動作
時の消費電力の低減を実現できる。
【0023】また、前記実施の形態においては、クロッ
クツリーシンセシス配置配線ツール4は、一定の線幅で
配線することが望ましい。しかし、クロックツリー配置
配線ツール4は、線幅を自動で任意のネットに対して自
由に配線できる機能を有している場合には、その任意の
線幅ごとに例えばエレクトロマイグレーションの制限か
ら決定されるクロックドライバーに付加することができ
る最大容量値を格納してファイルを準備しておけば、何
通りもの配線を使用して複雑な品質保証を自動で容易に
保証できるという利点も有する。
【0024】
【発明の効果】本発明によれば、エレクトロマイグレー
ションに対する信頼性またはホットキャリア劣化に対す
る信頼性を確保しつつ使用動作周波数に最適な最大容量
を設定することができるから、適切な配線をすることが
でき、配線のコストを低減し、かつ、動作時の消費電力
を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態としてのクロックツ
リーシンセシス配置配線装置を示すブロック図である。
【図2】図1のクロックツリーシンセシス配置配線装置
により配線されるクロックバッファーを説明する図であ
る。
【図3】本発明の第2の実施の形態としてのクロックツ
リーシンセシス配置配線装置を示すブロック図である。
【図4】本発明の第3の実施の形態としてのクロックツ
リーシンセシス配置配線装置を示すブロック図である。
【符号の説明】
1 記憶装置 2 最大許容容量決定装置 3 入力装置 4 クロックツリーシンセシス配置配線ツール 5 第1のファイル 6 第2のファイル 7 クロックバッファー 8 第3のファイル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/82 W (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 G06F 1/10 H01L 21/82

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 クロックラインの動作周波数の情報を格
    納した第1のファイルとエレクトロマイグレーションの
    制限から求められた各動作周波数ごとのクロックバッフ
    ァーに許される最大容量の情報を格納した第2のファイ
    ルとを有する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有し、 前記最大許容容量決定装置は、 前記入力装置からの前記使用動作周波数の情報と前記第
    1のファイルの前記動作周波数の情報および前記第2の
    ファイルの前記最大容量の情報に基づいて前記使用動作
    周波数で許される最大許容容量を決定し、 前記クロックツリーシンセシス配置配線ツールは、 前記最大許容容量をクロックバッファーの1つに付加で
    きる最大容量の制限値として配線を行うことを特徴とす
    るクロックツリーシンセシス配置配線装置。
  2. 【請求項2】 クロックラインの動作周波数の情報を格
    納した第1のファイルとホットキャリア劣化の制限から
    求められた各動作周波数ごとのクロックバッファーに許
    される最大容量の情報を格納した第2のファイルとを有
    する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有し、 前記最大許容容量決定装置は、 前記入力装置からの前記使用動作周波数の情報と前記第
    1のファイルの前記動作周波数の情報および前記第2の
    ファイルの前記最大容量の情報に基づいて前記使用動作
    周波数で許される最大許容容量を決定し、 前記クロックツリーシンセシス配置配線ツールは、 前記最大許容容量をクロックバッファーの1つに付加で
    きる最大容量の制限値として配線を行うことを特徴とす
    るクロックツリーシンセシス配置配線装置。
  3. 【請求項3】 クロックラインの動作周波数の情報を格
    納した第1のファイルとエレクトロマイグレーションの
    制限から求められた各動作周波数ごとのクロックバッフ
    ァーに許される最大容量の情報を格納した第2のファイ
    ルとホットキャリア劣化の制限から求められた各動作周
    波数ごとのクロックバッファーに許される最大容量の情
    報を格納した第3のファイルとを有する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有し、 前記最大許容容量決定装置は、 前記入力装置からの前記使用動作周波数の情報と前記第
    1のファイルの前記動作周波数の情報および前記第2お
    よび第3のファイルの前記最大容量の情報に基づいて前
    記使用動作周波数で許される最大許容容量を決定し、 前記クロックツリーシンセシス配置配線ツールは、 前記最大許容容量をクロックバッファーの1つに付加で
    きる最大容量の制限値として配線を行うことを特徴とす
    るクロックツリーシンセシス配置配線装置。
  4. 【請求項4】 クロックラインの動作周波数の情報を格
    納した第1のファイルとエレクトロマイグレーションの
    制限から求められた各動作周波数ごとのクロックバッフ
    ァーに許される最大容量の情報を格納した第2のファイ
    ルとを有する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有するクロックツリ
    ーシンセシス配置配線装置のクロックツリーシンセシス
    配置配線方法において、 前記入力装置により前記最大許容容量決定装置に使用動
    作周波数の情報を入力するステップと、 前記最大許容容量決定装置により前記入力装置からの前
    記使用動作周波数の情報と前記第1のファイルの前記動
    作周波数の情報および前記第2のファイルの前記最大容
    量の情報に基づいて前記使用動作周波数で許される最大
    許容容量を決定するステップと、 前記クロックツリーシンセシス配置配線ツールにより前
    記最大許容容量をクロックバッファーの1つに付加でき
    る最大容量の制限値として配線を行うステップとを有す
    ることを特徴とするクロックツリーシンセシス配置配線
    方法。
  5. 【請求項5】 クロックラインの動作周波数の情報を格
    納した第1のファイルとホットキャリア劣化の制限から
    求められた各動作周波数ごとのクロックバッファーに許
    される最大容量の情報を格納した第2のファイルとを有
    する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有するクロックツリ
    ーシンセシス配置配線装置のクロックツリーシンセシス
    配置配線方法において、 前記入力装置により前記最大許容容量決定装置に使用動
    作周波数の情報を入力するステップと、 前記最大許容容量決定装置により前記入力装置からの前
    記使用動作周波数の情報と前記第1のファイルの前記動
    作周波数の情報および前記第2のファイルの前記最大容
    量の情報に基づいて前記使用動作周波数で許される最大
    許容容量を決定するステップと、 前記クロックツリーシンセシス配置配線ツールにより前
    記最大許容容量をクロックバッファーの1つに付加でき
    る最大容量の制限値として配線を行うステップとを有す
    ることを特徴とするクロックツリーシンセシス配置配線
    方法。
  6. 【請求項6】 クロックラインの動作周波数の情報を格
    納した第1のファイルとエレクトロマイグレーションの
    制限から求められた各動作周波数ごとのクロックバッフ
    ァーに許される最大容量の情報を格納した第2のファイ
    ルとホットキャリア劣化の制限から求められた各動作周
    波数ごとのクロックバッファーに許される最大容量の情
    報を格納した第3のファイルとを有する記憶装置と、 前記記憶装置に接続されている最大許容容量決定装置
    と、 前記最大許容容量決定装置に使用動作周波数の情報を入
    力する入力装置と、 前記最大許容容量決定装置に接続されているクロックツ
    リーシンセシス配置配線ツールとを有するクロックツリ
    ーシンセシス配置配線装置のクロックツリーシンセシス
    配置配線方法において、 前記入力装置により前記最大許容容量決定装置に使用動
    作周波数の情報を入力するステップと、 前記最大許容容量決定装置により前記入力装置からの前
    記使用動作周波数の情報と前記第1のファイルの前記動
    作周波数の情報および前記第2および第3のファイルの
    前記最大容量の情報に基づいて前記使用動作周波数で許
    される最大許容容量を決定するステップと、 前記クロックツリーシンセシス配置配線ツールにより前
    記最大許容容量をクロックバッファーの1つに付加でき
    る最大容量の制限値として配線を行うステップとを有す
    ることを特徴とするクロックツリーシンセシス配置配線
    方法。
JP11037021A 1999-02-16 1999-02-16 クロックツリ―シンセシス配置配線装置および方法 Expired - Fee Related JP3052951B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11037021A JP3052951B1 (ja) 1999-02-16 1999-02-16 クロックツリ―シンセシス配置配線装置および方法
US09/500,632 US6530030B1 (en) 1999-02-16 2000-02-09 Apparatus for and a method of clock tree synthesis allocation wiring
DE10006693A DE10006693A1 (de) 1999-02-16 2000-02-15 Vorrichtung und Verfahren zur Verdrahtung mittels Taktverzweigungs-Synthese-Zuweisungsverdrahtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11037021A JP3052951B1 (ja) 1999-02-16 1999-02-16 クロックツリ―シンセシス配置配線装置および方法

Publications (2)

Publication Number Publication Date
JP3052951B1 true JP3052951B1 (ja) 2000-06-19
JP2000235593A JP2000235593A (ja) 2000-08-29

Family

ID=12486013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11037021A Expired - Fee Related JP3052951B1 (ja) 1999-02-16 1999-02-16 クロックツリ―シンセシス配置配線装置および方法

Country Status (3)

Country Link
US (1) US6530030B1 (ja)
JP (1) JP3052951B1 (ja)
DE (1) DE10006693A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5883633B2 (ja) * 2011-12-12 2016-03-15 ルネサスエレクトロニクス株式会社 レイアウト装置及びレイアウト方法
US9135389B2 (en) 2013-09-25 2015-09-15 United Microelectronics Corporation Clock skew adjusting method and structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737580A (en) * 1995-04-28 1998-04-07 International Business Machines Corporation Wiring design tool improvement for avoiding electromigration by determining optimal wire widths
US5790841A (en) * 1996-04-15 1998-08-04 Advanced Micro Devices, Inc. Method for placement of clock buffers in a clock distribution system
JPH09330344A (ja) 1996-06-10 1997-12-22 Mitsubishi Electric Corp 半導体装置の設計支援装置および設計支援方法
JP2877128B2 (ja) * 1997-02-13 1999-03-31 日本電気株式会社 レイアウト方法及び装置
JP3019020B2 (ja) * 1997-03-28 2000-03-13 日本電気株式会社 回路設計方法およびシステム
JP3022426B2 (ja) * 1997-08-14 2000-03-21 日本電気株式会社 クロック信号供給用集積回路及びその構成方法

Also Published As

Publication number Publication date
JP2000235593A (ja) 2000-08-29
US6530030B1 (en) 2003-03-04
DE10006693A1 (de) 2000-10-19

Similar Documents

Publication Publication Date Title
US20060190902A1 (en) Method, apparatus and program for automatically routing semiconductor integrated circuit
JP3052951B1 (ja) クロックツリ―シンセシス配置配線装置および方法
CN117272915B (zh) 一种集成电路设计方法、设计装置和相关设备
US20090013293A1 (en) Delay Calculation Method, A Data Processing Program and A Computer Program Product for Routing of Wires of an Electronic Circuit
JP2674462B2 (ja) 半導体装置
JP2877083B2 (ja) 回路設計の最適化装置
US20060152088A1 (en) Method for calculating delay time, program for calculating delay time and device for calculating delay time
US20040237060A1 (en) Integrated circuit device, clock layout system, clock layout method, and clock layout program
CN115793835A (zh) 一种调节负载线的方法、装置、设备及存储介质
US10997353B2 (en) Integrated circuit design method and non-transitory computer readable medium thereof
EP0544164A1 (en) Semi custom-made integrated circuit having clock synchronous circuit improved in clock skew
JP2778572B2 (ja) クロック分配回路
CN108920695B (zh) 一种数据查询方法、装置、设备及存储介质
US7472368B2 (en) Method for implementing vertically coupled noise control through a mesh plane in an electronic package design
US6694499B2 (en) Verifying decoupling capacitance using a maximum flow determination of a network
JP3048202B2 (ja) Lsiの設計方法
JP2001308186A (ja) フリップフロップ追加修正が可能なレイアウト方法およびレイアウトプログラムを記録した記録媒体
US7519926B2 (en) Semiconductor device and method for designing the same
JP2836363B2 (ja) リソース管理テーブル生成方式
JP3116915B2 (ja) クロックネットのレイアウト設計変更方式
JP3048046B2 (ja) 半導体集積回路の配線方法
JP3102067B2 (ja) 配線遅延時間算出方式
JP2626498B2 (ja) 自動配置配線処理方法
JPH08137762A (ja) パリティチェック方式
JPS60103631A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080407

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees