DE2846957A1

DE2846957A1 - Binaerer zaehler

Info

Publication number: DE2846957A1
Application number: DE19782846957
Authority: DE
Inventors: Jay Popper
Original assignee: Standard Microsystems LLC
Current assignee: Standard Microsystems LLC
Priority date: 1978-03-03
Filing date: 1978-10-27
Publication date: 1979-09-06
Also published as: GB2015785A; NL185812B; NL7811744A; GB2015785B; US4214173A; JPS6159014B2; JPS54118767A; FR2418983B1; FR2418983A1; NL185812C; DE2846957C2; CA1117191A

Description

-J-

Pc Mn ta η wc !re Dipl. Ing. Fa-;-JtIr-On Füller Dr. rcr. £-.«..», TL: -.?■-?> Ecrsndt

Dr.-left. Iians Les'h

Luciie-Giahn-SifaS-s 33 D 8 MDr.dien

STANDARD MICROSYSTEMS CORPORATION

Marcus Boulevard, Hauppauge, New York, V.St.A.

- File F.7273 -

Binärer Zähler

909836/0479

Standard Microsystems Corp. — r~~ - F.7273 -

Beschreibung

Die Erfindung betrifft binäre Zähler, insbesondere synchrone binäre Zähler und insbesondere solche, die eine Reihenanordnung oder strangförmige Anordnung von Transistoren verwenden, um ein Flip-Flop-Signal vom niedrigstwertigen Bit des Zählers bis zum höchstwertigen Bit des Zählers weiterzugeben.

Synchrone binäre Zähler sind bekannt und werden in vielen digitalen Schaltungen verwendet. Um einen synchronen Hochgeschwindigkeitszähler (d.h. einen Zähler mit einer Frequenz über 2 MHz) zu bauen, ist eine Voraus-Signal-Technik (lookahead toggle signal technique) erforderlich, bei der das Flip-Flop-Signal oder Schaltsignal für jede Zählerstufe erzeugt wird aufgrund der logischen UND-Verknüpfung aller Zählerstufenbits niedrigerer Ordnung. Insbesondere empfängt die nte Stufe eines binären Zählers ein Flip-Flop-Signal und erfährt einen Übergang von 1 auf 0 oder 0 auf 1 dann und nur dann, wenn die Bits 0 bis n-1 den Zustand logisch "1" haben wenn das Taktsignal an eine bestimmte Stufe angelegt wird. In gleicher Weise sind für einen Abwärtszähler logische "0" erforderlich in allen Zählerstufen niedrigerer Ordnung, um ein Flip-Flop-Signal (toggle signal) zu erzeugen.

In der MOS-Technologie werden oft synchrone binäre Hochgeschwindigkeitszähler gebaut, die einen Zwei-Phasen-Takt verwenden (nachfolgend als θ^ und ©₂ bezeichnet}. Bei diesem Typ eines binären Zählers ist ein separates UND-Tor erforderlich für jede Zählerstufe, um die logische UND-Verknüpfung zu bewirken, die notwendig ist, um sicherzustellen, daß alle Bits niedrigerer Ordnung im Zustand

909836/0479

logisch ¹¹I" sind ehe das Flip-Flop-Signal für das Bit η erzeugt wird. Die Verwendung eines UND-Tores zum Abfühlen des Zustandes aller Bits niedrigerer Ordnung führt zu einem hohen Verbrauch an Silicium bzw. an Fläche oder Platz auf einem Siliciumplättchen infolge der erforderlichen Anzahl von UND-Toren. Beispielsweise sind für einen zehnstufigen Zähler acht logische Tore mit 2 bis 10 Eingängen erforderlich, um eine Voraus-Flip-Flop-Technik zu schaffen (lookahead toggle technique). Ferner müssen die Stufen niedrigerer Ordnung einen ausreichenden Steuerstrom haben, um alle UND-Tore höherer Ordnung zu betätigen, was zu einem hohen Fan-Out für die Stufen niedrigerer Ordnung führt. Das Erfordernis eines hohen Fan-Out entsteht, weil jede Stufe niedrigerer Ordnung alle Stufen höherer Ordnung in einem Voraus-Zähler (look-ahead counter) ansteuern muß, weshalb alle Stufen niedrigerer Ordnung gepuffert werden müssen, um ihre Ansteuerungsfähigkeit zu verstärken, um sicherzustellen, daß die UND-Tore, die das Flip-Flop-Signal weitergeben, richtig angesteuert werden und das Signal von den Stufen niedrigerer Ordnung auf die Stufen höherer Ordnung übertragen wird.

Der Erfindung liegt daher die Aufgabe zugrunde, einen binären synchronen Hochgeschwindigkeitszähler zu schaffen, der keine große Anzahl von UND-Toren bei der Voraus-Signal-Technik erfordert. Ferner soll bei Verwendung dieser Technik es nicht notwendig sein, die Stufen niedrigerer Ordnung zu puffern. Der Zähler soll ferner ein Minimum an Siliciumflache benötigen.

Gemäß der Erfindung wird dies erreicht durch einen binären Zähler, der eine Mehrzahl von Stufen hat, von denen jede einen ersten Ausgangszustand und einen zweiten Ausgangszustand besitzt, wobei jede Zählerstufe einen Wechsel des Zu-

_m λ _

909836/0479

stands aufgrund eines an sie angelegten Signales erfährt, ferner durch Einrichtungen um das Flip-Flop-Signal (toggle signal) an eine der Zählerstufen zu legen, Einrichtungen, die zwischen aufeinanderfolgende Zählerstufen geschaltet sind und nur auf den ersten Zustand der vorhergehenden Zählerstufe ansprechen, um das an die vorhergehende Stufe angelegte Flip-Flop-Signal an die nächste Stufe zu übertragen, ferner durch Einrichtungen, die auf den zweiten Zustand der vorhergehenden Zählerstufe ansprechen, um die Übertragung des Flip-Flop-Signals von dieser vorhergehenden Stufe auf die nächstfolgende Zählerstufe zu sperren.

Zweckmäßigerweise spricht die zwischen zwei aufeinanderfolgende Stufen geschaltete Schaltung nur auf den Zustand der unmittelbar vorhergehenden Stufe an und erfordert keine Eingänge von Stufen niedrigerer Ordnung, so daß die Schaltung mit einem Minimum an Fan-Out arbeiten kann.

Der erfindungsgemäße Zähler kommt mit einem Minimum an Siliciumflache aus.

Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung im einzelnen erläutert, in der

Fig. 1 einen bekannten binären synchronen Zähler darstellt. Fig. 2 zeigt einen synchronen Binärzähler nach der Erfindung.

Fig. 1 zeigt ein Blockdiagramm eines bekannten synchronen Binärzählers. Der Zähler besteht aus einer Anzahl von Zählerstufen, wie den Stufen 100 bis 103. Jede Zählerstufe ist identisch mit der Zählerstufe 100, die drei MOS-Inverter umfaßt, wie die Inverter 104, 105 und 107, sowie zwei MOS-Transistoren 106 und 108. Ein Flip-Flop-Signal Θ.. (toggle signal)

909836/0479

wird an die Klemme 110 gelegt und von dort ans Tor des Transistors 108 und an den Eingang des Inverters 109, ferner wird ein Taktsignal θ~ ans Tor des Transistors 106 gelegt. Jede Zählerstufe hat zwei Ausgangszustände, einen wahren Ausgangszustand Q und einen komplementären Ausgangszustand Q, und jede Zählerstufe ist so gestaltet, daß sie ihren Zustand ändert aufgrund eines Flip-Flop-Signales und eines Taktsignals, die an sie angelegt werden.

Nimmt man an, daß der Ausgang des Inverters 107 eine logische "1" ist und der Ausgang des Inverters 105 ist logisch ¹¹O". Aufgrund des Flip-Flop-Signales O₁ wird der Transistor 108 angesteuert und überträgt die logische "1", die am Ausgang des Inverters 107 vorhanden ist, an den Eingang des Inverters 104, wodurch der Ausgang des Inverters 104 veranlaßt wird, in den Zustand logisch "0" zu gehen. Das nachfolgende Anlegen eines Taktsignals ©₂ ans Tor des Transistors 106 steuert diesen Transistor an und überträgt den Zustand logisch "0" am Ausgang des Inverters 104 an den Eingang des Inverters 105, wodurch der Ausgang des Inverters 105 in den Zustand logisch "1" umgeschaltet wird. Dies wiederum bringt den Ausgang des Inverters 107 in den Zustand logisch "0", wodurch der oben genannte Wechsel des Zustandes aufgrund des Anlegens des Flip-Flop-Signales θ₁ und des Taktsignales θ 2 durchgeführt ist.

Bei dem Zähler nach Fig. 1 ist es, wenn er bei hohen Frequenzen betätigt wird (über 2 MHz) erforderlich, eine Voraus-Technik (look-ahead technique) für die Weitergabe bzw. Ausbreitung des Flip-Flop-Signales von der ersten Stufe 100 auf die nachfolgenden Stufen höherer Ordnung zu benutzen. Das Flip-Flop-Signal für jede Stufe höherer Ordnung sollte an diese angelegt werden, wenn die Stufen niedrigerer Ordnung alle im Zustand logisch "1" sind

909836/0479

(der Q-Ausgang ist gleich logisch "1"). NOR-Tore 111, 112 und 113 erzeugen eine logische "1" an ihren Ausgängen, wenn und nur wenn alle Eingänge zu jedem Tor im Zustand logisch "0" sind. Nimmt man beispielsweise an, daß die Stufe 100 logisch "1" hält, so führt dies dazu, daß der komplementäre Ausgang der Stufe 100 sich im Zustand logisch "0" befindet. Das Anlegen des Flip-Flop-Signales an den Anschluß 110 und von dort zum Inverter 109 führt dazu, daß das Flip-Flop-Signal umgekehrt wird, wodurch eine logische "0" an einen Eingang des Tores 111 gelegt wird. Der andere Eingang des Tores 111 befindet sich auch auf logisch ¹¹O", wenn der Q -Ausgang der Stufe 100 sich im Zustand logisch "1" befindet. Der Ausgang des Tores 111 geht somit auf logisch "1", wodurch ein Flip-Flop-Signal an die Stufe 101 des Zählers gelegt wird.

Die oben beschriebene Folge ist auch für das Tor 112 anwendbar, das ein Flip-Flop-Signal erzeugt dann und nur dann, wenn die Stufe 101 sich im wahren Zustand befindet, ebenso die Stufe 100 und es wird dann ein Flip-Flop-Signal oder Schaltsignal an die Klemme 110 gelegt. Wenn diese Bedingungen zusammentreffen, wird ein Flip-Flop-Signal an die Stufe 102 des Zählers gelegt. Aus Fig. 1 ergibt sich somit, daß diese selbe Folge für jede Stufe des Zählers anwendbar ist.

Fig. 1 zeigt die Nachteile eines solchen bekannten binären Zählers. Der erste Nachteil besteht darin, daß eine große Anzahl von NOR-Toren erforderlich ist, wobei jedes NOR-Tor progressiv höhere Anzahlen von Eingängen benötigt zum Gebrauch in den Stufen höherer Ordnung des Zählers. Beispielsweise benötigt das NOR-Tor 113 η Eingänge, was bei einem 20stufigen Zähler dazu führt, daß das Tor 113 20 Eingänge braucht. Eine so große Anzahl von Eingän gsn für jedes Tor und

- 6 909836/0479

die große Anzahl von erforderlichen Toren hat einen umfangreichen Verbrauch von Siliciumflache zur Folge, wenn ein großer binärer Zähler gebaut wird oder wenn eine große Anzahl von binären Zählern auf einem einzigen Siliciumplättchen angeordnet werden soll. Der zweite Nachteil der Ausführung nach Fig. 1 besteht darin, daß jede Stufe niedrigerer Ordnung alle Tore ansteuern muß, die allen Stufen höherer Ordnung zugeordnet sind. Diese Forderung führt zu einem hohen Fan-Out für die Stufen niedrigerer Ordnung, was andererseits dazu führt, daß die Ausgänge aller Stufen niedrigerer Ordnung gepuffert werden müssen, um ihre Ansteuerungsmöglichkeit oder -fähigkeit zu verstärken. Dies erfordert weitere aktive Elemente für jedes Plättchen, wodurch weiter zusätzliches Silicium bzw. zusätzliche Siliciumfläche benötigt wird.

Fig. 2 zeigt den synchronen Binärzähler nach der Erfindung, der eine Pipeline-Technik für die Weitergabe der Flip-Flop-Signale verwendet. Der binäre Zähler nach Fig. 2 besteht aus einer Anzahl von Stufen 200 bis 203. Jede Stufe ist identisch mit der Stufe 200 und besteht aus Invertern 211, 212, 204 und MOS-Transistoren 205 und 210. Jede Stufe hat einen wahren Ausgang Q und einen komplementären Ausgang Q, wobei der wahre Ausgang der Stufe 200 der Ausgang des Inverters 211 ist und der komplementäre Ausgang der Stufe 200 ist der Ausgang des Inverters 204.

Jede in Fig. 2 gezeigte Zählerstufe arbeitet im wesentlichen in derselben Weise wie die Stufen nach Fig. 1. Es wird nun angenommen, daß der Ausgang Q_ logisch "1" ist und daß ein Flip-Flop-Signal Q^ an die Klemme 206 gelegt wird. Aufgrund des Flip-Flop-Signals wird der Transistor 205 angesteuert und überträgt den Ausgang logisch "1" des Inverters 204 an den Eingang das Inverters 212, wodurch der Ausgang des Inverters

909836/0479

212 auf den Zustand logisch "0" geht. Darauf folgend wird ein Taktsignal θ_ an den Transistor 210 gelegt, wodurch dieser angesteuert wird und der Zustand logisch "0" am Ausgang des Inverters 212 an den Eingang des Inverters 211 gelegt wird, wodurch der Ausgang des Inverters 211 auf logisch "1" geschaltet wird. Hierdurch wiederum wird der Ausgang des Inverters 204 auf logisch "0" geschaltet, wodurch der Zustand der Zählerstufe 200 geändert wird. Jede der Zählerstufen 201 bis 203 arbeitet in identischer Weise zu der eben für die Zählerstufe 200 beschriebenen.

Wie oben erläutert, erfordert der bekannte Zähler nach Fig. eine große Anzahl von logischen Toren,von denen jedes eine Vielzahl von Eingängen hat, um die Voraus-Signal-Technik zu verwirklichen. Der Zähler nach der Erfindung erfordert nicht diese logischen Tore und bietet daher wesentliche Vorteile über den bekannten Zähler. Insbesondere ist das Fllp-Flop-Signal für das niedrigstwertige Bit des Zählers (d.h. der Zählerstufe 200) das Θ,-Signal, das an die Klemme

206 gelegt wird. Nimmt man an, daß die Zählerstufe 200 sich im Zustand logisch "0" befindet, so befindet sich der Ausgang Q₀ der Stufe 200 auf logisch ¹¹O". Der Q_Q-Ausgang, der sich im Zustand logisch "0" befindet, schaltet den Transistor

207 ab, wodurch verhindert wird, daß das an die Klemme 206 gelegte Flip-Flop-Signal zu den höheren Zählerstufen weiterläuft. Zur gleichen Zeit ist das Signal Q_Q auf logisch "1", wodurch der Transistor 208 angesteuert wird, der die Verbindungsstelle 220 erdet, wodurch sichergestellt wird, daß das Flip-Flop-Signal gegen alle folgenden Stufen gesperrt wird. Der Transistor 207 verhindert damit in Verbindung mit dem Transistor 208 die Ausbreitung des Flip-Flop-Signals zu den höheren Zählerstufen, wenn die erste Zählerstufe sich im Zustand logisch "0" befindet.

909836/0479

-A4-

Nimmt man nun an, daß die Zählerstufe 200 sich auf logisch "1" befindet, so befindet sich der Q_Q-Ausgang der Zählerstufe auf logisch "1". Dieser Zustand wird an den Transistor 201 gelegt, wodurch dieser eingeschaltet wird. Zur gleichen Zeit ist der Q -Ausgang der Stufe 200 auf logisch "0", wodurch der Transistor 208 abgeschaltet wird. In dieser Situation läuft das Q₁-Signal durch den Transistor 207 zur Verbindungsstelle 220 und es wird an den Schalteingang der Stufe 201 gelegt, so daß diese Zählerstufe ihren logischen Zustand aufgrund des Impulses θ₂, der an sie angelegt wird, ändern kann. (Der e₂-Taktimpuls folgt nach dem Θ^-Flip-Flop-Impuls). Der e₂-Taktimpuls wird ferner an den Transistor 209 gelegt, wie Fig. 2 zeigt, wodurch dieser Transistor eingeschaltet und die Verbindungsstelle 220 geerdet wird. Die Transistoren 209, 215, 218 und 219 sind erforderlich, um den Schalteingang jeder Zählerstufe auf logisch "0" zu halten, während die Bits niedrigerer Ordnung von einem Zustand in den anderen übergehen. Diese Forderung ist notwendig wegen der Tatsache, daß eine kapazitive Kopplung zwischen den Stufen Übergangssignale erzeugen könnte, zu einem Zeitpunkt, während welchem eine Stufe niedrigerer Ordnung ihren Zustand ändert. Die Transistoren 209, 215, 218 und 219 sind ferner notwendig, um sicherzustellen, daß keine Überlappung zwischen dem Schaltsignal O₁ und dem Taktsignal Θ» erfolgt.

Die vorstehend für die Zählerstufe 200 beschriebene Arbeitsweise 1st in gleicher Weise für die Stufen 201 bis 203 anwendbar. Insbesondere wenn der Q₁-Ausgang der Stufe 201 sich auf dem Niveau logisch "0" befindet, wird der Transistor 213 abgeschaltet und der Transistor 214 eingeschaltet, weil der Q₁-Ausgang der Stufe 201 sich auf logisch "1" befindet. Die Kombination der Transistoren 213 und 214 verhindert die Ausbreitung des Schaltsignales auf Stufen höherer Ordnung, wenn die Stufe 201 sich im Zustand logisch "0" befindet.

- 9 909836/0479

Alternativ, wenn der Ausgang der Stufe 201 sich auf logisch "1" befindet, ist der Q₁-Ausgang hoch, wodurch der Transistor ein- und der Transistor 214 abgeschaltet wird. In dieser Anordnung wird das Schaltsignal, das an die Klemme 201 gelegt worden ist, wenn es durch den Transistor 207 und den Verbindungspunkt 212 gelaufen ist, auch durch den Transistor 213 geführt und an den Schalteingang der Stufe 202 gelegt. Ähnlich der vorbeschriebenen Arbeitsweise, wird durch das Erscheinen des öp-Taktimpulses nach dem Schaltimpuls der Transistor 215 eingeschaltet, wodurch der Schalteingang der Stufen 201 und 202 geerdet wird, während die Stufen niedrigerer Ordnung ihren Zustand ändern, um dadurch Übergangsschaltsignale zu verhindern, die aus einer kapazitiven Kopplung zwischen den Stufen entstehen könnten.

Die Schaltung nach Fig. 2 hat zahlreiche Vorteile über die bekannte Schaltung nach Fig. 1. Insbesondere diese sogenannte Pipeline-Anordnung erlaubt es, daß jeder Stufenausgang identische Lastcharakteristiken hat, unabhängig von der Länge des Zählers, da jede Stufe eine identische Anzahl von Transistoren ansteuert. Ferner können die Transistoren 207, 208, 209 leicht in den Aufbau des Zählers bzw. der Zählerstufen bei der Herstellung eingebaut und eingegliedert werden und jede einzelne Zelle der Zählerstufe kann sooft wie gewünscht wiederholt werden, um die erforderliche Zählerlänge zu erhalten. Dies steht im Gegensatz zu dem konventionellen Zähler nach Fig. 1, bei dem die Belastung jeder Ausgangsstufe von Stufe zu Stufe als Funktion der Zählerlänge variiert. Deshalb muß bei dem bekannten Zähler, um eine optimale Arbeitsweise zu erreichen, jede Stufe individuell aufgebaut und gestaltet werden und über dies, weil die Belastungserfordernisse für die Stufen höherer Ordnung zunehmen, müssen die in jeder Stufe eingebauten Elemente größer gebaut werden, wodurch mehr an Schaltungsfläche benötigt wird. Da ferner die

- 10 -

909836/0479

Stufen bei dem bekannten Zähler nicht identisch sind, ist es unmöglich, nur identische Zellen zu wiederholen und jede Zelle muß daher individuell gebaut und gestaltet werden, was ein beträchtlicher Nachteil für die technische Massenherstellung ist. Beim anmeldungsgemäßen Zähler kann hingegen das Flip-Flop-Signal oder Schaltsignal durch einen lOstufigen Zähler innerhalb von 50 ns hindurchgeleitet werden. Da die Frequenz des Schaltsignales die Hälfte der Frequenz des Taktsignales ist, ist eine Laufzeit von 50 ns für einen lOstufigen Zähler äquivalent zu einem Betrieb mit 10 MHz.

9098 36/0479

Claims

Standard Microsystems Corp. - F.7273 - Patentansprüche

1. Binärer Zähler mit einer Mehrzahl von Zählerstufen, dadurch gekennzeichnet , daß jede Zählerstufe einen ersten Ausgangszustand und einen zweiten Ausgangszustand aufweist, daß jede Zählerstufe ihren Zustand aufgrund eines an sie angelegten Schaltsignales ändert, daß Einrichtungen vorgesehen sind, um das Schaltsignal an eine der Zählerstufen anzulegen, ferner Einrichtungen, die zwischen aufeinanderfolgende Zählerstufen geschaltet sind und nur auf den ersten Zustand der vorhergehenden Zählerstufe ansprechen, um das an die vorhergehende Zählerstufe angelegte Schaltsignal an die nächstfolgende Zählerstufe zu übertragen, und daß Einrichtungen vorgesehen sind, die auf den zweiten Zustand der vorhergehenden Zählerstufe ansprechen, um die Übertragung des Schaltsignales von der vorhergehenden Stufe auf die nächstfolgende Zählerstufe zu sperren.

2. Binärer Zähler nach Anspruch 1, dadurch gekennzeichnet , daß die übertragungseinrichtung und die Sperreinrichtung jeweils ein einzelnes MOS-Element enthalten.

3. Binärer Zähler nach Anspruch 2, dadurch gekennzeichnet , daß die übertragungseinrichtung und die Sperreinrichtung ferner Einrichtungen aufweisen, um einen Schaltsingaleingang zu jeder Zählerstufe aufgrund eines Taktsignales zu erden, das an die übertragungseinrichtung und an die Sperreinrichtung angelegt wird.

909836/0479

ORIGINAL INSPECTED

4. Binärer Zähler nach Anspruch 3, dadurch gekennzeichnet , daß die übertragungseinrichtung und die Sperreinrichtung Einrichtungen aufweisen, um den Schaltsignaleingang jeder Zählerstufe zu erden, wenn ein komplementärer Ausgang der vorhergehenden Zählerstufe gleich einem logisch "1"-Zustand ist.

5. Binärer Zähler, mit einer Mehrzahl von Zählerstufen, dadurch gekennzeichnet , daß jede Zählerstufe einen ersten Ausgangszustand und einen zweiten Ausgangszustand aufweist, daß jede Zählerstufe den Zustand aufgrund eines Schaltsignales, das an sie angelegt wird, ändert, daß Einrichtungen vorgesehen sind, um das Schaltsignal· an eine der Zählerstufen anzulegen, daß eine erste MOS-Schaltung zwischen aufeinanderfolgende Zählerstufen gelegt ist, die auf den ersten Zustand des vorhergehenden Zählers anspricht, um das Schaltsignal, das an die vorhergehende Zählerstufe angelegt worden ist, an die nächstfolgende Zählerstufe zu legen und die auf den zweiten Zustand der vorhergehenden Zählerstufe anspricht, um die übertragung des Schaltsignales zu sperren, daß ferner eine zweite MOS-Schaltung vorgesehen ist, die auf ein Taktsignal anspricht, das an sie angelegt worden ist, um einen Schaltsignaleingang zu den Zählerstufen zu erden, und daß eine dritte MOS-Schaltung vorgesehen ist, die auf den logisch "O"-Zustand einer vorhergehenden Zählerstufe anspricht, um den Schaltsignaleingang zur nächstfolgenden Zählerstufe zu erden.

909836/0479