DE2846957C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen synchronen Binärzähler hoher Geschwindigkeit mit einer Mehrzahl von Zählerstufen der im Oberbegriff des Patentanspruchs 1 genannten Gattung.

Derartige Binärzähler sind bereits bekannt (DE-OS 24 17 149) und werden in beispielsweise digitalen Schaltungen verwendet. Für synchrone Binärzähler hoher Geschwindigkeit im Frequenzbereich von mehreren MHz wird eine sog. Voraussignal- Technik angewendet, bei der das Auslöse- bzw. Triggersignal, auch Schalt- oder Flip-Flop-Signal genannt, aufgrund der logischen UND-Verknüpfung aller Zählerstufen-Bits niedrigerer Ordnung für jede Zählerstufe erzeugt wird. Wenn die N-te-Stufe eines Binärzählers ein Auslösesignal erhält, geht es von logisch "1" auf logisch "0" oder von logisch "0" auf logisch "1" dann und nur dann über, wenn die Bits 0 bis n ^-1 den Zustand logisch "1" haben, wenn das Taktsignal an einer bestimmten Zählerstufe anliegt. In gleicher Weise sind für einen Abwärtszähler logische "0" in allen Zählerstufen niedrigerer Ordnung erforderlich, um ein Auslösesignal zu erzeugen.

Wenn synchrone Binärzähler in MOS-Technologie mit einem Zweiphasen-Takt gebaut werden, ist für jede Zählerstufe ein UND-Tor (oder Gate) erforderlich, um die logische UND-Ver­ knüpfung zu bewirken, die notwendig ist, damit alle Bits niedrigerer Ordnung in den Zustand der logischen "1" gelangen, ehe das Auslösesignal für das Bit n erzeugt wird. Die Verwendung eines UND-Tores zum Abfühlen des Zustandes aller Bits niedrigerer Ordnung führt aber zu einem hohen Platz­ bedarf, insbesondere einer großen Fläche eines Siliciumplätt­ chens. Beispielsweise sind für einen zehnstufigen Zähler acht logische Tore mit 2 bis 10 Eingängen erforderlich, um diese Voraus-Flip-Flop-Technik zu realisieren. Ferner müssen die Stufen niedrigerer Ordnung einen ausreichenden Steuer­ strom haben, um alle UND-Tore höherer Ordnung zu betätigen, was zu einem hohen Fan-Out für die Stufen niedrigerer Ordnung führt. Das Erfordernis eines hohen Fan-Out entsteht, weil jede Stufe niedrigerer Ordnung alle Stufen höherer Ordnung in einem Voraus-Zähler ansteuern muß. Alle Stufen niedrigerer Ordnung müssen dann gepuffert werden, um ihre Ansteuerungsfähigkeit zu verstärken und um sicherzustellen, daß die UND-Tore, die das Auslösesignal weitergeben, richtig angesteuert werden und das Signal von den Stufen niedri­ gerer Ordnung auf die Stufen höherer Ordnung übertragen wird.

Der Erfindung liegt daher die Aufgabe zugrunde, einen synchronen Binärzähler zu schaffen, der trotz hoher Arbeits­ geschwindigkeit einen einfachen Aufbau mit wenig Platzbedarf aufweist.

Die Erfindung ist im Anspruch 1 gekennzeichnet. Dabei ist es nicht notwendig, die Stufen niedrigerer Ordnung zu puffern.

Beim Binärzähler nach der Erfindung wechselt jede Zähler­ stufe ihren Zustand aufgrund eines an sie angelegten Signales und durch Einrichtungen, die das Auslösesignal an eine der Zählerstufen legen. Zwischen aufeinanderfolgende Zählerstufen geschaltete Einrichtungen sprechen nur auf den ersten Zustand der vorhergehenden Zählerstufe an, um das an die vorhergehende Stufe angelegte Auslösesignal an die nächste Stufe zu über­ tragen. Andere Einrichtungen sprechen auf den zweiten Zustand der vorhergehenden Zählerstufe an, um die Übertragung des Auslösesignals von dieser vorhergehenden Stufe auf die nächstfolgende Zählerstufe zu sperren. Diese Einrichtungen sind in MOS-Technik aufgebaut.

Zweckmäßigerweise spricht die zwischen zwei aufeinander­ folgende Stufen geschaltete Schaltung nur auf den Zustand der unmittelbar vorhergehenden Stufe an und erfordert keine Eingänge von Stufen niedrigerer Ordnung, so daß die Schaltung mit einem Minimum an Fan-Out arbeiten kann.

Der erfindungsgemäße Zähler kommt mit einem Minimum an Silicium­ fläche aus.

Beispielsweise Ausführungsformen der Erfindung werden nach­ folgend anhand der Zeichnung im einzelnen erläutert. Dabei zeigen:

Fig. 1 einen bekannten synchronen Binärzähler und

Fig. 2 einen synchronen Binärzähler nach der Erfindung.

Fig. 1 zeigt ein Blockdiagramm eines bekannten synchronen Binärzählers. Der Zähler besteht aus einer Anzahl von Zähler­ stufen, wie den Stufen 100 bis 103. Jede Zählerstufe ist identisch mit der Zählerstufe 100, die drei MOS-Inverter 104, 105, 107 sowie zwei MOS-Transistoren 106 und 108 aufweist. Ein Flip-Flop-Signal bzw. Auslösesignal Φ₁ wird an die Klemme 110 gelegt und von dort ans Tor des Transistors 108 und an den Eingang des Inverters 109. Ferner wird ein Taktsignal Φ₂ ans Tor des Transistors 106 gelegt. Jede Zählerstufe hat zwei Ausgangszustände, einen wahren Ausgangszustand Q und einen komplementären Ausgangszustand , und jeder Zählerstufe ist so gestaltet, daß sie ihren Zustand ändert aufgrund eines Auslösesignales und eines Taktsignals.

Es sei angenommen, daß der Ausgang des Inverters 107 eine logische "1" ist und der Ausgang des Inverters 105 ist logisch "0". Aufgrund des Auslösesignales Φ₁ wird der Transistor 108 angesteuert und überträgt die logische "1", die am Ausgang des Inverters 107 vorhanden ist, an den Eingang des Inverters 104, wodurch der Ausgang des Inverters 104 veranlaßt wird, in den Zustand logisch "0" zu gehen. Das nachfolgende Anlegen eines Taktsignals Φ₂ ans Tor des Transistors 106 steuert diesen Transistor an und überträgt den Zustand logisch "0" am Ausgang des Inverters 104 an den Eingang des Inverters 105, wodurch der Ausgang des Inverters 105 in den Zustand logisch "1" umgeschaltet wird. Dies wiederum bringt den Ausgang des Inverters 107 in den Zustand logisch "0", wodurch der oben genannte Wechsel des Zustandes aufgrund des Anlegens des Auslösesignales Φ₁ und des Taktsignales Φ₂ durchgeführt ist.

Bei dem Zähler nach Fig. 1 ist es, bei hohen Frequenzen (über 2 MHz) erforderlich, eine Voraus-Technik für die Weitergabe bzw. Ausbreitung des Auslösesignales von der ersten Stufe 100 auf die nachfolgenden Stufen höherer Ordnung zu benutzen. Das Auslösesignal für jede Stufe höherer Ordnung sollte an diese angelegt werden, wenn die Stufen niedrigerer Ordnung alle im Zustand logisch "1" sind (der Q-Ausgang ist gleich logisch "1"). NOR-Tore 111, 112 und 113 erzeugen eine logische "1" an ihren Ausgängen, wenn und nur wenn alle Eingänge zu jedem Tor im Zustand logisch "0" sind. Nimmt man beispielsweise an, daß die Stufe 100 logisch "1" hält, so führt dies dazu, daß der komplementäre Ausgang der Stufe 100 sich im Zustand logisch "0" befindet. Das Anlegen des Auslösesignales an den Anschluß 110 und von dort zum Inverter 109 führt dazu, daß das Auslösesignal umgekehrt wird, wodurch eine logische "0" an einen Eingang des Tores 111 gelegt wird. Der andere Eingang des Tores 111 befindet sich auch auf logisch "0", wenn der Q-Ausgang der Stufe 100 sich im Zustand logisch "1" befindet. Der Ausgang des Tores 111 geht somit auf logisch "1", wodurch ein Auslösesignal an die Stufe 101 des Zählers gelegt wird.

Die oben beschriebene Folge ist auch für das Tor 112 anwendbar, das ein Auslösesignal erzeugt dann und nur dann, wenn sich die Stufe 101 im wahren Zustand befindet, ebenso die Stufe 100 und es wird dann ein Auslöse-, Trigger- oder Schaltsignal an die Klemme 110 gelegt. Wenn diese Bedingungen zusammentreffen, wird ein Auslösesignal an die Stufe 102 des Zählers gelegt. Aus Fig. 1 ergibt sich somit, daß dieselbe Folge für jede Stufe des Zählers anwendbar ist.

Fig. 1 zeigt die Nachteile eines solchen bekannten Binärzählers. Der erste Nachteil besteht darin, daß eine große Anzahl von NOR-Toren erforderlich ist, wobei jedes NOR-Tor progressiv höhere Anzahlen von Eingängen benötigt zum Gebrauch in den Stufen höherer Ordnung des Zählers. Beispielsweise benötigt das NOR-Tor 113 n Eingänge, was bei einem 20stufigen Zähler dazu führt, daß das Tor 113 20 Eingänge braucht. Eine so große Anzahl von Eingängen für jedes Tor und die große Anzahl von erforderlichen Toren hat einen umfangreichen Verbrauch von Siliciumfläche zur Folge, wenn ein großer Binärzähler gebaut wird oder wenn eine große Anzahl von binären Zählern auf einem einzigen Siliciumplättchen angeordnet werden soll. Der zweite Nachteil der Ausführung nach Fig. 1 besteht darin, daß jede Stufe niedrigerer Ordnung alle Tore ansteuern muß, die allen Stufen höherer Ordnung zugeordnet sind. Diese Forderung führt zu einem hohen Fan-Out für die Stufen niedrigerer Ordnung, was andererseits dazu führt, daß die Ausgänge aller Stufen niedrigerer Ordnung gepuffert werden müssen, um ihre Ansteuerungsmöglichkeit oder -fähigkeit zu verstärken. Dies erfordert weitere aktive Elemente für jedes Plättchen, wodurch weiter zusätzliches Silicium bzw. zusätzliche Siliciumfläche benötigt wird.

Fig. 2 zeigt den synchronen Binärzähler nach der Erfindung, der eine Pipeline-Technik für die Weitergabe der Flip-Flop- bzw. Auslösesignale verwendet. Der Binärzähler nach Fig. 2 besteht aus einer Anzahl von Stufen 200 bis 203. Jede Stufe ist identisch mit der Stufe 200 und besteht aus Invertern 211, 212, 204 und Mos-Transistoren 205 und 210. Jede Stufe hat einen wahren Ausgang Q und einen komplementären Ausgang , wobei der wahre Ausgang der Stufe 200 der Ausgang des Inverters 211 ist und der komplementäre Ausgang der Stufe 200 ist der Ausgang des Inverters 204.

Jede in Fig. 2 gezeigte Zählerstufe arbeitet im wesentlichen in derselben Weise wie die Stufen nach Fig. 1. Es wird nun angenommen, daß der Ausgang ₀ logisch "1" ist und daß ein Auslösesignal Φ₁ an die Klemme 206 gelegt wird. Aufgrund des Signals Φ₁ wird der Transistor 205 angesteuert und überträgt den Ausgang logisch "1" des Inverters 204 an den Eingang des Inverters 212, wodurch der Ausgang des Inverters 212 auf den Zustand logisch "0" geht. Darauf folgend wird ein Taktsignal Φ₂ an den Transistor 210 gelegt, wodurch dieser angesteuert wird und der Zustand logisch "0" am Ausgang des Inverters 212 an den Eingang des Inverters 211 gelegt wird, wodurch der Ausgang des Inverters 211 auf logisch "1" geschaltet wird. Hierdurch wiederum wird der Ausgang des Inverters 204 auf logisch "0" geschaltet, wodurch der Zustand der Zählerstufe 200 geändert wird. Jede der Zählerstufen 201 bis 203 arbeitet in identischer Weise zu der eben für die Zählerstufe 200 beschriebenen.

Wie oben erläutert, erfordert der bekannte Zähler nach Fig. 1 eine große Anzahl von logischen Toren, von denen jedes eine Vielzahl von Eingängen hat, um die Voraus-Signal-Technik zu verwirklichen. Der Zähler nach der Erfindung erfordert dagegen nicht diese logischen Tore und bietet daher wesentliche Vorteile über den bekannten Zähler. Insbesondere ist das Auslöse- bzw. Flip-Flop-Signal für das niedrigstwertige Bit des Zählers (d. h. der Zählerstufe 200) das Φ₁-Signal, das an die Klemme 206 gelegt wird. Nimmt man an, daß sich die Zählerstufe 200 im Zustand logisch "0" befindet, so befindet sich der Ausgang Q₀ der Stufe 200 auf logisch "0". Der Q₀-Ausgang im Zustand logisch "0" schaltet den Transistor 207 ab, wodurch verhindert wird, daß das an die Klemme 206 gelegte Auslösesignal zu den höheren Zählerstufen weiterläuft. Zur gleichen Zeit ist das Signal ₀ auf logisch "1", wodurch der Transistor 208 angesteuert wird, der die Verbindungsstelle 220 erdet. Hierdurch wird sichergestellt, daß das Auslösesignal gegen alle folgenden Stufen gesperrt wird. Der Transistor 207 verhindert damit in Verbindung mit dem Transistor 208 die Ausbreitung des Auslösesignals zu den höheren Zählerstufen, wenn sich die erste Zählerstufe im Zustand logisch "0" befindet.

Nimmt man nun an, daß sich die Zählerstufe 200 auf logisch "1" befindet, so befindet sich der Q₀-Ausgang der Zählerstufe 200 auf logisch "1". Dieser Zustand wird an den Transistor 201 gelegt, wodurch dieser eingeschaltet wird. Zur gleichen Zeit ist der ₀-Ausgang der Stufe 200 auf logisch "0", wodurch der Transistor 208 abgeschaltet wird. In dieser Situation läuft das Auslösesignal Φ₁ durch den Transistor 207 zur Verbindungsstelle 220 und es wird an den Schalteingang der Stufe 201 gelegt, so daß diese Zählerstufe ihren logischen Zustand aufgrund des Impulses des Taktsignals Φ₂, der an sie angelegt wird, ändern kann. (Der Taktimpuls Φ₂ folgt zeitlich nach dem Auslöseimpuls Φ₁.) Der Taktimpuls Φ₂ wird ferner an den Transistor 209 gelegt, wie Fig. 2 zeigt, wodurch dieser Transistor 209 eingeschaltet und die Verbindungsstelle 220 an Masse gelegt wird. Die Transistoren 209, 215, 218 und 219 sind erforderlich, um den Schalteingang jeder Zählerstufe auf logisch "0" zu halten, während die Bits niedrigerer Ordnung von einem Zustand in den anderen übergehen. Diese Forderung ist notwendig wegen der Tatsache, daß eine kapazitive Kopplung zwischen den Stufen Übergangssignale erzeugen könnte, zu einem Zeitpunkt, zu dem eine Stufe niedrigerer Ordnung ihren Zustand ändert. Die Transistoren 209, 215, 218 und 219 sind ferner notwendig, um sicherzustellen, daß keine Überlappung zwischen dem Schalt- bzw. Auslösesignal Φ₁ und dem Taktsignal Φ₂ erfolgt.

Die vorstehend für die Zählerstufe 200 beschriebene Arbeitsweise ist in gleicher Weise für die Stufen 201 bis 203 anwendbar. Insbesondere wenn der Q₁-Ausgang der Stufe 201 sich auf dem Niveau logisch "0" befindet, wird der Transistor 213 abgeschaltet und der Transistor 214 eingeschaltet, weil der ₁-Ausgang der Stufe 201 sich auf logisch "1" befindet. Die Kombination der Transistoren 213 und 214 verhindert die Ausbreitung des Auslösesignales auf Stufen höherer Ordnung, wenn die Stufe 201 sich im Zustand logisch "0" befindet.

Alternativ, wenn der Ausgang der Stufe 201 sich auf logisch "1" befindet, ist der Q₁-Ausgang hoch, wodurch der Transistor 213 ein- und der Transistor 214 abgeschaltet wird. In dieser Anordnung wird das Auslösesignal, das an die Klemme 201 gelegt worden ist, wenn es durch den Transistor 207 und den Verbindungspunkt 212 gelaufen ist, auch durch den Transistor 213 geführt und an den Schalteingang der Stufe 202 gelegt. Ähnlich der vorbeschriebenen Arbeitsweise, wird durch das Erscheinen des Φ₂-Taktimpulses zeitlich nach dem Schaltimpuls der Transistor 215 eingeschaltet, wodurch der Schalteingang der Stufen 201 und 202 geerdet wird, während die Stufen niedrigerer Ordnung ihren Zustand ändern, um dadurch Übergangsschaltsignale zu verhindern, die aus einer kapazitiven Kopplung zwischen den Stufen entstehen könnten.

Die Schaltung nach Fig. 2 hat zahlreiche Vorteile über die bekannte Schaltung nach Fig. 1. Insbesondere diese sogenannte Pipeline-Anordnung erlaubt es, daß jeder Stufenausgang identische Lastcharakteristiken hat, unabhängig von der Länge des Zählers, da jede Stufe eine identische Anzahl von Transistoren ansteuert. Ferner können die Transistoren 207, 208, 209 leicht in den Aufbau der Zählerstufen bei der Herstellung eingebaut und integriert werden; jede einzelne Zelle der Zählerstufe kann sooft wie gewünscht wiederholt werden, um die erforderliche Zählerlänge zu erhalten. Dies steht im Gegensatz zu dem konventionellen Zähler nach Fig. 1, bei dem die Belastung jeder Ausgangsstufe von Stufe zu Stufe als Funktion der Zählerlänge variiert. Deshalb muß bei dem bekannten Zähler, um eine optimale Arbeitsweise zu erreichen, jede Stufe individuell aufgebaut und gestaltet werden. Weil die Belastungserfordernisse für die Stufen höherer Ordnung zunehmen, müssen die in jeder Stufe eingebauten Elemente außerdem größer gebaut werden, wodurch mehr Schaltungsfläche benötigt wird. Da ferner die Stufen bei dem bekannten Zähler im Gegensatz zur besonderen Ausbildung der Erfindung nicht identisch sind, ist es unmöglich, nur identische Zellen zu wiederholen; jede Zelle muß daher individuell gebaut und gestaltet werden, was ein beträchtlicher Nachteil für die technische Massenherstellung ist. Beim erfindungsgemäßen Zähler kann hingegen das Auslösesignal durch einen 10stufigen Zähler innerhalb von 50 ns hindurchgeleitet werden. Da die Frequenz des Auslösesignales die Hälfte der Frequenz des Taktsignales ist, ist eine Laufzeit von 50 ns für einen 10stufigen Zähler äquivalent zu einem Betrieb mit 10 MHz.

Claims (5)

1. Synchroner Binärzähler hoher Geschwindigkeit mit einer Mehrzahl von Zählerstufen, bei dem jede Zählerstufe einen ersten Ausgang (Q) und einen zweiten Ausgang () mit zum Zustand des ersten Ausgangs komplementärem Ausgang aufweist und ihre Ausgangszustände aufgrund eines an sie angelegten Auslöse- bzw. Triggersignals ( Φ₁) und von transienten Signalen, wenn dort keine Änderung eines Ausgangszustands auftritt, zu ändern sucht, und ein Trigger das Triggersignal ( Φ₁) an eine der Zähler­ stufen legt, dadurch gekennzeichnet, daß

• a) ein erstes MOS-Element (207, 213, 217) zwischen aufeinanderfolgenden Zählerstufen angeschlossen ist und zur Übertragung des an der vorhergehenden Zählerstufe befindlichen Auslösesignals ( Φ₁) zur nächstfolgenden Zählerstufe beim Ausgangssignal des ersten Ausgangs (Q) der vorhergehenden Zähler­ stufe und zum Sperren der Übertragung des Ausgangs­ signals ( Φ₁) beim Ausgangssignal des zweiten Aus­ gangs () der vorhergehenden Zählerstufe anspricht,
• b) ein zweites MOS-Element (209, 215, 218, 219) zwi­ schen dem Ausgang des ersten MOS-Elements (207, 213, 217) und Masse angeschlossen ist und zum Ableiten jeglicher transienter Signale (Übergangssignale) an Masse auf ein Taktsignal ( Φ₂) anspricht und
• c) ein drittes MOS-Element (208, 214, 216) zwischen dem Ausgang des ersten MOS-Elements (207, 213, 217) und Masse angeschlossen ist und zur Ableitung des Triggersignal-Eingangs (T) der nächstfolgenden Zähler­ stufe an Masse beim Auftreten des Ausgangssignals des zweiten Ausgangs () der vorhergehenden Zähler­ stufe dann anspricht, wenn sich das erste MOS-Ele­ ment (207, 213, 217) im Sperrzustand befindet.

2. Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß Transistoren für die MOS-Elemente (207, 208, 209, 213, 214, 215, 216, 217, 218, 219) verwendet sind.

3. Binärzähler nach Anspruch 2, dadurch gekennzeichnet, daß die MOS-Elemente (207, 208, 209, 213, 214, 215, 216, 217, 218, 219) in die betreffende Zählerstufe (1, 2, 3, N) integriert sind.

4. Binärzähler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Zählerstufe (1, 2, 3, N) Inverter (204, 211, 212) und MOS-Transistoren (205, 210) aufweist.

Binärzähler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Zählerstufe (1, 2, 3, N) identisch aufgebaut ist.