DE1161310B - Speicherschaltung zum Verzoegern und zur Bildung des Komplements von Informationsimpulsen - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. Kl.: H 03 k

Deutsche Kl.: 21 al-36/14

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

T 17940 VIII a/21 al 26. Februar 1960 16. Januar 1964

Die Erfindung betrifft eine Speicherschaltung zum Verzögern und zur Bildung des Komplements von Informationsimpulsen mit einem den Ladungsträgerspeichereffekt aufweisenden Transistor, dem jeweils zwischen Basis und Emitter ein Informationsimpuls und zwischen Kollektor und Emitter im zeitlichen Abstand auf den Informationsimpuls ein Steuerimpuls zugeführt wird, wobei der zeitliche Abstand zwischen den beiden Impulsen kleiner als die Ladungsträgerrekombinationszeit ist. ίο

Es ist bereits bekannt, den bei Transistoren auftretenden Ladungsträgerspeichereffekt zur Verzögerung von Informationsimpulsen zu verwenden, d.h. Transistoren als Speicherelemente zu betreiben. So ist bereits eine Einrichtung mit einer Anzahl durch Steuerimpulse gesteuerter Transistoren bekanntgeworden, deren Emitter-Kollektor-Kreise von den Steuerimpulsen so gespeist werden, daß entsprechend dem Vorhandensein eines als Speichermerkmal fungierenden freien Ladungsinhaltes in der Basiszone eines jeden Transistors ein Stromimpuls erzeugt wird, der von den entsprechenden Emitterelektroden abgenommen und in Reihe über einen die Basiselektrode auf schwebendem Potential haltenden Gleichrichter mit der gleichen Durchlaßrichtung wie diese Basiselektrode durch die Basiselektrode eines folgenden Transistors hindurchgefühlt wird und einen freien Ladungsinhalt in der Basiszone dieses folgenden Transistors erzeugt.

Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Speicherschaltung der eingangs genannten Art so auszubilden, daß die der Speicherschaltung zugeführten Informationssignale nicht nur verzögert, sondern darüber hinaus auch noch in die entsprechenden komplementären Signale umgewandelt werden.

Dies wird nun nach der Erfindung dadurch erreicht, daß zwischen dem Kollektor und der Steuerimpulszuleitung ein Widerstand angeordnet ist, an dem die in bezug auf die zugeführten Informationsimpulse verzögerten und komplementären Ausgangs- signale abgenommen werden.

Mehrere derartig aufgebaute Speicherschaltungen können kaskadenartig hintereinander geschaltet werden, um eine längere Verzögerung der Informationsimpulse zu erreichen. Weiterhin kann die erfmdungs- gemäß ausgebildete Speicherschaltung in »Oder«- und »Und«-Schaltungen Verwendung finden.

Die Erfindung wird nun an Hand von Zeichnungen näher erläutert, in denen zeigt

Fig. 1 ein Schaltbild einer Schaltung, die ein Eingangssignal verzögert und das dazu komplementäre Signal liefert,

Speicherschaltang zum Verzögern und zur Bildung des Komplements von Informationsimpulsen

Anmelder:

Thompson Ramo Wooldridge Inc., Los Angeles, Calif. (V. St. A.)

Vertreter:

Dipl.-Ing. M. Licht,

München 2, Sendlinger Str. 55, und Dr. R. Schmidt, Oppenau (Renchtal), Patentanwälte

Als Erfinder benannt:

Edward Dülingham, Corona del Mar, CaHf., James Joseph Nyberg, Woodland Hills, Calif. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 30. März 1959

(Nr. 802 793)

F i g. 2 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 1,

Fig. 3 ein Schaltbild einer erfindungsgemäßen Schaltung, welche ein Eingangssignal nur verzögert,

F i g. 4 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 3,

F i g. 5 ein Schaltbild von hintereinandergeschalteten erfindungsgemäßen Schaltungen,

F i g. 6 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 5,

F i g. 7 ein Schaltbild einer »Oder«-Schaltung mit Verzögerung,

F i g. 8 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 7,

Fig. 9 ein Schaltbild einer »Und«-Schaltung mit Verzögerung,

Fig. 10 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 9,

309 779/199

Fig. 11 ein Schaltbild einer erfindungsgemäßen bistabilen Kippschaltung,

Fig. 12 graphische Darstellungen von Signalamplituden zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 11.

Wird ein Transistor als Schalter oder in einem rückgekoppelten Impulskreis verwendet, so wird er gewöhnlich aus dem Sperrzustand in den Sättigungszustand versetzt. Der Arbeitspunkt durchläuft das Kollektorkennlinienfeld vom Emittersperrstrom, bei dem die Verbindung zwischen Emitter und Basis des Transistors negativ vorgespannt ist, zum Sättigungsstrom, bei dem die Verbindung zwischen Kollektor und Basis positiv vorgespannt ist.

Die Leitung im Transistor erfolgt durch Bewegung von Ladungsträgern, die entsprechend ihrer relativen Anzahl als Majoritätsträger oder Minoritätsträger bezeichnet werden. Für die Wirkungsweise des Transistors sind die durch die Basiszone vom Emitter zum Kollektor fließenden Minoritätsträger verantwortlich.

Befindet sich der Transistor im Sättigungszustand, so werden in die Basiszone der Verbindung zwischen Basis und Emitter zusätzlich Minoritätsträger injiziert, die in der Basiszone diffundieren und sich mit den Majoritätsträgern vereinigen. Wird der Transistor abgeschaltet, so dauert es einige Zeit, bis der Kollektorstrom aufhört und das Kollektorpotential wiederhergestellt werden kann, da die Minoritätsträger in der Basiszone nicht augenblicklich zerfallen. Man war bisher der Meinung, daß dieser Effekt die Verwendungsmöglichkeiten von Transistoren besonders bei hohen Frequenzen einschränkt. Wie aber gezeigt werden wird, kann dieser Effekt vorteilhaft ausgenutzt werden.

In den erfindungsgemäßen Schaltungen wird der Zustand der Ladungsträger eingestellt, bevor ein Kollektorpotential angelegt wird. Der Ladungsträgerzustand bleibt erhalten, bis das Steuerpotential abnimmt. Der Stromfluß im Transistor ist daher nicht von der eigenen Wirkungsweise des Transistors abhängig, sondern vielmehr davon, wie schnell das angelegte Kollektorpotential zu- und abnimmt. Ein Transistor kann auf diese Weise bei einer viel höheren Frequenz als bei den üblichen Schaltungen betrieben werden.

Obwohl die Erfindung auch bei anderen Informationsschaltungen verwendet werden kann, wird sie hier an Hand einer synchronisierten Impulsschaltung beschrieben. Bei einer synchronisierten Impulsschaltung sind sich wiederholende Impulse, beispielsweise Informationsimpulse, Zeitimpulse od. dgl., so synchronisiert, daß sie in bestimmten Zeitabständen aufeinanderfolgen. Die Signale einer solchen Schaltung können rechteckförmig sein und beispielsweise auf einer Leitung zwischen 4- 10 und 0 Volt (Erdpotential) schwanken. Während der für Informationszuführung geeigneten Zeit, kann das Potential +10 Volt eine binäre Ziffer 1 und das Potential 0 Volt eine binäre Ziffer 0 darstellen. Auf diese Weise kann beispielsweise in einer Rechenanlage nur während Taktimpulsperioden auf einer Leitung ein Potential von +10 Volt die Ziffer 1 und ein Potential von 0 Volt die Ziffer 0 darstellen. Außerhalb der Taktimpulsperiode stellt das Potential der Leitung keine Information dar.

Die Fig. 1 zeigt eine erfindungsgemäße Schaltung, welcher Eingangssignale Ei zugeführt weiden und die verzögerte und komplementäre Signale dEi' liefert.

Die Schaltung besteht aus einem Transistor 10, der hier als npn-Transistor dargestellt ist. Der Basiselektrode dieses Transistors 10 werden über den Widerstand 12 und er Leitung 16 Eingangssignale Ei und der Kollektorelektrode über den Widerstand 14 Taktsignale Ec zugeführt. Die Emitterelektrode des Transistors 10 ist geerdet.

Der Ausgang der Schaltung wird von der Leitung 18 gebildet. Die Arbeitsweise der Schaltung nach

ίο Fig. 1 soll nun an Hand von Fig. 2 erläutert werden, die Signalamplituden von drei aufeinanderfolgenden, mit Pl, P 2 und P 3 bezeichneten Zifferperioden einer Rechenmaschine oder einer ähnlichen Anlage zeigt. Wie bereits früher erwähnt wurde, ist jede Zifferperiode durch die Synchronisation der Impulse der Signale El und Ec in zwei Teile geteilt. Eine Leitung, beispielsweise die Leitung 16 und 18 liefert nur dann eine Information, wenn solche Impulse auftreten können. So kann beispielsweise das Signal Ei während der Zifferperioden P1 und P 3 eine binäre Ziffer 1 und während der Zifferperiode Pl eine binäre Ziffer 0 darstellen.

Die Signale sind hier als Rechteckwellen dargestellt, und das Signal Ei, das eine binäre Ziffer darstellen kann, liegt vor dem Signal Ec. Während der Periode Pl steigt das Signal Ei von 0 auf -MO Volt an und fällt dann wieder auf 0 Volt ab, bevor das Taktsignal Ec von 0 auf 10 Volt ansteigt und wieder auf 0 Volt abfällt. Die Erfindung arbeitet einwandfrei, wenn der zeitliche Abstand zwischen der abfallenden Flanke des Signalimpulses Ei und der ansteigenden Flanke des Signalimpulses Ec gering ist. Dieser Abstand darf nicht so groß sein, daß alle Ladungsträger im Basisgebiet des verwendeten Transistors rekombinieren können. Die Rekombination verläuft natürlich exponentiell mit der Zeit, und die Geschwindigkeit hängt vom Halbleitermaterial, von der Temperatur, der Geometrie, den angelegten Spannungen und ähnlichen bekannten Umständen ab. Die abnehmenden Minoritätsladungsträger speichern das zugeführte Impulssignal Ei. Dieses Speichervermögen ist in F i g. 2 als Speicherinhalt q dargestellt.

Wenn während der Periode Pl zur Zeitil der Signalimpuls Ei der Basiselektrode des Transistors 10 (Fig. 1) zugeführt wird, beginnt der Speicherinhalt q exponentiell anzusteigen. Wenn nun die Zuführung des Signalimpulses Ei zur Zeit ti beendet ist, wird dieser Anstieg unterbrochen, und die Ladungsträger beginnen zu rekombinieren, wodurch der Speicherinhalt q allmählich abnimmt. Normalerweise würde der Speicherinhalt q allmählich auf Null abnehmen, und es würde bei Anlegen eines Taktimpulses Ec kein Kollektorstrom Ic fließen. Zur Zeit i3 wird nun jedoch der Koilektorelektrode des Transistors 10 der Signalimpuls Ec zugeführt. Da nun zu dieser Zeit auch noch gespeicherte Minoritätsladungsträger vorhanden sind, nimmt der Speicherinhalt q sehr schnell ab, und der Kollektorstrom Ic steigt schnell an und fließt so lange, bis alle Minoritätsladungsträger wieder rekombiniert sind. Wie die Kurve dEi' zeigt, wird durch diesen Strom die Leitung 18 auf Erdpotential gehalten. Zur Zeit t4 ist die Rekombination der Ladungsträger beendet und der Speicherinhalt q im wesentlichen Null. Die Schal-

S₅ tung liefert also mit den in der Periode Pl zugeführten Signalen auf der Leitung 18 die verzögerte binäre Ziffer 0, die der auf der Eingangsleitung 16 zugeführten binären Ziffer 1 entspricht.

Im Beispiel nach F i g. 2 wird während der Periode P 2 kein Signal auf der Leitung 16 zugeführt. Es werden daher auch während er Zeit, in der das Signal Ei die binäre Ziffer 0 darstellt, keine Minoritätsladungsträger gebildet, so daß der Speicherinhalt Null bleibt. Wenn das Signal Ec ansteigt, fließt kein Strom Ic und tritt auch kein Kurzschlußeffekt durch den Transistor 10 auf, so daß das Potential der Leitung 18 auf einen der binären Ziffer 1 entsprechenden Wert ansteigt. Der Ausgangsleitung 18 wird also während der Periode P 2 die verzögerte binäre Ziffer 1 zugeführt, welche der binären Ziffer 0 auf der Eingangsleitung 16 entspricht.

Während der Periode P 3 wiederholen sich die bereits bei der Periode Pl beschriebenen Vorgänge.

Werden daher in der Schaltung nach Fig. 1 der Leitung 16 nacheinander die binären Ziffern 101 zugeführt, so entstehen nacheinander auf der Leitung 18 die verzögerten und komplementären binaren Ziffern 010.

Falls die oben erwähnte Komplementbildung nicht erwünscht ist, kann die Schaltung nach F i g. 3 verwendet werden, um aus einem Eingangssignal Ei ein Ausgangssignal dEi .zu erzeugen, das nur eine bestimmte Verzögerung aufweist.

Die Schaltung nach F i g. 3 unterscheidet sich von der ihr ähnlichen Schaltung nach Fig. 1 dadurch, daß der Transistor 20 keinen Kollektorwiderstand hat, der Emitter über den Widerstand 22 geerdet ist und die Ausgangsleitung 24 vom Emitter wegführt. Das Emitterpotential versucht in dieser Schaltung dem Eingangspotential zu folgen. Wie aus den Signalamplituden in Fig. 4 zu ersehen ist, entstehen aus nacheinander zugeführten, den binären Ziffern 10 entsprechenden Eingangssignalen Ei verzögerte Ausgangssignale dEi, welche dieselben binären Ziffern darstellen. Eine nähere Erörterung von Fig. 4 erübrigt sich, da die Schaltung nach F i g. 3 in ähnlicher Weise wie die bereits an Hand von F i g. 2 erläuterte Schaltung nach F i g. 1 arbeitet.

Fig. 5 zeigt eine zweistufige Kaskadenschaltung der erfindungsgemäßen Schaltungen, in welcher ein Eingangssignal um eine ganze Zifferperiode verzögert wird. Man kann dabei beispielsweise eine zweiphasige Logik verwenden, d. h. ein logisches System, in dem die Darstellung von Ziffern während Zifferperioden betrachtet wird, die durch zwei Zeitsignale mit gegebener Synchronisation gebildet werden. Diese Zeitsignale, die zwischen 0 und +10 Volt wechseln, sind komplementär und werden daher mit Ec und Ec' bezeichnet. Weiterhin sollen Zeitsignale mit symmetrischer Rechteckwellenform zur Beseitigung der Verzögerung verwendet werden, welche erforderlich ist, um alle von einem Eingangsimpuls erzeugten Ladungsträger im Transistor vor Zuführung eines weiteren Eingangsimpulses zu rekombinieren. Dies wird durch zwei weitere, mit dem Zeitsignal Ec und Ec' synchronisierten Signalen Ep und Ep' erreicht. Die Signale Ep und Ep' sind also auch komplementär, schwanken zwischen 0 und +5 Volt und haben einen Wert von +5 Volt, wenn die entsprechenden Signale Ec und Ec' einen Wert von +10 Volt haben. Wenn das Signal Ec auf +10 Volt ist, d. h. während der Zeit, in welcher das Signal Ei eine Ziffer darstellt, bewirkt das Signal Ep eine unverzügliche Rekombination der vorher erzeugten Ladungsträger im Transistor26 (Fig. 5). Das Signal Ep' bewerkstelligt dies im Transistor 28, wenn es einen Wert von + 10 Volt hat, d.h. während der Zeit, in der das Signal Ei keine Ziffer darstellt. Die Emitterelektroden der Schaltung sind daher nicht wie in F i g. 1 geerdet, sondern den Emitterelektroden der Transistoren 26 und 28 werden die Signale Ep und Ep' zugeführt. Weiterhin ist in jeder Kaskadenstufe zwischen der Kollektorelektrode des Transistors 26 bzw. 28 und dem Kollektorwiderstand 32 bzw. 36 eine Diode 30 bzw. 34 angeordnet, deren Anode mit dem Widerstand und deren Kathode mit dem Kollektor verbunden sind. Die Ausgangsleitung jeder Stufe zweigt vom Verbindungspunkt von Kollektorwiderstand und Anode der Diode ab. Die Dioden 30 und 34 verhindern, daß vom Eingang über den Basis-Kollektor-Weg des ersten Transistors und den Basis-Emitter-Weg des folgenden Transistors ein Strom fließt, wenn das Signal Ei auf der Leitung 38 einen Wert von + 10 Volt hat. Dieser Weg ist in Fig. 5 über die Transistoren 26 und 28 gestrichelt gezeichnet.

In F i g. 6 sind Signalamplituden graphisch dargestellt, die beim Betrieb der Schaltung nach F i g. 5 in sechs aufeinanderfolgenden Zifferperioden Fl bis P 6 auftreten. Es sind jedoch nur diejenigen Teile der Perioden Pl und P 6 gezeigt, die zum Verständnis des gezeigten Beispiels wichtig sind. Es sind sowohl das gegenseitige Verhältnis der Signale Ec, Ec', Ep und Ep' als auch die entsprechenden Amplituden dargestellt. Auf Grund der symmetrischen Wellenformen der Zeitsignale besteht jede Zifferperiode aus zwei gleichen Teilen. Das Signals stellt während der ersten Hälfte einer Zifferperiode auf der Leitung 38 (F i g. 5) eine Ziffer dar. Das diesem Signal entsprechende Signal dEi' tritt auf der Leitung 40 während der zweiten Hälfte derselben Zifferperiode auf, und das wiederum diesem Signal entsprechende Signal dEi stellt während der ersten Hälfte der folgenden Zifferperiode auf der Leitung 42 eine Ziffer dar. In Übereinstimmung mit den bereits erörterten Grundsätzen ergibt sich, daß das Signal dEi' das um eine halbe Zifferperiode verzögerte Komplement des Signals Ei und das Signal dEi auf der Leitung 42 das um eine ganze Zifferperiode verzögerte Abbild des Signals Ei ist. Bei dem Beispiel nach F i g. 6 hat das Signal Ei in den Perioden Pl bis P 5 die Werte 01000.

Beim Signal dEi' treten während der zweiten Hälfte der Perioden Pl, P3, P4 und PS Impulse auf, und die Werte 01000 des Signals dEi sind um eine ganze Zifferperiode verzögert (d. h., sie treten in den Perioden P 2 bis P 6 auf).

Bei der in F i g. 6 als Beispiel angeführten Arbeitsweise der Schaltung nach F i g. 5 wird während der ersten Hälfte er Periode Pl kein Impuls des Signals Ei dem Transistor 26 zugeführt. Während der zweiten Hälfte der Periode Pl sind daher keine Ladungsträger im Transistor 26 gespeichert.

Der Transistor 26 ist also gesperrt und bildet für die Leitung 44 eine hohe Impedanz. Gleichzeitig hat auch das Signal Ec' einen Wert von +10 Volt, das Signal Ep' einen Wert von +5 Volt, und die Signale Ec und Ep liegen auf Erdpotential. Dem Transistor 28 wird daher ein Eingangssignal (Signal dEi') zugeführt, da die Leitung 40 auf dem Potential des Signals Ec' (+10VoIt) liegt. Während der zweiten Hälfte der Periode Pl entstehen daher im Transistor 28 Ladungsträger.

Während der ersten Hälfte der Periode P 2 hat das Signal Ec einen Wert von +10 Volt, das Signal Ep einen Wert von + 5 Volt, und die beiden Signale Ec'

und Ep' liegen auf Erdpotential. Dem Eingang des Transistors 28 wird also keine Spannung mehr zugeführt (das Signal dEi' auf der Leitung 40 fällt auf Erdpotential), aber der Transistor 28 bildet infolge der gespeicherten Ladungsträger auf der Leitung 46 einen Kurzschluß für das Signal Ec. Das Signal dEi bleibt daher auf Erdpotential. Gleichzeitig wird dem Transistor 26 ein Eingangsimpuls (das Signal Ei hat einen Wert von +10 Volt) zugeführt, und es be-

Die »Oder«-Schaltung nach Fig. 7 besteht aus einem Eingangskreis für das Eingangssignal Eia, einem Eingangskreis für das Eingangssignal Eib und einem gemeinsamen Ausgangskreis. Die beiden Eingangskreise sind ähnlich wie der Kreis nach F i g. 1 und der Ausgangskreis ist ähnlich wie der Kreis nach Fig. 5 aufgebaut. Für alle Eingangskreise der »Oder«-Schaltung kann ein gemeinsamer Kollektorwiderstand 64 verwendet werden. Es können auch

ginnen sich Ladungsträger im Transistor 26 anzu- io eventuell Eingangswiderstände an den Eingangsleisammeln. tungen für die Signale Eia und Eib angebracht Dem Zustand, welches das Signal Ei während der werden. Die Eingangskreise liegen parallel, und das ersten Hälfte der Periode Pl hat, entsprechen der Zu- Ausgangssignal dEi' wird auf der gemeinsamen Ausstand, den das Signal dEi' während der zweiten Hälfte gangsleitung65 der Basis des Transistors 67 zugeführt.

Die F i g. 8 zeigt Signalamplituden, die beispielsweise beim Betrieb der »Oder«-Schaltung nach Fig. 7 auftreten können. In den Zifferperioden P 2 bis P 6 hat das Eingangssignal Eia die Werte 10010 und das Eingangssignal Eib die Werte 00110. Wäh-

der Periode Pi hat und der Zustand den das Signal dEi während der ersten Hälfte der Periode P 2 hat.

Während der zweiten Hälfte der Periode P 2 hat
das Signal Ec' wiederum einen Wert von +10 Volt,
das Signal Ep' wiederum einen Wert von +5VoIt,
und die Signale Ec und Ep liegen wiederum auf Erd- 20 rend der Perioden P2, P4 und PS hat wenigstens potential. Das Signal dEi' bleibt auf Erdpotential, eines der Signale Eia und Eib den Wert +10 Volt, und es werden daher im Transistor 28 keine La- An Hand der bereits bei den F i g. 2 und 6 dargedungsträger angesammelt. legten Schlußfolgerungen lassen sich für das Signal

Während der ersten Hälfte der Periode P 3 hat das dEi während der Perioden P 3 bis P 6 die Werte 1011 Signal Ec einen Wert von +10 Volt, das Signal Ep 25 ableiten. Die Arbeitsweise der Schaltung nach F i g. 7 einen Wert von +5VoIt, und die Signale Ec' und entspricht daher der Booleschen Gleichung dEi

—Eia-\Eib.

In F i g. 9 ist eine logische »Und«~Schaltung gezeigt, welche eine ganze Zifferperiode verzögert. Die 30 »Unck-Schaltung besteht aus einem Eingangskreis für das auf der Leitung 78 zugeführte Eingangssignal Eia, einem Eingangskreis für das auf der Leitung 80 zugeführte Eingangssignal Eib und einem gemeinsamen Ausgangskreis mit zwei Dioden. Die Eingangs-Zustand, in dem sich das Signal dEi während der 35 kreise sind ähnlich wie der Kreis nach F i g. 1 und ersten Hälfte der Periode P 3 befindet. der Ausgangskreis ist ähnlich wie der Kreis nach

F i g. 5 aufgebaut. Die Anode der Diode 93 ist mit der Ausgangsleitung 97 des Eingangskreises für das Signal Eia und die Anode der Diode 94 mit der Ausgangsleitung 99 des Eingangskreises für das Signal Eib verbunden. Die Kathoden der Dioden 93 und 94

Ep' sind gleich dem Erdpotential. Da im Transistor 28 keine Ladungsträger angesammelt sind, kann das Signal dEi dem Signal Ec folgen, und das Potential der Leitung steigt auf +10 Volt.

Der Zustand, in dem sich das Signal Ei während der ersten Hälfte der Periode P 2 befindet, entspricht dem Zustand, in dem sich das Signal dEi' während der zweiten Hälfte der Periode P 2 befindet, und dem

Die Wirkungsweise der Schaltung nach Fig. 5 kann auch bei den anderen Zifferperioden des Beispiels nach Fig. 6 in ähnlicher Weise erörtert werden.

Die erfindungsgemäßen Schaltungen können zur Durchführung von logischen Operationen verwendet werden, die in Form von logischen Gleichungen dargestellt werden können. So können erfindungsgemäße Schaltungen als Gatter für logische »Oder«-Operationen und logische »Und«-Operationen angeordnet werden.

Die Schaltung nach F i g. 7 ist ein »Oder«-Gatter,

sind miteinander verbunden. Vom Verbindungspunkt der beiden Kathoden zweigt weiter noch ein geerdeter Widerstand 95 und eine Leitung zur Basis des Transistors 100 ab. Die Dioden 93 und 94 und der Widerstand 95 in dieser Schaltung liefern die logische »Und«-Funktion. In dem Beispiel nach Fig. 10 sind nur die Eingangs- und Ausgangsamplituden dargestellt. Die Signale Ec, Ep, Ec' und Ep' und die Ziffer

weiches auch um eine ganze Zifferperiode verzögert.

Wie bei den bereits beschriebenen Schaltungen wird 50 perioden sind dieselben wie in Fig. 8.
weiterhin zweiphasige Logik erläutert. Die Signale In den Zifferperioden P 2 bis P 6 werden der

Ec, Ec', Ep und Ep' sind wie vorher definiert. »Und«-Schalter über die Leitung 78 Eingangssignale

Dem »Oder«-Gatter nach Fig. 7 wird auf der Eia mit den Werten 10100 und über die Leitung80

Leitung 47 ein Eingangssignal Eia und auf der Lei- Eingangssignale mit den Werten 01100 zugeführt,

rung 48 ein Eingangssignal Eib zugeführt. Die Signale 55 Während der Periode P4 haben also die Signale Eia

Eia und Eib können die bereits vorher festgelegten und Eib gleichzeitig einen Wert von +10 Volt. Außer

Werte (+10 und 0 Volt) annehmen. Diese Signale bei der Zifferperiode, in der beide Signale Eia und

können von erfindungsgemäßen logischen Gattern Eib eine binäre Ziffer 1 darstellen, hat das Signal

oder bistabilen Kippschaltungen stammen, sie können dEi' auf der Leitung 98 bei allen anderen Zifferperi-

aber auch auf andere Weise erzeugt werden. Wie be- 60 öden einen Wert von +10 Volt. In den Zifferperi-

reits vorher erwähnt wurde, wird ein synchronisiertes öden P 3 bis P 6 ergeben sich für das Ausgangssignal

System betrachtet. Die Signale Eia und Eib stellen daher nur dann Ziffern dar, wenn das Taktsignal Ec den Wert +10 Volt hat (in der ersten Hälfte jeder Zifferperiode). Das Ausgangssignal des »Oder«- Gatters auf der Leitung 50 wird mit dEi bezeichnet und ist gegenüber dem Signal Eia, Eib oder Eia und Eib um eine ganze Zifferperiode verzögert.

dEi auf der Leitung 82 die Werte 0010. Die Arbeitsweise der Schaltung nach F i g. 9 entspricht daher der Booleschen Gleichung: dEi—Eia-Eib.

Die in den F i g. 7 und 9 dargestellten Schaltungen können gemäß den in Verbindung mit F i g. 5 erörterten Gesichtspunkten kaskadenartig hintereinandergeschaltet werden, wodurch weitere Verzögerungen um

Vielfache einer Zifferperiode erzielt werden können.

Die Fig. 11 zeigt eine erfindungsgemäße Schaltung, die als bistabile Kippschaltung in dem hier zur Erläuterungverwendeten zweiphasigen logischen System verwendet werden kann.

Die AusgangsignaleA1 und Al' der bistabilen Kippschaltung sind komplementär. Die entsprechenden Eingangssignale werden mit al und al' und die Taktsignale und Zifferperioden wie vorher bezeichnet. Alle Signale schwanken zwischen +10 und 0 Volt. Die bistabile Kippschaltung befindet sich im »wahren« Zustand, wenn in der ersten Hälfte einer Zifferperiode das Signal Al einen Wert von +10 Volt und das Signal A Γ einen Wert von 0 Volt hat. Der falsche Zustand der bistabilen Kippschaltung ist dadurch gekennzeichnet, daß in der ersten Hälfte einer Zifferperiode das Signal Al den Wert OVoIt und das Signal A V den Wert +10 Volt hat. Aus den früheren Erörterungen ist ersichtlich, daß während der zweiten Hälfte einer Zifferperiode beide Signale A1 und A Γ einen Wert von 0 Volt haben und ein Auslöseimpuls (d. h. ein Anstieg des Signals al oder al' auf +10VoIt) nur während der ersten Hälfte einer Zifferperiode zugeführt werden kann, wobei vermieden werden muß, daß die Signale al und al' gleichzeitig ansteigen. Der wahre Zustand der bistabilen Kippschaltung soll einer binären Ziffer 1 und der falsche Zustand einer binären Ziffer 0 entsprechen.

Wie aus der Schaltung nach F i g. 11 ersichtlich ist, besteht die bistabile Kippschaltung aus vier Transistorstufen 101, 103, 105 und 107. Die Stufen 101 und 103 werden entsprechend den an Hand von F i g. 5 erläuterten Grundsätzen aufgebaut und betrieben. Die Stufe 105 und die Stufe 107 wird im wesentlichen wie die Schaltung nach F i g. 3 aufgebaut. Bemerkenswert ist jedoch, daß die Anode der Diode 124 mit der Ausgangselektrode des Ausgangskreises 101 und die Anode der Diode 138 mit der Ausgangselektrode des Ausgangskreises 105 verbunden ist. Die beiden Kathoden der Dioden 124 und 138 sind über die Leitung 125 miteinander und mit den Eingängen der Stufen 103 und 107 verbunden. Die Anode der Diode 117 ist mit dem Ausgang der Stufe 103 und ihre Kathode mit dem Eingang der Stufe 101 verbunden. Die der bistabilen Kippschaltung zugeführten Eingangssignale (Signale al über die Leitung 102 nach Stufe 101 und Signale α Γ über die Leitung 108 nach Stufe 105) stammen von Eingangsgattern, die wiederum durch Ausgangssignale von ähnlichen bistabilen Kippschaltungen, Verstärkern usw. gespeist werden.

Die Ausgangsleitungen der bistabilen Kippschaltung (SignaleAl auf der Leitung 104 und Signale A1' auf der Leitung 106) können mit Gattern oder anderen Elementen in der Rechenanlage verbunden werden.

Die Stufen 101 und 105 sind über die Leitung 125 verbunden. Während der zweiten Hälfte einer Zifferperiode, in der auf der Leitung 108 ein Eingangssignalimpuls al' zugeführt wird, hat das Signal dE' auf der Leitung 125 einen Wert von + 10 Volt. Damit das Signal JI?' nicht durch irgendeine Wechselwirkung zwischen den Stufen 101 und 105 gestört wird, werden zur Trennung Dioden 124 und 138 verwendet. Hat das Signal dE' einen Wert von +10 Volt, so entstehen in den Transistoren der Stufen 103 und 107 Minoritätsladungsträger, wodurch wiederum das Signal A1' auf der Leitung 106 auf einen Wert von +10VoIt ansteigt und das Signal A1 auf der Leitung 104 auf einem Wert von 0 Volt verbleibt. Dieser Zustand (d. h. ein falscher Zustand der bistabilen Kippschaltung) wird automatisch während der nächsten Zifferperiode aufrechterhalten, wenn kein Signalimpuls al vorhanden ist. Falls jedoch ein Signalimpuls al während einer Zifferperiode auftritt, fallen die Signale dE' und A1' auf

ίο einen Wert von 0 Volt, und das Signal A1 steigt auf einen Wert von +10 Volt an. Während der nächstfolgenden Zifferperiode wird daher ein Impuls über die Diode 117 zum Eingang al zurückgeführt. Dieser Zustand (d. h. ein wahrer Zustand der bistabilen Kippschaltung) wird deshalb automatisch so lange während der folgenden Zifferperioden aufrechterhalten, bis ein Eingangssignalimpuls al' auftritt. Die Fig. 12 zeigt graphische Darstellungen von Signalamplituden, die beispielsweise beim Betrieb der bistabilen Kippschaltung nach Fig. 1 auftreten können. Während der Perioden Pl, P3, PA und PS hat das Signal al die Zifferwerte 1000 und das Signal al' die Zifferwerte 0010. Während der PeriodenP3, PA, P5 und P6 hat das Ausgangssignal A1 die Zifferwerte 1100 und das Ausgangssignal A1' die Zifferwerte 0011.

Die erfindungsgemäße Verwendung von in Transistoren gespeicherten Minoritätsladungsträgern ist natürlich nicht auf die hier gezeigten Beispiele beschränkt. Für den Fachmann ist es naheliegend, die Erfindung auch in anderen Ausführungsformen zu verwenden. Beispielsweise können an Stelle von npn-Transistoren auch pnp-Transistoren verwendet werden, wobei in geeigneter Weise die Vorzeichen verschiedener Signale geändert werden müssen. Die in den Figuren gezeigten Halbleiterdioden können durch Röhrendioden und die Transistoren durch andere Halbleiter ersetzt werden.

Die Taktsignale Ep und Ep' sind bei den erfindungsgemäßen Schaltungen nicht unbedingt notwendig. Sie werden verwendet, um die Zeitverzögerung zu beseitigen, die zur. Rekombination aller durch einen vorhergehenden Eingangsimpuls oder durch die vorhergehende Stufe erzeugten Minoritätsladungsträger erforderlich ist. Die Signale Isc und Ep und ihre komplementären Signale Ec' und Ep' werden in der Erfindung durch getrennte ©eneratoren erzeugt. Durch Spannungsteiler oder andere geeignete Anordnungen könnte das Signal Ep als Funktion des Signals Ec und das Signal Ep' als Funktion des Signals Ec' erzeugt werden. Beim Betrieb der erfindungsgemäßen Schaltungen ist es auch nicht erforderlich, daß die Signale Ec und Ep und ihre komplementären Signale Ec' und Ep' symmetrische Zifferperioden bilden.

Claims (3)

Patentansprüche:

1. Speicherschaltung zum Verzögern und zur Bildung des Komplements von Informationsimpulsen mit einem den Ladungsträgerspeichereffekt aufweisenden Transistor, dem jeweils zwischen Basis und Emitter ein Informationsimpuls und zwischen Kollektor und Emitter im zeitlichen Abstand auf den Informationsimpuls ein Steuerimpuls zugeführt wird, wobei der zeitliche Abstand zwischen den beiden Impulsen kleiner als die Ladungsträgerrekombinationszeit ist, dadurch gekennzeichnet, daß

309 779/199

zwischen dem Kollektor und der Steuerimpulszuleirung ein Widerstand angeordnet ist, an dem die in bezug auf die zugeführten Informationsimpulse verzögerten und komplementären Ausgangsimpulse abgenommen werden.

2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Widerstand und dem Kollektor ein Gleichrichter angeordnet ist, der eine Beeinflussung des Ladungsträgerzustandes des Transistors durch Signale im Ausgangskreis verhindert.

3. Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Emitterelektrode zur Beschleunigung der Ladungsträgerrekombination im Transistor Impulse zugeführt werden, die zur gleichen Zeit wie die Steuerimpulse auftreten.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschriften Nr. 1028 616,
724, 1043 394, 1026 360.

Hierzu 1 Blatt Zeichnungen

309 779/199 1.64 © Bundesdruckerei Berlin