DE2805217C3

DE2805217C3 - Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister

Info

Publication number: DE2805217C3
Application number: DE2805217A
Authority: DE
Inventors: Wolfgang Dipl.-Ing. 7815 Kirchzarten Hoehn
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1978-02-08
Filing date: 1978-02-08
Publication date: 1980-11-20
Also published as: GB2014390B; FR2417165B1; JPS623519B2; IT1193174B; DE2805217A1; GB2014390A; IT7919774A0; DE2805217B2; JPS54111728A; FR2417165A1

Description

Die Erfindung betrifft eine monolithisch integrierte I²L-Schaltung für ein Zweiphasen-Schieberegister der im Gattungsbegriff des Anspruchs 1 genannten Art, wie es aus der DE-OS 24 42 773 bekannt war.

Bei diesem monolithisch integrierten Schieberegister werden an die voneinander getrennten Injektoren der Siave-Speicherzellen bzw. der Master-Speicherzellen die Impulse zweier sich nicht überlappender Taktsignale angelegt

Aufgabe der Erfindung ist, eine solche monolithisch integrierte I²L-Schaltung bei möglichst geringem Schaltungsaufwand platzsparend und bei möglichst hohen Pulsfrequenzen betreibbar zu realisieren.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Schaltungsmaßnahmen gelöst

¹^ Die Erfindung und deren Weiterbildungen werden im folgenden anhand der Zeichnungen erläutert deren

F i g. 1 zur Erläuterung der Grundform einer monolithisch integrierten I²L-Schaltung mit zwei Injektorsystemen dient, deren

Fig.2 das Blockschaltbild eines Johnson-Teilers als Anwendungsbeispiel einer monolithisch integrierten 1²L-Schaltung zeigt, deren

F i g. 3 eine einfache Ansteuerschaltung für die beiden Taktsysteme zeigt, deren

Fig.4 zur Veranschaulichung der Wirkungsweise und Vorteile der Ansteuerschaltung nach der Fig.3 dient, deren

Fig. b und 6 die Schaltbilder zweier weiterer Ansteuerschaltungen zeigen, welche je einen Taktgene-

■JO rator zum Erzeugen der Taktsignale enthalten, deren

F i g. 7 das Blockschaltbild einer monolithisch integrierten I²L-Schaltung mit einem Vorbereitungs- und/oder Überwachungsnetzwerk veranschaulicht und deren

>^r> Fig. 8 die bevorzugteste Ausgangsschaltung einer monolithisch integrierten 1²L-Schaltung zeigt.

Die Fig. 1 zeigt schematisch das Schaltbild der Grundform einer monolithisch integrierten PL-Schaltung für ein Zweiphasen-Schieberegister nach der Erfindung mit zwei in Reihe geschalteten Flipflop-Schaltungen, die je eine Master-Soeicherzelle M 1 bzw. M2 und je eine Slave-Speicherzelle Sl bzw. 52 enthalten. Sämtliche Speicherzellen bei der monolithisch integrierten I²L-Schaltung enthalten je ein Paar

Ί5 von über Kreuz zu den Basisanschlüssen über erste Kollektoren galvanisch gekoppelte I²L-Transistoren. Die zweiten Kollektoren der I²L-Transistoren der Master-Zellen Mi, M 2... sind galvanisch mit je einem Basisanschluß der I²L-Transistoren der Slave-Speicher-

¹H) zellen 51, 52 ... derselben Flipflop-Schaltung verbunden. Die zweiten Kollektoren der beiden Transistoren jeder Slave-Speicherzelle 51,52... liegen jedoch an je einem Basisanschluß der folgenden Master-Speicherzelle bzw. am Ausgang A. Das Eingangssignal liegt an E,

^ri5 d. h. zwischen den Basisanschlüssen der beiden PL-Transistoren der ersten Master-Speicherzelle M 1.

In der Fig. 1 und in den weiteren Figuren sind umstrichelte Gebiete eingezeichnet, welche den Injektorsystemen /mund Is zugeordnet sind. Über Injektor-

M) systemen wird im einfachsten Fall eine Injektorzone entsprechend dem bekannten I²L-Auslegungsprinzip verstanden, jedoch auch galvanisch parallelgeschaltete Injektorzonen. Ferner sollen die Bereiche der beiden Injektorsysteme Is und Im voneinander unabhängig

h^r> sein, was durch die beiden sich nicht überlappenden und umstrichelt bezeichneten Bereiche angedeutet ist. Diese Forderung bedeutet, daß das Injektorsystem Im keinen Einfluß auf die Transistoren des Injektorsystems Is

ausüben kann und umgekehrt. Dies kann durch topologische Auslegung (Wahl der Abstände) oder durch elektrische Trennung der Injektorsysteme mittels Isolationsbereichen (Isolierzonen, dielektrische Zwischenschichten) erreicht werden.

Jedem Injektorsystem wird nun entsprechend der Lehre der Erfindung ein eigenes im Prinzip gegenphasiges Taktsignal zugeführt, indem der Injektor oder die Injektoren jedes Taktsystems mit ein^r Taktleitung verbunden werden bzw. wird.

Die Erzeugung der beiden Taktsignale Tm und Ts für die beiden Taktsysteme Is und Im erfolgt vorzugsweise mittels eines Differenzverstärkers, dessen Prinzipschaltbild in der Fig.3 zu finden ist. Wie diese Fig. 3 veranschaulicht, liegen je ein Injektorsystem der beiden Injektorsysteme Im und As an je einem Kollektor der beiden Transistoren T3 bzw. T4 des Differenzverstärkers, deren Emitter mit der Stromquelle / verbunden werden. Die beiden Taktsignale Pm -jnd Ps, welche gegenphasig sind, werden an die Basisanschlüsse der beiden Transistoren T3 und Γ 4 gelegt.

Der Differenzverstärker der F i g. 3 kann auch selbst als Oszillator ausgebildet werden oder seine beiden Taktsignale Pm und Ps von anderen Schaltungsteilen erhalten, vorzugsweise von Flipflops, die ebenfalls in I²L-Auslegung realisiert werden. Dies veranschaulichen die F i g. 5 und 6.

Die Fig.5 und 6 enthalten das aus den beiden Transistoren Tl und TS bestehende Flipflop, das vorteilhafterweise direkt Bestandteil einer vorhergehenden Zählerkette sein kann. Zur Verhinderung der Sättigung in den beiden PNP-Transistoren Ti und Ti des Differenzverstärkers liegt, je eine Flußdiodenstrecke zwischen jedem Basisanschluß und dem betreffenden Kollektoranschluß der Transistoren Tl und Γ8 des Flipflops.

Diese Flußdiodenstrecke kann durch je eine PN-Diode D1 bzw. D 2 gemäß der F i g. 5 gebildet werden, die raumsparend in der Isolierzone der PNP-Transistoren T3 und Γ 4 ausgebildet werden, oder gemäß der F i g. 6 durch die Ansteuertransistoren Γ5 und Γ6. Ein Ansteuersignal für den Differenzverstärker kann aber nicht nur symmetrisch, sondern auch unsymmetrisch sein. Der Differenzverstärker kann auch doppelt ausgenutzt werden, indem er beispielsweise aktiver 4¹; Bestandteil eines Oszillators ist, dessen Frequenz durch eine I²L-Teilerstufe herabgesetzt wird. Den Stromverlauf der beiden Injektorströme Im und Is veranschaulicht die F i g. 4.

Das günstigste Teilerverhältnis, welches mit einem Differenzverstärker und einer Taktsignalfrequenz realisierbar ist, ergibt sich bei Verwendung einer monolithisch integrierten I²L-Schaltung gemäß der Fig. 1 bei Verwendung als Johnson-Teiler (Teilerverhältnis 1 :4), der gemäß dem Blockschaltbild der F i g. 2 zu verschal- « ten ist. Bei dem Teilerverhältnis von 1 :4 ist hier der Aufwand an Schaltelementen, d. h. der Flächenbedarf, sehr günstig, da nur eine Taktoszillatorfrequenz

20

25

iü

35 erforderlich ist

Mit einer monolithisch integrierten I²L-Schaltung nach der Erfindung kann ein programmierbarer Teiler oder Zähler aufgebaut werden, der lediglich zwei Injektorsysteme aufweist, wie er als Blockschaltbild in der Fig.7 dargestellt ist Der einstellbare synchrone Teiler mit einem Zweiphasen-Schieberegister gemäß der Fig. 7 enthält ein Vorbercitungs- und/oder Überwachungsnetzwerk N, das von den Ausgängen derjenigen Speicherzellen, d.h. im vorliegenden Falle der Slave-Speicherzellen 51, 52, 53 und 54 angesteuert wird, die von dem gleichen Taktsignal Is gesteuert werden, von dem das Vorbereitungs- und/oder Überwachungsnetzwerk TV gesteuert wird. Diese Schaltungsmaßnahme ist erforderlich, da die nach dem Programm eingestellten Verknüpfungsglieder des Netzwerkes N eine gewisse Zeit benötigen, um das Ausgangssignal zu bilden, das an den Eingang, d. h. an die Master-Speicherzelle M1 gelegt wird.

Bei getakteten Schieberegistern ist allgemein von Nachteil, daß ein ausgekoppeltes Signal nur getaktet vorliegt. Hier könnte eine statische Zwischenspeicherung Abhilfe schaffen, die jedoch schaltungsmäßig sehr aufwendig ist. Eine äußerst platzsparende Möglichkeil wird anhand des Schaltungsbildes in der Fig.8 erläutert, die eine Weiterbildung der Erfindung betrifft und gleicnzeitig das vorstehend erwähnte Problem löst.

Die monolithisch integrierte I²L-Schaltung gemäß der F i g. 8 zeigt die letzte Stufe eines Zweiphasen-Schieberegisters, aus der das Signal auszukoppeln ist. Zu diesem Zwecke erhält der zweite PL-Transistor T2_S„ der Slave-Speicherzelle und der erste I²L-Transistor T\_m„ der Master-Speicherzelle in der letzten Stufe je einen dritten Kollektor 3. Diese beiden dritten Kollektoren 3 werden verbunden und das an ihnen anliegende Ausgangssignal an den Eingang des nichtgetakteten Verstärkers Vgelegt, der durch den Basisanschluß eines Eingangstransistors Tv dargestellt ist. Der Verstärker V wird vorzugsweise natürlich ebenfalls in I²L-Auslegung realisiert, erhält aber keinen getakteten Injektor bzw. kein getaktetes Injektorsystem. Auf diese Weise wird eine Auskoppel-Schaltung als Übergang von einer getakteten Logik zu einer statischen Logik auf sehr einfache Weise realisiert.

Am Eingang des Verstärkers Vsind somit die Signale der beiden Taktimpulssysteme miteinander verknüpft, so daß in beiden Takthälften das Ausgangssignal ansteht und unmittelbar statische Verknüpfungsschaltungen angesteuert werden können. Ein Vorteil ist, daß vom Übergang von einem Takt auf den anderen keine Übergangsspitzen auftreten können, wenn die beiden Taktsignale unter Verwendung eines Differenzverstärkers gemäß den F i g. 3 bis 6 erzeugt werden. So läßt sich beispielsweise ein statischer Decoder für eine Segmentanzeige direkt von einem getakteten Zähler ansteuern.

Eine Auskoppelschaltung gemäß der Fig.8 kann auch mit Vorteil bei der Ansteuerung «on Speichern verwendet werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Monolithisch integrierte 1²L-Schaltung für ein Zweiphasen-Schieberegister aus in Reihe geschalteten FL-Flipflop-Schaltungen, welche je eine über einen ersten Injektor von einem ersten Taktsignal gesteuerte Master-Speicherzelle und eine über einen zweiten Injektor von einem zweiten Taktsignal gesteuerte Slave-Speicherzelle mit je einem Paar von über Kreuz an den Basisanschlüssen über erste Kollektoren galvanisch gekoppelten I²-L-Transistoren enthält, an welche I²L-Schaltung das Eingangssignal an die Basisanschlüsse der beiden !^-Transistoren der Master-Speicherzelle angelegt und von der das Ausgangssignal an je einem der zweiten Kollektoren der I²L-Transistoren de_ä· Slave-Speicherzelle abgegriffen wird, deren erste Kollektoren galvanisch mit je einem zweiten Kollektor des Transistorpaares der Master-Speicherzelle verbunden sind, dadurch gekennzeichnet, daß das erste Taktsignal (Tm) von dem Kollektor eines ersten Transistors (T3) eines Differenzverstärkers mit zwei Transistoren abgegriffen wird und an ein Master-Injektorsystem (Im) der ersten Injektoren angelegt wird und daß das zweite Taktsignal (Ts) von dem Kollektor eines zweiten Transistors (T4) des Differenzverstärkers abgegriffen wird und an ein Slave-Injektorsystem (Is)dsr zweiten Injektoren angelegt wird.

2. Monolithisch integrierte I²L-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ausgangsseitig das Signal eines dritten Kollektors (3') eines der I²L-Transistoren (Tl,„„) der Master-Speicherzelle (Mn) zusammen mit dem Signal eines dritten Kollektors (3) desjenigen I²L-Transistors (T2_sn)der Slave-Speichcrzelle (Sn), deren zweiter Kollektor (2) mil dem zweiten Kollektor (2') des den dritten Kollektor (3') aufweisenden I²L-Transistors (T\„,„) der Master-Speicherzelle (Mn) verbunden ist, an den Eingang eines nichtgetakteten Verstärkers (V) gelegt wird (F ig. 8).

3. Monolithisch integrierte I²L-Schallung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Differenzverstärker als Oszillator ausgebildet ist.

4. Monolithisch integrierte I²L-Scha!tung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Taktsignale (Tm, Ts) von mindestens einem der Basis- oder Kollektoranschlüsse der Transistoren eines Flipflop abgegriffen werden, der aus zwei über Kreuz von den Kollektoren zu den Basisanschlüssen galvanisch gekoppelten Transistoren (TT, T8) besteht (F ig. 6).

5. Monolithisch integrierte 1²L-Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein getaktetes Vorbereitungs- und/oder Überwachungsnetzwerk (N) vorgesehen ist, das von Ausgängen einer Mehrzahl von solchen Speicherzellen angesteuert wird, die von dem gleichen Taktsignal gesteuert werden, von dem das Vorbereitungs- und/oder Übei'wachungsnetzwerk gesteuert wird.