DE2524044B2

DE2524044B2 - Universelles Verknüpfungsglied für den Subnanosekundenbereich

Info

Publication number: DE2524044B2
Application number: DE19752524044
Authority: DE
Inventors: Fritz Dr.-Ing. 8032 Graefelfing Meyer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-05-30
Filing date: 1975-05-30
Publication date: 1978-05-18
Also published as: DE2524044A1; DE2524044C3

Description

Die Erfindung betrifft eine Logikschaltung nach dem Oberbegriff des Patentanspruchs 1.

Logikschaltungen für die logischen Grundoperationen UND, ODER sowie NICHT werden in vielen Bereichen der Elektronik bis zu sehr hohen Schaltfrequenzen eingesetzt. Durch die Ausführung dieser Logikschaltungen in integrierter Technik konnte der Raum- und Leistungsbedarf verringert, die Zuverlässigkeit erhöht und der wirtschaftliche Aufwand erniedrigt werden. Möglichkeiten für eine weitere Verbesserung dieser Parameter würde ein universell verwendbares Verknüpfungsglied bieten, dessen innere Impulsverzögerungen im Subnanosekundenbereich liegen, das gute Voraussetzungen für eine Integrierung auch für niedrigere Impulsfolgefrequenzen bietet und zur Durchführung der logischen Grundoperationen UND, ODER sowie NICHT geeignet ist.

Aus der Veröffentlichung U.Tietze.Ch. Schenk, Halbleiter-Schaltungstechnik, 2. Aufl., 1971, S. 356 u. 357 ist ein Transistor-Kaskade-Verstärker bekannt, der insbesondere für die Verstärkung hoher Frequenzen in Breitbandoszillographen einsetzbar ist. Dieser Verstärker weist zwei in Basisschaltung betriebene Transistoren auf, deren Basisanschlüsse miteinander und über einen Widerstand mit Masse verbunden sind. Diese Transistoren sind Teile des Ausgangskreises eines aus emittergekoppelten Transistoren aufgebauten Differenzverstärkers.

Aus der Hauptpatentanmeldung (P 24 51 579.5) ist bereits eine Logikschaltung bekannt, deren innere Impulsverzögerungen im Subnanosekundenbereich liegen und die gute Voraussetzungen für eine Integrierung auch für niedrigere Impulsfolgefrequenzen bietet. Der Erfindung liegt nun die Aufgabe zugrunde, die Logikschaltung nach dem Hauptpatent so weiter zu entwickeln, daß sich eine universell einsetzbare Logikschaltung ergibt.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß als Transistor in der ersten Verstärkerstufe ein Multiemittertransistor vorgesehen ist, dessen Anzahl an Emitteranschlüssen mindestens gleich der Anzahl der miteinander zu verknüpfenden Signale ist und dessen Emitteranschlüsse getrennt jeweils über einen ersten bzw. zweiten Widerstand mit der ersten Betriebsspannung und außerdem direkt mit dem Emitteranschluß

jeweils eines Emitterfolgers verbunden sind, daß der Kollektoranschluß des Transistors der ersten Verstärkerstufe mit einem ersten Signalausgang und über einen fünften Widerstand mit Masse verbunden ist, daß der Kollektoranschluß des Transistors der zweiten Verstärkerstufe mit einem zweiten Signalausgang und ßber einen sechsten Widerstand mit Masse verbunden ist, daß der Emitteranschluß des Transistors der zweiten Verstärkerstufe über einen vierten Widerstand mit der ersten Betriebsspannung und außerdem direkt mit den zusammengeführten Emitteranschlüssen weiterer Emitterfolger verbunden ist, daß die Basisanschlüsse der Emitterfolger die Signaleingänge darstellen und daß die Zahl der mit jeder der beiden Verstärkerstufen verbundenen Emitterfolger mindestens gleich der Zahl der zu verknüpfenden Eingangssignale ist

Der Erfindung liegt dabei die Erkenntnis zugrunde, daß eine Verbesserung der in den älteren Vorschlägen beschriebenen BCL-Logikschaltungen durch Ansteuerung derselben mit Gegentaktspannungen möglich 1st Die Notwendigkeit der Erzeugung nicht nur des Steuersignals, sondern auch des invertierten Steuersignals zur Ansteuerung dieser Schaltungen ist dabei kein schwerwiegender Nachteil, da als Ausgangssignal aller anderen BCL-Schaltungen das invertierte Ausgangssignal immer zur VErfügung steht und bei den vorzugsweise zur Anwendung kommenden sehr hohen Impulsfolgefrequenzen ein aus zwei Einzelleitern bestehender Wellenleiter üblicherweise verwendet wird. Durch die Verwendung symmetrischer Übertragungsleitungen ergibt sich dabei gleichzeitig eine erhöhte Störsicherheit.

Ein besonderer Vorteil der erfindungsgemäßen Logikschaltung liegt darin, daß man durch die Gegentaktansteuerung bei einem bestimmten Ausgangsspannungshub mit dem halben Eingangsspannungshub auskommt, so daß sich die Leistungsaufnahme vermindert, oder - falls der volle Eingangsspannungshub von anderen Baugruppen ohnehin zur Verfügung steht — die Logikschaltung bis zur wesentlich erhöhten Impulsfolgefrequenz betrieben werden kann. Die Verringerung der benötigten Eingangsspannung bei der Gegentaktansteuerung ergibt sich dadurch, daß die Differenz der beiden, zueinander inversen Signale als Steuerspannung wirkt. Besondere Vorteile bietet die erfindungsgemäße Logikschaltung dadurch, daß die logischen Grundfunktionen UND, ODER sowie NICHT durch unterschiedliche Beschallung der äußeren Anschlußklemmen ein und derselben Logikschaltung in einfacher Weise realisiert werden können. In besonders einfacher Weise kann die logische Grundfunktion NICHT dadurch realisiert werden, daß die beiden Ausgangsanschlüsse vertauscht werden und dadurch als erster Ausgang der Ausgangsanschluß für die invertierte Ausgangsspannung verwendet wird. Eine bevorzugte Ausführungsform der Erfindung ergibt sich dadurch, daß zur Realisierung einer UND-Verknüpfung sowie einer NICHT-UND-Verknüpfung an die Basisanschlüsse der an den Transistor der ersten Verstärkerstufe angeschlossenen Emitterfolger getrennt die zu verknüpfenden Eingangssignale und an die Basisanschlüsse der an den Transistor der zweiten Verstärkerstufe angeschlossenen Emitterfolger jeweils getrennt die inversen Eingangssignale zugeführt werden.

In ähnlich einfacher Weise können alternativ zur Realisierung einer ODER-Verknüpfung sowie einer NICHT-ODER-Verknüpfung an die Basisanschlüsse der mit dem Transistor der ersten Verstärkerstufe verbundenen Emitterfolger die inversen Eingangssignale und an die Basisanschlüsse der mit dem Transistor der zweiten Verstärkerstufe verbundenen Emitterfolger jeweils getrennt die Eingangssignal^ angelegt werden.
Eint weitere Variante der erfindungsgemäßen Logikschaltung ergibt sich dadurch, daß der als Stromquelle wirkende Widerstand durch eine Quelle für eine zweite Betriebsspannung ersetzt ist.
Bei dieser Variante begrenzen die Emitterwiderstände der Transistoren der beiden Verstärkerstufen die jeweiligen Kollektorströme, so daß es auch hier nicht zu einer Steuerung in den Sättigungsbereich kommen kann, außerdem wirken sich bei dieser Variante unterschiedliche Stromverstärkungen der beiden Transistoren wenig auf deren Aussteuerung aus.

Die erfindungsgemäßen Logikschaltungen sind besonders im Hinblick auf Integrierbarkeit geschaffen worden. Durch das Auftreten sehr geringer Laufzeiten ergibt sich eine besondere Eignung der erfindungsgemä- Ben Logikschaltung für sehr hohe Impulsfrequenzen durch ihren Aufbau in intetrierter Technik und dadurch, daß die Basiszonen der Transistoren der beiden Verstärkerstufen zusammenhängend ausgebildet sind.

Eine Vereinfachung dieser Anordnung ist dadurch möglich, daß an die zusammenhängenden Basiszonen ein gemeinsamer Basisanschluß angebracht ist

Der sich dabei ergebende Aufbau der integrierten Schaltung läßt eine Herstellung nicht nur durch Anwendung des üblichen Planarprozesses zu, sondern

jo auch durch einen sehr vereinfachten Herstellungsprozeß, bei dem keine Isolationsdiffusion erforderlich ist und das zusammenhängende Basisgebiet durch eine epitaktisch aufgebrachte p-leitende Schicht auf einen p-leitenden Substrat realisiert ist.

Die Erfindung soll im folgenden anhand der Zeichnungen näher erläutert werden: Dabei zeigt

F i g. 1 eine Prinzipschaltung zur Realisierung von Logikfunktionen mit Gegentaktsignalen,
Fig.2 Gegentaktschaltungen für die Grundfunktionen UND sowie ODER,

Fig.3 das Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Logikschaltung,

Fig.4 charakteristische Signaiverläufe bei einer UN D-Verknüpfung zweier Eingangssignale und

Fig.5 charakteristische Signalverläufe bei einer ODER-Verknüpfung zweier Eingangssignale.

Die in der Fig. 1 gezeigte Prinzipschaltung besteht aus der Teilschaltung I, der Teilschaltung Il und einem Differenzverstärker. Die Teilschaltungen I und II verfügen jeweils über eine Reihe von Eingängen für die binären Eingangssignale Et... £ π beziehungsweise die entsprechenden komplementären Eingangssignale £1 ... En. In der Teilschaltung I wird die gewünschte Logikfunktion YX, beispielsweise die UND-Funktion

,55 erzeugt. In der Teilschaltung II wird die zu YX komplementäre Ausgangsfunktion Y2 = YX erzeugt. Die Ausgangssignale Y X und Y2 der beiden Teilschaltungen werden anschließend als Gegentaktsignal den Eingängen eines Differenzverstärkers zugeführt, an

bo dessen Ausgangsklemmen A und Ä die gewünschte Logikfunktion in Form eines Gegentaktsignals abgegeben wird. _

Das an den Ausgangsklemmen A und A auftretende Gegentaktsignal kann anschließend noch zur Realisie-

t» rung einer NICHT-Funktion auf einfache Weise invertiert werden. Dazu werden lediglich die Anschlüsse der Signalleitungen an die Ausgangsklemmen A bzw. Ä vertauscht so daß sich also die angeschlossenen

Signalleitungen überkreuzen.

In de:r Fig.2 sind Gegentaktschaltungen für die Grundfunktionen UND sowie ODER für jeweils zwei binäre Gegentakt-Eingangssignale dargestellt. Beide Grundschaltungen stellen Präzisierungen der Prinzipschaltung nach der F i g. 1 dar, die ebenfalls einen ausgabeseitigen Differenzverstärker und zwei Teilschaltungcn enthalten, wobei es sich bei der einen Teilschiiltung um ein UND-Verknüpfungsglied und bei der anderen Teilschaltung um ein ODER-Verknüpfungsglied handelt. Beide Gegentaktschaltungen für die Grundfunktionen sind also im Hinblick auf die Verwendung als universelles Verknüpfungsglied vollkommen gleich aufgebaut. Es entscheidet also nur die Beschallung der äußeren Anschlußklemmen darüber, ob eine UND, UND-NICHT, ODER bzw. ODER-NICHT-Verknüpfung ausgeführt wird. Zur Realisierung einer UN D-Verknüpfung werden beispielsweise die beiden Gegentakt^Eingangssignale SEi und SE2 in Einzelsignale Ei, Ei, E2, E2 aufgeteilt in der gezeigten Weise den Anschlüssen 1 bis 4 der beiden Teilschaltungen zugeführt. An den Klemmen 5 und 6 ergibt sich das aus den beiden Einzelsignalen bestehende Gegentakt-Ausgangssignal in der gewünschten UND-Verknüpfung.

Die zweite in der F i g. 2 dargestellte Schaltung zeigt die realisierte ODER-Verknüpfung. Es zeigt sich, daß die ODER-Verknüpfung der beiden Gegentakt-Eingangssignale SEi und SE 2 dadurch erhalten wird, daß deren Teilsignale anderen Anschlußklemmen als bei der UND-Verknüpfung zugeführt werden. An den Kleinmen 6 bzw. 5 kann wieder das gewünschte Gegentakt-Ausgangssignal abgenommen werden. Die schaltungsmäßige Realisierung der in der F i g. 2 dargestellten Gegentaktschaltungen für die Grundfunktionen UND bzw. ODER erfolgt mittels eines basisgekoppelten Differenzverstärkers, dessen Eingängen Emitterfolger vorgeschaltet sind.

In der F i g. 3 ist das Schaltbild eines Ausführungsbeispieis der erfindungsgemäßen Logikschaltungen zur Durchführung der Grundfunktionen UND, ODER <to sowie NICHT für zwei miteinander zu verknüpfende Gegentaktsignale dargestellt.

Das Ausführungsbeispiel entsprechend der Fig.3 wurde mittels sieben npn-Transistoren vom Typ BF35 A aufgebaut, wobei zur Realisierung des Multiemittertransistors Ti zwei derartige Transistoren hinsichtlich ihrer Basis- und ihrer Kollektoranschlüsse parallel geschaltet wurden. Diese Kollektoranschlüsse bilden den ersten Ausgang 5 der Logikschaltung, sie sind gleichzeitig über den Widerstand R 5, dessen Widerstandswert 50 Ohm beträgt, mit Masse verbunden. Die Basisanschlüsse des Multiemittertransistors Ti sind mit dem Basisanschluß des Transistors TI und außerdem über den Widerstand Λ 3, dessen Widerstandswert 2,2 kOhm beträgt, mit Masse verbunden. Die Emitteranschlüsse des Multie- ss mittertransistors Ti sind über je einen Emitterwiderstand Ri, R 2 mit einem Widerstandswert von je 100 Ohm mit der Betriebsspannung - UB <= 2,8 V verbunden, außerdem ist jeder Emitteranschluß des Multiemittertransistors getrennt mit dem Emitteran- mi Schluß eines Emitterfolgers T3 beziehungsweise TA verbunden.

Die Basisanschlüssc der durch die Transistoren 73 und T 4 gebildeten Emitterfolgern bilden die Eingangsklcmmcn 1,3 der LogikschalUing. Beide Eingangsklem- i.s rncn sind vollkommen identisch, so daß sie miteinander vertauschbar sind.

Der Kollektoranschluß des Transistors T2 stellt den anderen Ausgang 6 der Logikschaltung dar, gleichzeitig ist dieser Kollektoranschluß über den Widerstand Ä6 mit einem Widerstandswert von 50 Ohm mit Masse verbunden. Der Emitteranschluß des Transistors TZ ist über den Widerstand /?4 mit einem Widerstandswert von 100 Ohm mit der Betriebsspannung -Ub = 2,8 V und außerdem direkt mit den Emitteranschlüssen zweier weiterer durch die Transistoren Γ5 und Γ6 gebildeter Emitterfolger verbunden. Auch diese Emitterfolger sind unter sich völlig identisch, so daß die die Anschlußklemmen 2,4 der Logikschaltung bildenden Basisanschlüsse der beiden Emitterfolger miteinander vertauschbar sind. Statt des Widerstandes R 3 wurde außerdem mit Erfolg eine Vorspannungsquelle erprobt, die an den gemeinsamen Basisanschluß der beiden Transistoren Ti und T2 eine Vorspannung von etwa — 0,4 V abgeben kann. Eine derartige Vorspannungsquelle bietet den Vorteil, daß der Spannungshub an den Kollektoren der Transistoren Ti und T2 von Streuungen der Stromverstärkung dieser Transistoren unabhängiger wird, der durch das Verhältnis des jeweiligen Kollektor- zum jeweiligen Emitterwiderstand sowie durch die Größe der Betriebsspannung festgelegt ist. Beim Betrieb der Schaltung nach der Fig.3 ergaben sich dadurch, daß die Transistoren Ti und T2 nicht in den Sättigungsbereich ausgesteuert werden und durch die Verbindung der beiden Basisanschlüsse der Transistoren Ti und T2 sehr geringe Umschaltzeiten, die im Bereich von 200 ps liegen.

In der F i g. 4 sind die charakteristischen Signalverläufe einer UND-Verknüpfung zweier Eingangssignale für zwei Signalwechsel dargestellt. Zu Beginn der Betrachtung ist das Eingangssignal £1 auf den Wert logisch Null und damit das inverse Eingangssignal Ei auf den Wert logisch Eins; gleichzeitig ist das zweite Eingangssignal E 2 auf den Wert logisdi Eins und entsprechend das inverse Eingangssignal E 2 auf den Wert logisch Null. In diesem Fall ergibt sich entsprechend der UND-Verknüpfung ein Ausgangssignal A mit dem Weil logisch Null, während das entsprechende inverse Ausgangssignal A~ den Wert logisch Eins hat Im folgenden Zeitraum springt das Eingangssignal Ei aul einen Wert von logisch Eins, so daß das entsprechende inverse Eingangssignal El auf den Wert logisch Null zurückgeht. Da der Wert des Eingangssignals Ei weiterhin gleich logisch Eins _und der Wert des entsprechenden inversen Signals £2 gleich logisch Null ist, ergibt sich ein Ausgangssignal A mit dem logischer Pegel gleich Eins und ein inverses Ausgangssignal Ά mil dem logischen Pegel gleich Null. Im dritten betrachteter Zeitraum geht der Wert des Eingangssignals E2 aul logisch Null zurück, so daß damit auch das Ausgangssi gnal A wieder auf den Wert gleich logisch NuI zurückgeht und das inverse Ausgangssignal A entspre chend einen Wert von logisch Eins annimmt.

In der F i g. 5 sind die charakteristischen Signalverläu fe einer ODER-Verknüpfung zweier ebenfalls binärei Eingangssignale dargestellt, die ebenfalls als Gegentakt signale auftreten. Im ersten betrachteten Zeitraum is das Eingangssignal E1 auf dem Wert logisch Null, di jedoch das Eingangssignal E 2 noch den Wert logiscl Eins hat, ist auch der Pegel des Ausgangssignals A au dem Wert logisch Eins. Im zweiten betrachtetei Zeitraum sind beide Eingangssignale auf den Wer logisch Null, so daß auch das Ausgangssignal A dei Wert logisch Null annimmt. Im dritten betrachtetei Zeitraum ist der Pegel des Eingangssignals £1 auf dei Wert logisch Eins gestiegen, so daß auch der Wert de

Ausgangssignals A logisch Eins beträgt. Die Aussteuerung der Emitterfolger erfolgt dabei entsprechend der Verwendung von npn-Transistoren mit gegenüber dem bei beispielsweise -0,80 V liegenden Pegel für logisch Null positiveren Potentialen; dies bedeutet, daß der logische Pegel Eins einer positiveren Spannung als der logische Pegel Null entspricht.

Die Realisierung des in der I*ig. 3 dargestellten Ausfiihrungsbeispiels in einer integrierten Schaltung ist vergleichsweise einfach, da zwei Drittel aller Transistoren als Emitterfolger betrieben werden, keine Kondensatoren vorhanden sind und die Widerstände nach ihrer

Anzahl gering und nach ihrem Widerstandswert gut bcheiTschbar sind. Bei einer Integrierung können außerdem durch eine zusammenhängende Ausbildung der Basiszonen der beiden Transistoren Ti und T2 noch geringere Schallzeilen erreicht werden. Eine Weiterentwicklung der Schaltung im Hinblick auf die Verarbeitung weiterer Eingangssignale ist durch die Einfügung zusätzlicher Emitterfolger leicht möglich, dabei ist aber zu beachten, daß durch das veränderte Verhältnis von Kollektor zu Emitterwiderständen eine Wahl anderer Widerstandswerte notwendig wird.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Logikschaltung mit einem, zwei Verstärkerstufen mit jeweils einem npn-Transistor enthaltenden ■> Differenzverstärker, bei dem eine zweite Betriebsspannung so gewählt ist daß bei fehlendem Eingangssignal der zweite Transistor gesperrt ist und bei dem der Signalausgang mit dem Kollektoranschluß eines der beiden Transistoren verbunden ι ο ist, bei dem die Basisanschlüsse der beiden Transistoren miteinander und über einen als Stromquelle wirkenden Widerstand mit Masse verbunden sind, bei dem der Emitteranschluß des Transistors der ersten Verstärkerstufe unmittelbar an den Signaleingang und über einen Widerstand an die erste Betriebsspannung und der Emitteranschluß des Transistors der zweiten Verstärkerstufe unmittelbar an eine zweite Betriebsspannung angeschlossen sind, nach Patentanspruch 1 von Patentanmeldung (P 2451 579.5), dadurch gekennzeichnet, daß als Transistor (Tl) in der ersten Verstärkerstufe ein Multiemittertransistor vorgesehen ist, dessen Anzahl an Emitteranschlüssen mindestens gleich der Anzahl der miteinander zu verknüpfenden Signale ist und dessen Emitteranschlüsse getrennt jeweils über einen ersten bzw. zweiten Widerstand (R 1, R 2) mit der ersten Betriebsspannung (-UBi) und außerdem direkt mit dem Emitteranschluß jeweils eines Emitterfolgers (Γ3, T4) verbunden sind, daß jo der Kollektoranschluß des Transistors (Ti) der ersten Verstärkerstufe mit einem ersten Signalausgang (5) und über einen fünften Widerstand (R S) mit Masse verbunden ist, daß der Kollektoranschluß des Transistors (T2) der zweiten Verstärkerstufe mit einem zweiten Signalausgang (6) und über einen sechsten Widerstand (R 6) mit Masse verbunden ist, daß der Emitteranschluß des Transistors (T2)der zweiten Verstärkerstufe über einen vierten Widerstand (R 4) mit der ersten Betriebsspannung (— UB1) und außerdem direkt mit den zusammengeführten Emitteranschlüssen weiterer Emitterfolger (T5, Γ6) verbunden ist, daß die Basisanschlüsse der Emitterfolger die Signaleingänge darstellen und daß die Zahl der mit jeder der beiden Verstärkerstufen verbundenen Emitterfolger mindestens gleich der Zahl der zu verknüpfenden Eingangssignale ist

2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die logische Grundfunktion NICHT dadurch realisiert wird, daß die beiden Ausgangsanschlüsse vertauscht werden und dadurch als erster Ausgang der Ausgangsanschluß für die invertierte Ausgangsspannung verwendet wird.

3. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Realisierung einer UND-Verknüpfung sowie einer NICHT-UND-Verknüpfung an die Basisanschlüsse (1, 3) der an den Transistor (Tl) der ersten Verstärkerstufe angeschlossenen Emitterfolger (T3, TA) getrennt die zu verknüpfenden Eingangssignale und an die Basisan- bo Schlüsse (2,4) der an den Transistor (T2) der zweiten Verstärkerstufe angeschlossenen Emitterfolger (T5, T6) jeweils getrennt die inversen Eingangssignale zugeführt werden.

4. Anordnung nach Anspruch 1 oder 2, dadurch '<^r> gekennzeichnet, daß zur Realisierung einer ODER-Verknüpfung sowie einer NICHT-ODER-Verknüpfung an die Basisanschlüsse (1, 3) der mit dem Transistor (Ti) der ersten Verstärkerstufe verbundenen Emitterfolger (TZ, TA) die inversen Eingangssignale und an die Basisanschlüsse (2,4) der mit dem Transistor (T2) der zweiten Verstärkerstufe verbundenen Emitterfolger (T5, T6) jeweils getrennt die Eingangssignale angelegt werden.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der als Stromquelle wirkende Widerstand durch eine Quelle für eine zweite Betriebsspannung (— UB 2) ersetzt ist.

6. Schaltungsanordnung nach Anspruch 1 bis 5, gekennzeichnet durch ihren Aufbau in integrierter Technik und dadurch, daß die Basiszonen der Transistoren (Ti, T2) der beiden Verstärkerstufen zusammenhängend ausgebildet sind.

7. Logikschaltung nach Anspruch 6, dadurch gekennzeichnet, daß an die zusammenhängenden Basiszonen ein gemeinsamer Basisanschluß angebracht ist