DE2727139C2 - Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten - Google Patents
Exklusiv-Oder-Verknüpfungsglied für hohe SchaltgeschwindigkeitenInfo
- Publication number
- DE2727139C2 DE2727139C2 DE19772727139 DE2727139A DE2727139C2 DE 2727139 C2 DE2727139 C2 DE 2727139C2 DE 19772727139 DE19772727139 DE 19772727139 DE 2727139 A DE2727139 A DE 2727139A DE 2727139 C2 DE2727139 C2 DE 2727139C2
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- transistor
- connection
- connections
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/212—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Description
Die Erfindung betrifft eine Logikschaltung mit einem, zwei Verstärkerstufen mit jeweils einen Transistor
enthaltenden Differenzverstärker, bei dem der KollektoranschiuB dieses Transistors mit jeweils einem
Signalausgang verbunden ist, die Basisanschlüsse der beiden Transistoren, die vorzugsweise vom npn-Typ
sind, miteinander und über eine Stromquelle mit Masse verbunden sind, als Transistor in der ersten Verstärkerstufe ein Multiemittertransistor vorgesehen ist, dessen
Anzahl an Emitteranschlüssen mindestens gleich der Anzahl der miteinander zu verknüpfenden Signale ist
und dessen Emitteranschlüsse getrennt jeweils über einen Widerstand mit der ersten Betriebsspannung und
außerdem direkt mit dem Emitteranschluß jeweils eines Emitterfolgers verbunden sind, der Kollektoranschluß
der Transistoren der ersten und der zweiten Verstärkerstufe zusätzlich über einen Widerstand mit Masse
verbunden sind, der Emitteranschluß des Transistors der zweiten Verstärkerstufe über einen weiteren Widerstand mit dem Anschluß für die erste Betriebsspannung
und außerdem mit den zusammengeführten Emitteranschlüssen weiterer Emitterfolger .rrbunden ist. die
Basisanschlüsse der Emitterfolger die Signaleingänge darstellen und die Zahl der mit jeder der beiden
Verstärkerstufen verbundenen Emitterfolger mindestens gleich der Zahl der zu verknüpfenden Eingangssignale ist.
Eine derartige Logikschaltung ist aus der DE-OS 25 24 044 bekannt.
Die DE-OS 25 24 044 betrifft ein universell verwendbares Verknüpfungsglied, dessen innere Impulsverzögerungen im Subnanosekundenbereich liegen, daß gute
Voraussetzungen für eine Integrierung bietet und zur Durchführung der logischen Grundoperationen UNO.
ODER sowie NICHT geeignet ist. Zu diesem Zweck enthält die Logikschaltung nach der DEOS 25 24 044
einen aus zwei Verstärkerstufen bestehenden Differenzverstärker, bei dem der Kollektoranschluß jedes der
beiden Differenzverstärkertransistoren mit einem Signalausgang verbunden ist und die Basisanschlüsse der
beiden Transistoren miteinander und außerdem über eine Stromquelle, also beispielsweise eine Spannungsquelle mit einem hochohmigen Widerstand, mit Masse
verbunden sind. Als Transistor in der ersten Verstärkerstufe des Differenzverstärkers ist ein Multiemittertransistor vorgesehen, dessen Anzahl an Emitteranschlüssen
mindestens gleich der Anzahl der miteinander zu verknüpfenden Signale ist und dessen Emitteranschlüsse
getrennt einerseits über einen Widerstand mit der ersten Betriebsspannung und andererseits mit dem
EriiitteranschluD jeweils eines Emitterfolgers verbunden
sind. Die Zahl der mit jcoer der beiden Verstärkerstufen
verbundenen Emitterfolger entspricht dabei mindestens der Zahl der zu verknüpfenden Eingangssignale, da die
Basisanschlüsse der Emitterfolger die Signaleingänge darstellen.
Die Logikschaltung nach der DE-OS 25 24 044 beruht auf der Erkenntnis, daß eine Verbesserung scr
basisgekoppelten Logikschaltung durch Ansteuerung derselben mit Gegentaktspannungen möglich ist. Die
Notwendigkeit der Erzeugung nicht nur des Steuersignals
sondern auch des invertierten Steuersignals ist daDCi Kern wesentlicher Nachteil, da bei den anderen
basisgekoppelten Schaltungen ohnehin neben dem Ausgangssignal auch das invertierte Ausgangssignal zur
Verfügung steht und da bei den vorzugsweise zur Anwendung kommenden sehr hohen Impulsfolgefrequenzen
vorzugsweise ein aus zwei Einzelleitern bestehender Wellenleiter verwendet wird. Durch die
Gegentaktansteuerung kommt man bei den Logikschaltungen nach der DE-OS 25 24 044 bei einem bestimmten
Ausgangsspannungshub mit dem halben Eingangsspannungshub aus, so daß sich die Leistungsaufnahme
vermindert, oder — falls der volle Eingangsspi^nungshub
von anderen Baugruppen ohnehin zur Verfügung steht — die Logikschaltung bis zu wesentlich höheren
Impulsfolgefrequenzen betrieben werden kann. Die Verringerung der benötigten Eingangsspannung der
Gegentaktansteuerung ergibt sich dabei dadurch, daß die Differenz der beiden zueinander inversen Signale als
Steuerspannung wirkt. Die Logikschaltung nach der DE-OS 25 24 044 bietet die Möglichkeit, die logischen
Grundfunktionen UND. ODER sowie NICHT in einfacher Weise zu realisieren.
Aus der DE-OS 24 51 579 ist bereits eine Logikschaltung mit einem, zwei Verstärkerstufen mit jeweils einem
npn-Transistor enthaltenden Differenzverstärker bekannt, bei der die Basisanschlüsse der beiden Transistoren
des Differenzverstärkers miteinander und über einen Widerstand mit Masse verbunden sind, der
Emitteranschluß des Transistors der ersten Verstärkerstufe unmittel' ar an den Signaleingang und über einen
Widerstand an die erste Betriebsspannung und der Emitteranschluß des Transistors der zweiten Verstärkerstufe
unmittelbar an eine zweite Betriebsspannung angeschlossen sind. Die zweite Betriebsspannung
ist bei dieser Logikschaltung so gewählt, daß bei fehlendem Eingangssignal der zweitv Transistor gesperrt
ist. außerdem ist der Signalausgang mit dem Kollektoranschluß eines der beiden Transistoren
verbunden. Bei einer derartigen Logikschaltung ist es außerdem bereits bekannt, als Transistor in der ersten
Verstärkerstufe einen Multiemittertransistor mit wenigstens zwei gitrennt herausgeführten Emitteranschlüssen
vorzusehen und jeden Emitteranschluß getrennt über je einen Widerstand mit der ersten Betriebsspannung
zu verbinden. Aus der DE-OS 24 51 579 ist es außerdem bereits bekannt, eine derartig ausgebildete
Logikschaltung zur Realisierung einer Exklusiv-OPER-Verknüpfung oder einer ODER-UND-Nicht-Verknüpfung
mit mindestens vier Signaleingängen zusätzlich mindestens vier Emitterfolger vorzusehen, deren
Emitteranschlüsse paarweise miteinander verbunden sind und bei der außerdem jedes Anschlußpaar mit
jeweils einem Emitteranschluß des Multiemittertransistors der ersii-n Verstärkerstufe verbunden ist und der
Signalausgang mit dem Kollektoranschluß des Transistors der zweiten Versiärkerstufe verbunden ist.
ίο
Bei der vorliegenden Erfindung wird die Aufgabe
gestellt, eine mit Gegentaktansteuerung zu betreibende Logikschaltung zu entwickeln, die eine Exklusiv-ODER-Verknüpfung
zweier eingangssignal gemattet und bei der sich die gleichen vorteilhaften Verbesserungen wie
bei der Logikschaltung nach dem Hauptpatent hinsichtlich des einsetzbaren Frequenzbereichs, der benötigten
geringen Eingangsspannung und der Kompatihihut mit
anderen basisgekoppelten Logikschaltungen ergibt. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß
zur Realisierung einer Exkulsiv-Oder-Verknüpfung für
zwei Eingangssignale und deren komplementäre Signale
vier Emitterfolger vorgesehen sind und für die Emitterfolgertransistoren und die Transistoren der
ersten und der zweiten Verstärkerstufe Multiemittertransistoren mit wenigstens zwei Emitteranschlüssen
vorgesehen sind und jeder Emitteranschluß der Transistoren der ersten und der zweiten Verstärkerstufe
über einen Widerstand mit dem Anschluß für die Betriebsspannung verbunden ist, daß der erste Emitteranschluß
des Transistors der ersten Verstärkerstufe mit den ersten Emitteranschlüssen des Tsten und des
7weiten Emitterfolgers verbunden ist, daß der zweite Emitteranschluß des Transistors der ersten Verstärkerstufe
mit den ersten Emitteranschlüssen des dritten und des vierten Emitterfolgers verbunden ist. daß der ;-rste
Emitteranschluß des Transistors der zweiten Verstärkerstufe mit den zweiten Emitteranschlüssen des
ersten und des vierten Emitterfolgers verbunden ist, daß der zweite Emitteranschluß des Transistors der zweiten
Verstärkerstufe mit den zweiten Emittcranschlüssen des zweiten und des dritten Emitterfolgers verbunden ist.
daß der Basisanschluß des ersten Emitterfolgers mit einer Quelle für das erste Eingangssignal verbunden ist.
daß der Basisanschluß des zweiten Emitterfolgers mit einer Quelle für das zweite Eingangssignal verbunden
ist. daß der Basisanschluß des dritten Emitterfolgers mit einer Quelle für das zum ersten inverse Eingangssignal
und der Basisanschluß des vierten Emitterfolgers mit einer Quelle für das zum zweiten Eingangssignal inverse
Eingangssignal verbunden ist. Der Hauptvortei) der erfindungsgemäßen Logikschaltung liegt in der niedrigen
'.eistungsaufnähme bei hohen Frequenzen und
außerdem darin, daß vergleichsweise sehr niederohmige Emitterwiderstände verwendet werden können und sich
durch die dadurch insgesamt sehr niedc-ohmige Schaltung parasitäre Kapazitäten nur in geringem
Maße auswirken können. Weitere Vorteile ergeben sich dadurch, daß handelsübliche Doppelemittertransistoren
verwendet werden können, von denen nur die beiden Differenzverstärkertransistoren annähernd gleiche
Verstärkungseigenschaften besitzen müssen, außerdem benötigt die erfindui.gsgemäße Logikschaltung keine
Referenzspannung, so daß auch keine Schwierigkeiten hinsichtlich der Stabilisierung einer derartigen Referenzspannung
auftreten können und sich der Aufwand in engen Grenzen hält. Ein weiterer Vorteil ergibt sich
dadurch, daß bei der Herstellung in integrierter Schaltungstechnik die Ausführung der Transistoren als
Doppelemittertransistoren praktisch nicht ins Gewicht fällt.
Da bei der Herstellung in integrierter Schaltungstechnik Transistoren in vielen Fällen leichter als Widerstände
erzeugt werden können, ist eine Weiterbildung der Erfindung vorteilhaft, bei der wenigstens einer der
zwischen den Emitteranschlüssen der Multiemittertransistoren iimi dem BeHebsspannungsanschluß angeordneten
Widerstände durch einen gesteuerten npn-Transi-
stör ersetzt ist. Diese Weiterbildung der Erfindung bietet außerdem zusätzlich die Möglichkeit, die
Logikschaltung über den oder die zusätzlich eingeführten Transistoren zu steuern, um so zusätzliche
Verknüpfungen zu erhalten oder die Leistungsaufnahme ". herabzusetzen.
Eine weitere besonders vorteilhafte Weiterbildung der Erfindung ergibt sich dadurch, daß wenigstens zwei
der zwischen den Emitteranschlüssen der Multiemittertransistoren und dem Betriebsspannungsanschluß an- h>
geordneten Widerstände durch die Transistorstrecken eines für beide gemeinsamen Multikollektortransistors
mit wenigstens zwei Kollektoranschlüssen ersetzt sind. Diese Weiterbildung der Erfindung bietet die Möglichkeit,
jeweils zwei Emitterwiderstände durch einen ι ■ Doppelkollektortransistor oder alle vier Emitterwiderstände
durch einen Vierfachkollektortransistor zu ersetzen, der in integrierter Schaltungstechnik leicht
herstellbar ist und außerdem die bereits erwähnten
schaltung bietet.
Die Erfindung soll im folgenden anhand der Zeichnungen näher erläutert werden. In der Zeichnung
zeigt
Fig. I ein erfindungsgemäßes Exklusiv-Oder-Ver- r>
knüpfungsglied und
Fig. 2 eine Wahrheitstabelle für das Verknüpfungsglied
nach der Fig. I.
Das in der Fig. I dargestellte Exklusiv-Oder-Verknüpfungsglied
enthält 6 npn-Doppelemittertransisto- jn ren, von denen die vier Transistoren T3, 7" 4, T5. 7~6 als
Emitterfolger und die Transistoren Ti und 7"2 als basisgekoppelter Stromschalter betrieben werden. Bei
den Transistoren TX und Γ2 handelt es sich um Exemplare, die hinsichtlich ihrer Verstärkungseigen- js
schäften etwa gleich sind, während die Verstärkungseigenschaften der Transistoren Γ3, 7" 4, 7"5, T% wegen
des Betriebs als Emitterfolger die Eigenschaften der Schaltung nicht wesentlich mitbestimmen. Die Basisanschlüsse
der Emitterfolger bilden die Signaleingänge der Schaltung, während die Kollektoranschlüsse der Differenzverstärkertransistoren
die Ausgangsanschlüsse der Schaltung darstellen. Dabei ist der Basisanschluß des
Transistors Γ3 mit der Quelle für das erste Eingangssignal A, der Basisanschluß des Transistors TA mit der ·»>
Quelle für das zweite Eingangssignal B, der Basisanschluß des Transistors Γ5 mit einer Quelle für das erste
invertierte Eingangssignal A und der Basisanschluß des Transistors 7"6 mit einer Quelle für das zweite
invertierte Eingangssignal B verbunden. Die Verbin- >o
dung zwischen den Emitteranschlüssen der Emitterfolgertransistoren u-..d den Differenzverstärkertransistoren
erfolgt in der Weise, daß der erste Emitteranschluß I des Transistors TX der ersten Verstärkerstufe mit den
ersten Emitteranschlüssen des ersten und des zweiten Emitterfolgertransistors T3, T4 verbunden ist. der
zweite Emitteranschluß Il des Transistors T2 der ersten Verstärkerstufe mit den ersten Emitteranschlüssen des
dritten und des vierten Emitterfolgers T5 und 7"6
verbunden ist, der erste Emitteranschluß IH des w>
Transistors Tl der zweiten Verstärkerstufe mit den zweiten Emitteranschlüssen des ersten und des vierten
Emitterfolgers T1. Γ6 verbunden ist und der zweite
Emitteranschlull IV des Transistors 72 der zweiten Verstärkcrstufe mit den /.weiten Emittcranschlüsscn des
zweiten und des dritten Emitterfolgers T 4. 7'5
verbunden ist. Die Verbindungspunkte der Emitter.inschlüsse
sind leweils über Emiiti-i'widerstünde R 1. R 2,
Ri. R 4 an die iietricbsspunnungsqucllc - LIB angeschlossen.
Hei einem praktischen Ausfuhrungsbeispiel konnten die Emitterwiderstände zu 100 Ohm gewählt
werden, so daß die Schaltung noch bei einer
Betriebsspannung von - 2.2 Volt befriedigend arbeitete. 7tir Erläuterung der Wirkungsweise der Lngikschallung
nach der F ι g. I wird die F i g. 2 herangezogen, in
der positive Logik vorausgesetzt ist. d. h. das negativere Potential entspricht dem logischen Zustand Null, das
positivere Potential entspricht dem logischen Zustand Eins. In der F i g. 2 sind mit A und fldie Eingangssignale,
mit Kdas Ausgangssignal am Kollektor des Transistors Ti der ersten Verstärkerstufe bezeichnet. In der Spalte
Differenzverstärkertransistoren Ti. T2 angegeben. Durch die Schaltungsanordnung nach der F i g. I wird
erreicht, daß sich die Differenzverstärkertransistoren Ti und T2 nach dem Abklingen der Umschaltvorgänge
stets in verschiedenen logischen Zuständen, also entweder leitend oder gesperrt, befinden. Dadurch sind
die Signale an den Kollektoranschlüssen der Differenzverstärkertransistoren
Ti und T2. also an den Ausgär.^n Kund ^zueinander komplementär. An den
Emitteranschlüssen des Differenzverstärkertransistors Ti wird durch die überdie Emitterfolger angekoppelten
Eingangssignale A. Ä. B. BiYic Exklusiv-Oder-Funktion
entsprechend der Zeile
y= (A + B)- (Ä+B)
erzeugt, die am Kollektoranschluß des Transistors TX.
also am Ausgang /abgenommen werden kann. An den Emitteranschlüssen des Transistors T2 wird durch die
gleichen Eingangssignale in entsprechender Weise die inverse Exklusiv-Oder-Funktion
Υ=(Α + Β)·(Ά+Β)
realisiert. Damit ist sichergestellt, daß die im Stromschalterbetrieb
arbeitenden Differenzverstärkertransistoren 7"! und Γ2 stets im Gegentaktbetrieb angesteuert
werden. Dies geht auch aus der Wahrheitstabelle aus der F i g. 2 hervor. So ergibt sich bei Eingangssignalen
mit A und B gleich logisch Null ein entsprechendes Signal am Ausgang Y zu logisch Null, damit ist der
Emitter I des Transistors Fl leitend. Bei einem Signal A gleich logisch Null und B gleich logisch Eins ergibt sich
ein Signal am Ausgang V zu logisch Eins, der Emiucr III
des Transistors T2 ist leitend. Entsprechend wird bei einem Eingangssignal von A gleich logisch Eins und B
logisch Null ein Ausgangssignal an Y von logisch Eins abgegeben, dabei ist der Emitter IV leitend. Schließlich
wird bei Eingangssignal A und B gleich logisch Eins ein Signal am Ausgang Vgleich logisch Null abgegeben,
wobei der Emitter II des Transistors 7Ί leitet
Mit dem angegebenen Exklusiv-Oder-Verknüpfungsglied
konnten in der praktischen Erprobung Umschaltfrequenzen von mehr als 1 GHz erreicht werden.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Logikschaltung mit einem, zwei Verstärkerstufen mit jeweils einen Transistor enthaltenden
Differenzverstärker, bei dem der Kollektoranschluß dieses Transistors mit jeweils einem Signalausgang
verbunden ist, die Basisanschlüsse der beiden Transistoren, die vorzugsweise vom npn-Typ sind,
miteinander und über eine Stromquelle mit Masse to verbunden sind, als Transistor in der ersten
Verstärkerstufe ein Multiemittertransistor vorgesehen ist, dessen Anzahl an Emitteranschlüssen
mindestens gleich der Anzahl der miteinander zu verknüpfenden Signale ist und dessen Emitteran-Schlüsse getrennt jeweils über einen Widerstand mit
der ersten Betriebsspannung und außerdem direkt mit dem Emitteranschluß jeweils eines Emitterfolgers verbunden sind, der Kollektoranschluß der
Transistoren der ersten und der zweiten Verstärker- 2«
stufe zusätzlich über einen Widerstand mit Masse verbunden sind, der EmitteranschiuB des Transistors
der zweiten Verstärkerstufe über einen weiteren Widerstand mit dem Anschluß für die erste
Betriebsspannung und außerdem mit den zusammengeführten Emitteranscnlüssen weiterer Emitterfolger verbunden ist. die Basisanschlüsse der
Emitterfolger die Signaleingänge darstellen und die Zahl der mit jeder der beiden Verstärkerstufen
verbundenen Emitterfolger mindestens gleich der M Zahl der zu verknüpfenden Eingangssignale ist.
dadurch {, .'kennzeichnet, daß zur Realisierung einer Exklusiv-Oder-Verknüpfung für zwei
Eingangssignale und deren komplementäre Signale vier Emitterfolger (TX TA. Γ5. 7^) vorgesehen sind
und für die Emitterfolgertransistoren und die Transistoren der ersten und der zweiten Verstärkerstufe Mulitemitiertransistoren mit wenigstens zwei
Emitteranschlüsseii vorgesehen sind und jeder
Emitteranschluß der Transistoren (TX. T2) der «ι ersten und der zweiten Verstärkerstufe über einen
Widerstand mit dem Anschluß für die Betriebsspannung (- UB) verbunden ist, daß der erste Emitteran
Schluß (f)des Transistors der ersten Verstärkerstufe
mit den ersten Emitteranschlüssen des ersten und *r<
des zweiten Emiiterfolgers (T3. TA) verbunden ist. daß der zweite Emitteranschluß (II) des Transistors
(Ti) der ersten Verstärkerstufe mit den ersten Emitteranschlüssen des dritten und des vierten
Emitterfolgers (T5. 7"6) verbunden ist, daß der erste 5(l
Emitteranschluß (III) des Transistors (TT) der zweiten VerstärkTstufe mit den zweiten Emitteranschlüssen des ersten und des vierten Emitterfolgers
(TX 7"6) verbunden ist. daß der zweite Emitteranschluß (IV) des Transistors (TT) der zweiten M
Verstärkerstufe mit den zweiten Emitteranschlüssen des zweiten und des dritten Emitterfolgers (TA. Γ5)
verbunden ist. daß der Basisanschluß des ersten Emitterfolgers (T3) mit einer Quelle für das erste
Eingangssignal (A) verbunden ist. daß der Basisan-Schluß des zweiten Emitterfolger* (TA) mit einer
Quelle für das zweite Eingangssignal (B) verbunden ist. daß der ßasisanschluß des dritten Emitterfolgers
(T5) mit einer Quelle für das zum ersten inverse Eingangssignal (Ä) und der Basisanschluß des H
vierten Emitterfolgers mit einer Quelle für das zum /weiten Eingangssignal inverse Eingangssignal (B)
verbunden ist.
2. Logikschaltung nach Patentanspruch !,dadurch
gekennzeichnet, daß wenigstens einer der zwischen den Emitteranschlüssen der Multiemittertransistoren und dem BetriebsspannungsanschluG angeordneten Widerstände durch einen gesteuerten npn-Transistor ersetzt ist.
3. Logikschaltung nach Patentanspruch !,dadurch
gekennzeichnet, daß wenigstens zwei der zwischen den Emitteranschlüssen der Multieminertransistoren und dem Betriebsspannungsanschluß angeordneten Widerstände durch die Transistorstrecken
eines für beide gemeinsamen Multikollektortransistors mit wenigstens zwei Kollektoranschlüssen
ersetzt sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772727139 DE2727139C2 (de) | 1977-06-16 | 1977-06-16 | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772727139 DE2727139C2 (de) | 1977-06-16 | 1977-06-16 | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2727139A1 DE2727139A1 (de) | 1978-12-21 |
DE2727139C2 true DE2727139C2 (de) | 1983-01-05 |
Family
ID=6011637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772727139 Expired DE2727139C2 (de) | 1977-06-16 | 1977-06-16 | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2727139C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4319148A (en) * | 1979-12-28 | 1982-03-09 | International Business Machines Corp. | High speed 3-way exclusive OR logic circuit |
JPS58197920A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 論理回路 |
US5289055A (en) * | 1992-11-17 | 1994-02-22 | At&T Bell Laboratories | Digital ECL bipolar logic gates suitable for low-voltage operation |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2451579C3 (de) * | 1974-10-30 | 1980-09-11 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Basisgekoppelte Logikschaltungen |
DE2524044C3 (de) * | 1975-05-30 | 1981-11-12 | Siemens AG, 1000 Berlin und 8000 München | Universelles Verknüpfungsglied für den Subnanosekundenbereich |
-
1977
- 1977-06-16 DE DE19772727139 patent/DE2727139C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2727139A1 (de) | 1978-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0096944B1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
DE2851410B2 (de) | Elektronische Umschalteinrichtung | |
DE2416534C3 (de) | Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher | |
DE2404220A1 (de) | Anordnung zur umsetzung einer analogen eingangsspannung in eine digitale darstellung | |
DE3446000C2 (de) | Multiplizierschaltung | |
DE2443137C2 (de) | Differentialverstärker | |
DE2727139C2 (de) | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten | |
DE2524044C3 (de) | Universelles Verknüpfungsglied für den Subnanosekundenbereich | |
DE3018556A1 (de) | Analogschalter | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE3032703C2 (de) | Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe | |
DE2506034A1 (de) | Schaltungsanordnung zum elektronischen durchschalten einer wechselspannung | |
EP0421016A1 (de) | ECL-TTL-Signalpegelwandler | |
DE2627339C2 (de) | Bipolar-monolithisch integrierte Gegentakt-Endstufe für Digitalsignale | |
EP0237086A1 (de) | Stromspiegelschaltung | |
EP0610770B1 (de) | Multiplexeranordnung in Stromschaltertechnik | |
EP0029480B1 (de) | Emitterfolger-Logikschaltung | |
DE4030631C2 (de) | ||
DE2002578C3 (de) | Multistabile Schaltung | |
DE1943205A1 (de) | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik | |
DE2503384C3 (de) | Differenzverstärker für den Subnanosekundenbereich | |
DE2005576C3 (de) | Verknüpfungsglied in ECL-Technik | |
DE2243634A1 (de) | Mehrstufige logische schaltung | |
DE2740954C2 (de) | Basisgekoppelte bistabile Logikschaltung | |
DE2018150B2 (de) | Monolithisch integrierbare flip flop schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8178 | Suspension cancelled | ||
8162 | Independent application | ||
8181 | Inventor (new situation) |
Free format text: MEYER, FRITZ, DR.-ING., 8032 GRAEFELFING, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |