DE1943205A1 - Logischer Gatterschaltkreis in ECL-Schaltkreistechnik - Google Patents
Logischer Gatterschaltkreis in ECL-SchaltkreistechnikInfo
- Publication number
- DE1943205A1 DE1943205A1 DE19691943205 DE1943205A DE1943205A1 DE 1943205 A1 DE1943205 A1 DE 1943205A1 DE 19691943205 DE19691943205 DE 19691943205 DE 1943205 A DE1943205 A DE 1943205A DE 1943205 A1 DE1943205 A1 DE 1943205A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- input signals
- gate circuit
- differential amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0863—Emitter function logic [EFL]; Base coupled logic [BCL]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
logischer Gatterschaltkreis in ECI-Schaltkreisteehnik
Die ständig weitergehende Verkleinerung von einfachen und zusammengesetzten logischen Schaltkreisen in Datenverarbeitungsanlagen
und ähnlichen Einrichtungen kommt nicht allein dem Wunsch nach einer Verringerung der äußeren
Abmessungen derartiger Anlagen entgegen, sondern sie bildet eine wesentliche Voraussetzung für eine Erhöhung der maximalen Arbeitsgeschwindigkeit« Nach dem derzeitigen Stand
der Technik ist es möglich, insbesondere unter Verwendung der sogenannten ECI-Schaltkreistephnik, deren Grundelement
ein Differenzverstärker mit emittergekoppelten, nicht in den Sättigungszustand gesteuerten !Transistoren ist, sehr
kurze Signallaufzeiten im Nanosekuhdenbereich zu erzielen«
Gegebenenfalls erforderliche längere Verbindungsieitungen
zwischen den einzelnen Schaltungsteilen liefern schon einen beträchtlichen Anteil zur Gesamtlaufzeit« Es ist daher
zweckmäßig, nicht nur einzelne Gatter, sondern größere Komplexe von logischen Schaltkreisen in einem integrierten
Aufbau herzustellen« Hierbei ergibt sich aber die Schwierigkeit,
die durch die Verlustleistung auf engstem Raum entstehende Wärmemenge durch entsprechende Kühlraaßnahmen
abzuführen. Auf jeüen Fall aber ist es vorteilhaft, die
Verlustleistung durch eine geeignete Dimensionierung und Auswahl der logischen Struktur der Schaltkreise möglichst
zu verringern. Es wurde schon darauf hingewiesen, (vergl»
"EEE", Juni 1968, Seiten ?6 bis 78, insbesondere Seite 78,
rechte Spalte), daß die Anwendung der Schaltungsprinzipien "Verdrahtetes ODEE" und "Serienkopplung" bei E01»-Schaltkreisen
niöht nur in dieser Hinsicht gewisse Erfolge bringt,
9/415/612 Sche/S
109811/1883
sondern auch eine Erhöhung des logischen Verknüpfungswertes
ohne wesentliche Vergrößerung der Signallaufzeit zuläßt.
Der Erfindung liegt die Aufgabe zugrunde, einen Gatterschaltkreis in ECL-Schaltkreistechnik zur Durchführung
. logischer Verknüpfungen anzugeben, der gegenüber bekannten ECL-Gatterschaltkreisen zur Durchführung vergleichbarer
logischer Verknüpfungen eine wesentlich geringere Verlustleistung und Gatterlaufzeit besitzt. Die Aufgabe wird
dadurch gelöst, daß der Gatterschaltkreis .als Gegentaktsehaltung
zur logischen Verknüpfung der Eingangssignale sowohl in ihrer Formalform als auch in ihrer invertierten
Form ausgebildet ist. Dieser Gatterschaltkreis wird im
folgenden als Gegentaktgatter bezeichnet0
Die Verwendung von Differensverstärkern, die durch zwei,
hinsichtlich ihrer augenblicklichen Amplituden und/oder Vorzeichen nicht ständig übereinstimmenden Signalen gesteuert
werden und deren Ausgangssignale der Differenz der
Eingangssignale proportional sind, ist insbesondere in der
Analogteehnik allgemein bekannt. Schwankungen,» die sich
beiden Eingangs Signalen im gleichen Sinne überlagern;,
werden nicht verstärkt. Diese Eigenschaft wird als Gleichtaktunterdrückung bezeichnet. '
Auch· in digitalen Systemen mit sehr hoher Impulsfolge werden
Differenzverstärker mit emittergekoppelten Transistoren im Zusammenhang mit der Übertragung von Signalen über. längere
Verbindungsleitungen eingesetzt. Die Signale werden über symmetrische leitungen, beispielsweise in Form von
verdrillten Drähten oder von Streifenleitungen mit eng: benachbarten Leiterbahnen übertragen und zwar gleichzeitig
in ihrer Iformalform und in ihrer invertierten Form, ("BEE",,
Juni 1968r Seite 76, Eigo J und Seite 78, linke Spalte).
Dabei ergeben sich folgende Vorteiles
PA 9/415/612 - . ;- 3 -"
10aa.11/1sa5
a) Die in geringem Abstand zueinander parallel geführten Gegentaktleitungen wirken kaum als Störer, da das resultierende
magnetische und elektrische PeId des Iieitungspaares vernachlässigbar ist«
b) Die Signale können kaum wirkungsvoll gestört werden, da die Störungen auf beide Leitungen des Paares gleichsinnig
einwirken. Gleichtaktstörungen werden aber im Differenzverstärker unterdrückte
c) Störungen des Erdpotentials sind wegen der Gleichtaktunterdrückung
ebenfalls unkritisch ■>
Die zuletzt beschriebene bekannte Anordnung ist nicht für die logische Verknüpfung von mehreren EingangsSignalen geeignete
Die Erfindung macht sich jedoch ihre Vorteile, insbesondere hinsichtlich der geringen Störempfindlichkeit
zunutze« Weitere Vorteile und Besonderheiten, die sich erst aus der Anwendung der erfindungsgemä-ßen Gegentaktgatter
ergeben, werden im.folgenden anhand von in der Zeichnung
dargestellten Augführungsbeispielen erläuterte Es zeigt Figo 1 ein ODER-NOR-Gegentaktgatter mit einem
Signalhub von 400 mV,
Pig. 2 einen logischen Punktionsschaltplan des Gegentakt-
Pig. 2 einen logischen Punktionsschaltplan des Gegentakt-
gatters nach Figc 1,
Figo 3 ein UJTD-IfAiJD-Gegentaktgatter mit einem Signalhub von 200 mV.
Figo 3 ein UJTD-IfAiJD-Gegentaktgatter mit einem Signalhub von 200 mV.
Der·zentrale Bestandteil des GDER-NOR-Gegentaktgatters nach
Pig. 1 ist ein Differenzverstärker mit den Transistoren T1, T2, den Kollektorwiderständen R1, R2 und dem für beide
Transistoren gemeinsamen Emitterwiderstand R3. Der Kollektor-Emitter-Strecke des Transistors T2 ist die
Kollektor-Emitter-Strecke eines weiteren Transistors T3 parallel geschaltet. Am Verbindungspunkt der beiden Kollektoren
liegt die Basis eines als Emitterfolger betriebenen Transistors T4, der das invertierte Ausgangssignal des
PA 9/415/612 - 4 -
109811/1683
Gatters mit einem zur Ansteuerung weiterer, nach den gleichen
Gesichtspunkten aufgebauter Schaltkreise geeigneten Signal— pegel-liefert.
Entsprechend ist am Kollektor des Transistors T1 ein Emitterfolger mit dem transistor T5 zur Bildung des
nicht invertierten Ausgangssignals angeschlossen,,
Denkt man sich nun die Basis des Transistors T1 - entgegen
der wirklichen Schaltungsausführung - an ein festes Hilfspotential
gelegt, so entspricht der bisher beschriebene Schaltungsteil einem bekannten Eintaktgatter zur ODER- bzw»
UOR-Verknüpfung der an die Klemmen A und B angelegten
gleichnamigen Signale <,
Tatsächlich ist jedoch die Basis des zum Differenzverstärker
gehörenden Transistors T1 mit der Basis bzwo dem Kollektor
eines Mehremittertransistors T6 sowie über den Widerstand R4 mit dem Bezugspotential.Uo verbunden. Die Emitter dieses
Transistors T6, beim Ausführungsbeispiel zwei, werden durch die inversen Eingangssignale A und B jeweils über vorge- '
schaltete Emitterfolger T7, R5 bzw« T8, R6 hinweg angesteuert. Durch diesen zweiten Teil der Gesamtschaltung
erfolgt eine UHD-Verknüpfung der inversen Eingangssignale
A und B.
Der logische Funktipnsschaltplan für das Gege^ntaktgatter
nach 3?ig. 1 ist in Pig. 2 dargestellt. Danach werden die Eingangssignale A und B durch das ODER-Gatter G1 und die
inversen Eingangs signale Ä und B durch das UND-Gatter G2 verknüpft. Die Ausgänge der Gatter sind je mit einem der
beiden Eingänge des Differenzverstärkers DV verbunden» Die Ausgänge des Differenzverstärkers führen dann die
Signale A+B und A+B.
PA 9/415/612 - 5 -
10 9 811/16 8 3
Es ist aus dem Funktionsschaltplan nach Fig. 2 unter Berücksichtigung
der bekannten Hegeln der Schaltalgebra ohne weiteres erkennbar, daß mit dem Gegentaktgatter lediglich
durch Vertauschen der Eingänge für die Signale in der Hormalform mit den Eingängen der inversen Signale eine
UND-HAND-Verknüpfung realisiert werden kann.
Mit der allgemeinen Übersicht über das logische Verhalten des Gegentaktgatters ist aber die Brauchbarkeit der Darstellung
nach Fig» 2 als Ersatzschaltbild für die Schaltungsanordnung nach Fig» 1 erschöpft. Wie die Fig» 1 zeigt.,
ist hier nämlich keine Trennung zwischen den Verknüpfungsnetzwerken und dem Differenzverstärker vorhanden; vielmehr ist
der Differenzverstärker jeweils selbst ein Seil der
Verknüpfungsnetzwerke <■
Wegen der Verdoppelung der wirksamen Steuerspannung bei Gegentaktsteuerung eines DifferenzVerstärkers gegenüber der
einseitigen Ansteuerung kann das·Gegentaktgatter ohne Einbuße
an statischer Störsicherheit mit der Hälfte des bei Sintaktgattern üblichen Signalhubs von etwa 0,8 Volt betrieben
werden. Berücksichtigt man noch die geringe Störanfälligkeit der parallel geführten leitungen für die
gegenphasigen Signale in Verbindung mit der Gleichtaktunterdrückung der Differenzverstärker, so ergibt sich
trotz Halbierung des Signalhubs insgesamt noch eine erhöhte Störsicherheit. ·
Die Halbierung des Signalhubs erlaubt nun aber unter der
Voraussetzung gleicher Strombelastung auch eine Herabsetzung der Leitungsaufnähme um den Faktor 2. Ferner ergibt
sich eine Verringerung der Gatterlaufzeit, da die vorhandenen Streu- und Grenzschichtkapaaitäten nur noch auf die
halbe Spannung aufgeladen werden müssen,. AIa weitere Vorteile
sind noch der Wegfall der bei Eintaktgattern erfor-
4
PA 9/^15/612 - 6 -
PA 9/^15/612 - 6 -
109811/1683
derlichen Hilfsspannungen und der teilweise geringere
Einfluß von Bauelementetoleranzen auf die Störsicherheit zu nennen.
Wegen der prinzipiell sehr geringen Störempfindlichkeit eines Systems aus Gegentaktgattern ist die weitere Herabsetzung
des Signalhubs möglich. Die Mg. 3 zeigt ein
Ausführungsbeispiel für ein UND-NAND-Gatter, das für den
Betrieb mit einem Signalhub von 200 mV ausgelegt ist» Es ist weitgehend ähnlich dem Gatter nach Fig. 1 aufgebaut;
einander entsprechende Transistoren sind daher ubereinstimmend bezeichnet. Wegen des geringen .Signalhubs ist
eine Pegelverschiebung der Ausgangssignale nicht mehr erforderlich.
Die Transistoren T4 und T5 (Fig. 1) fehlen deshalb beim Ausführungsbeispiel nach Fig. 3«
Für die Dimensionierung des Gegentaktgatters nach Fig. 3
mögen beispielsweise folgende Werte gelten; Widerstände R7, R8 = 50 5d
Widerstand R9 = 100 i."d
Widerstände R10-R12= 200 Si
Betriebsspannung Ub2 = 1,2 ?
Signalpegel für logische "1" OV
Signalpegel für logische 11O" -0,2 V gegen das Bezugspotential Uo. ;
Widerstand R9 = 100 i."d
Widerstände R10-R12= 200 Si
Betriebsspannung Ub2 = 1,2 ?
Signalpegel für logische "1" OV
Signalpegel für logische 11O" -0,2 V gegen das Bezugspotential Uo. ;
Mit den angegebenen Werten ergab sich eine Leistungsaufnahme
von 9,6 mW und eine Signallaufzeit von 0,5 ns bei Verwendung von Transistoren mit einer Grenzfrequenz von 2 GHz.
3 Figuren .
4 Patentansprüche .
PA 9/415/612 - - 7 -
109811/1683
Claims (1)
- — f/f —PatentansprücheLogischer Gatterschaltkreis in ECL-Schaltkreistechnik, gekennzeichnet durch die Ausbildung als Gegentaktschaltung zur logischen Verknüpfung der Eingangssignale sowohl in ihrer Normalform als auch in ihrer invertierten Form cο Gatterschaltkreis nach Anspruch 1, gekennzeichnet durch eine Dimensionierung, die dem Betrieb mit einem gegenüber Eintaktgattern wesentlich reduziertem Signalhub angemessen ist cο Gatterschaltkreis nach Anspruch 1 oder 2 zur QDER-NOR-Verknüpfung mehrerer Eingangssignale, dadurch gekennzeichnet, daß ein Differenzverstärker mit zwei emittergekoppelten Transistoren (T1, T2) vorgesehen ist, daß der Kollektor-Emitter-Strecke des durch eines der Eingangssignale in der Normalform gesteuerten Transistors (T2) die Kollektor-Emitter-Strecken zusätzlicher durch die weiteren Eingangssignale in der Normalform gesteuerter Transistoren parallel geschaltet sind, daß die Basis des anderen zum Differenzverstärker gehörenden Transistors (T1) über einen Widerstand (R4 bzw» RTO) mit dem Bezugspotential (Uo), ferner mit der Basis und dem Kollektor eines Mehremittertransistors (T6) verbunden ist, dessen Emitter über je einen Emitterfolger durch die Eingangssignale in ihrer invertierten Form angesteuert werden»4. Gatterschaltkreis nach Anspruch 3, dadurch gekennzeichnet, ■ daß den Ausgängen des Differenzverstärkers je ein Emitterfolger nachgeschaltet ist.PA 9/415/612109811/1683-S-L e e r s e i t eGOPY
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE755245D BE755245A (fr) | 1969-08-25 | Circuit de porte logique realise selon la technique des circuits logiques a emetteur couple (ecl) | |
DE19691943205 DE1943205A1 (de) | 1969-08-25 | 1969-08-25 | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik |
NL7012059A NL7012059A (de) | 1969-08-25 | 1970-08-14 | |
FR7030256A FR2058903A5 (de) | 1969-08-25 | 1970-08-18 | |
US65777A US3655998A (en) | 1969-08-25 | 1970-08-21 | Logical gate switching circuit in ecl-switching circuit technique |
LU61556D LU61556A1 (de) | 1969-08-25 | 1970-08-21 | |
GB4061570A GB1304779A (de) | 1969-08-25 | 1970-08-24 | |
AT765270A AT308431B (de) | 1969-08-25 | 1970-08-24 | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik |
SE11471/70A SE359710B (de) | 1969-08-25 | 1970-08-24 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691943205 DE1943205A1 (de) | 1969-08-25 | 1969-08-25 | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1943205A1 true DE1943205A1 (de) | 1971-03-11 |
Family
ID=5743740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691943205 Pending DE1943205A1 (de) | 1969-08-25 | 1969-08-25 | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik |
Country Status (9)
Country | Link |
---|---|
US (1) | US3655998A (de) |
AT (1) | AT308431B (de) |
BE (1) | BE755245A (de) |
DE (1) | DE1943205A1 (de) |
FR (1) | FR2058903A5 (de) |
GB (1) | GB1304779A (de) |
LU (1) | LU61556A1 (de) |
NL (1) | NL7012059A (de) |
SE (1) | SE359710B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2524044A1 (de) * | 1975-05-30 | 1976-12-02 | Siemens Ag | Universelles verknuepfungsglied fuer den subnanosekundenbereich |
DE2900539A1 (de) * | 1978-01-09 | 1979-07-12 | Hitachi Ltd | Logische schaltung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53114651A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Electronic circuit |
JPS58197920A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 論理回路 |
DE69426713T2 (de) | 1993-06-16 | 2001-09-06 | Koninkl Philips Electronics Nv | Integrierte Logikschaltung mit Logikgattern mit einem einzigen Eingang |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3321639A (en) * | 1962-12-03 | 1967-05-23 | Gen Electric | Direct coupled, current mode logic |
US3351782A (en) * | 1965-04-01 | 1967-11-07 | Motorola Inc | Multiple emitter transistorized logic circuitry |
-
0
- BE BE755245D patent/BE755245A/xx unknown
-
1969
- 1969-08-25 DE DE19691943205 patent/DE1943205A1/de active Pending
-
1970
- 1970-08-14 NL NL7012059A patent/NL7012059A/xx unknown
- 1970-08-18 FR FR7030256A patent/FR2058903A5/fr not_active Expired
- 1970-08-21 LU LU61556D patent/LU61556A1/xx unknown
- 1970-08-21 US US65777A patent/US3655998A/en not_active Expired - Lifetime
- 1970-08-24 SE SE11471/70A patent/SE359710B/xx unknown
- 1970-08-24 AT AT765270A patent/AT308431B/de not_active IP Right Cessation
- 1970-08-24 GB GB4061570A patent/GB1304779A/en not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2524044A1 (de) * | 1975-05-30 | 1976-12-02 | Siemens Ag | Universelles verknuepfungsglied fuer den subnanosekundenbereich |
DE2900539A1 (de) * | 1978-01-09 | 1979-07-12 | Hitachi Ltd | Logische schaltung |
US4516039A (en) * | 1978-01-09 | 1985-05-07 | Hitachi, Ltd. | Logic circuit utilizing a current switch circuit having a non-threshold transfer characteristic |
Also Published As
Publication number | Publication date |
---|---|
AT308431B (de) | 1973-07-10 |
LU61556A1 (de) | 1971-07-15 |
BE755245A (fr) | 1971-02-25 |
FR2058903A5 (de) | 1971-05-28 |
GB1304779A (de) | 1973-01-31 |
SE359710B (de) | 1973-09-03 |
NL7012059A (de) | 1971-03-01 |
US3655998A (en) | 1972-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2819524C3 (de) | Taktgesteuerte Spannungsvergleichsschaltung | |
DE2252371B2 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2430126A1 (de) | Hybride transistorschaltung | |
DE2842175C2 (de) | Verriegelungsschaltung | |
DE2556828B2 (de) | ||
DE2416534C3 (de) | Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher | |
DE1942420B2 (de) | Exclusiv-und/oder-schaltung | |
DE1943205A1 (de) | Logischer Gatterschaltkreis in ECL-Schaltkreistechnik | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2208829A1 (de) | ||
DE3718001C2 (de) | ||
EP0905892B1 (de) | RS-Flip-Flop mit Enable-Eingängen | |
DE2719200A1 (de) | Schaltungsanordnung zum steuern eines gleichstrommotors | |
DE2049445C3 (de) | ||
DE2727139C2 (de) | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten | |
DE3734631A1 (de) | Differentialverstaerker unter verwendung von mos-transistoren einer einkanal-polaritaet | |
DE1162602B (de) | Mehrstufiger Binaeraddierer | |
DE2503384C3 (de) | Differenzverstärker für den Subnanosekundenbereich | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker | |
DE2404637A1 (de) | Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen | |
DE3137285C2 (de) | Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit | |
DE3038522C2 (de) | Schaltungsanordnung mit einem bipolaren Schalttransistor | |
DE10002850C2 (de) | Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal | |
DE2203689A1 (de) | Schmitt-Trigger mit einstellbarer Hysterese |