DE2404637A1

DE2404637A1 - Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen

Info

Publication number: DE2404637A1
Application number: DE19742404637
Authority: DE
Inventors: Dieter Poguntke
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-01-31
Filing date: 1974-01-31
Publication date: 1975-08-07
Also published as: DE2404637B2; FR2260231B3; BE825047A; IT1031203B; FR2260231A1; NL7500765A

Description

SIEMENS AKTIENGESEILSGHAPT München, den 3.1. JAN. 197 Berlin und München · Witteisbacherplatz 2

74/2008

Verknüpfungsglied in ECL-Technik zur ODER/UND Verknüpfung von Eingangssignalen

Die Erfindung bezieht sich auf ei:· Verknüpfungsglied in ECL-Technik zur ODER/UND- bzw. ODER/ tiAHD-Verknüpfung von Eingangssignalen mit einem aus emittergekoppelten Transistoren gebildeten Differenzverstärker, dem Emitterfolger nachgeschaltet sind, wobei dem durch ein erstes Eingangssignal gesteuerten Transistor des Differenzverstärkers ein durch ein zweites Eingangssignal gesteuerter Transistor parallel geschaltet ist.

Unter der Angabe ODER/UND - bzw. ODER/NAND-Verknüpfung ist folgendes zu verstehen: Die Eingangssignale für das Verknüpfungsglied sind in zwei Gruppen aufgeteilt und werden gruppenweise im Sinne einer ODER-Furiktion verknüpft. Die Ergebnissignale der beiden ODER-Verknüpfungen v/erden durch eine UND-Verknüpfung zusammengefaßt. Die gleichzeitige Invertierung des Ausgangssignals läßt sich bei Verknüpfungsgliedern in ECL-Technik im allgemeinen ohne nennenswerten zusätzlichen Schaltungsaufwand erreichen.

Das Grundelement von Verknüpfungsgliedern der ECL-Technik istbekanntlich ein Differenzverstärker aus zwei Transistoren deren Emitter zusammengeschältet und - gegebenenfalls über weitere, zwischen dem gesperrten und dem durchlässigen Zustand geschaltete Transistoren - mit einer gemeinsamen Konstantstromquelle verbunden sind. Der Basis des einen Transistors wird das Steuersignal zugeführt.

VPA 9/210/3008 She/Pdl -2-

509832/0505

Die Basis

des anderen Transistors liegt an einem festen Referenzpotential, dessen Höhe zum allgemeinen dem arithmischen Mittelwert aus den beiden Steuersignalpegeln entspricht. Durch entsprechende Steuerung des Differenzverstärkers übernimmt der eine oder der andere Transistor den eingespeisten Konstantstrom, der in dem Kollektorwiderstand des leitenden Transistors einer. Spannungsabfall hervorruft. Gewöhnlich sind an die Ausgänge des Differenzverstärkers Emitterfolger zur Erhöhung der Belastbarkeit und zur Angleichung der Pegel der Ausgangssignale an die Pegel der Eingangssignale angeschlossen.

Eine ODER- bzw. NOR-Verknüpfung mehrerer Steuerungssignale läßt sich erreichen, wenn man dem Emitter bzw. Kollektor des direkt gesteuerten Transistors des Differenzverstärkers die Emitter bzw. Kollektoren entsprechend vieler weiterer Transistoren parallel schaltet, die von den zusätzlichen Signalen gesteuert werden.

Ein Verknüpfungsglied zur ODER/UND- bzw. ODER/NAND-Verknüpfung ist durch das Datenblatt MECL 10 000 series, Seite 3-23, MC 10117 der Firma Motorola vom Nov. 72 bekannt. Die bekannte Schaltungsanordnung weist jedoch einige Eigenheiten auf, die die Zusammenarbeit mit anderen Verknüpfungsgliedern erschweren. So ergibt sich beispielsweise ein größerer Signalhub und eine stärkere Temperaturabhängigkeit des höheren Signalwertes als bei einem Standard-ODER/NOR-G-lied der ECL-Technik. Bei kapazitiver Belastung tritt häufig eine Überlagerung einer hochfrequenten Schwingung auf den abfallenden Signalflanken auf.

Der Erfindung liegt die Aufgabe zugrunde, ein Verknüpfungsglied der eingangs bezeichneten Art anzugeben, das die Nach-

VPA 9/210/3008 -3-

5 0 9 β 3 2 / 0 5 0 S

teile der bekannten Schaltungsanordnung vermeidet und darüber hinaus einen geringeren Schaltungsaufwand erfordert und eine niedrigere Stromaufnahme besitzt.

Gemäß der Erfindung wird diese Aufgabe durch die im kennzeichnenden Teil des Hauptanspruches angegebenen Merkmale gelöst.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Es zeigt:

Pig. 1 ein Ersatzschaltbild mit logischen Symbolen und Pig. 2 die Schaltungsanordnung des Verknüpfungsglieds.

Die Pig. 1 gibt eine Übersicht über die logische Punktion des erfindungsgemäßen Verknüpfungsglieds. Bezeichnet man die Signale wie die Klemmen, an denen sie auftreten, so läßt sich aus der Pig. 1 entnehmen, daß die Eingangssignale A und B einem ersten ODER-Glied 0R1 und die Eingangssignale C und D einem zweiten ODER-Glied 0R2 zugeführt werden. Die Ausgänge der ODER-Glieder 0R1 und 0R2 sind mit den Eingängen des nachfolgenden UND-Glieds AN verbunden. Das UND-Glied AN bildet gemäß der UND-Punktion ein kusgangssignal E und ein dazu inverses Ausgangssignal P=E (NAND).

Die Pig. 2 zeigt eine Schaltungsanordnung zur Realisierung der anhand der Pig. 1 beschriebenen logischen Punktion. Das Verknüpfungsglied enthält einen ersten Differenzverstärker mit den Transistoren T1, T2 und T3. Die Transistoren T1 und T2 sind zur Bildung einer ODER-Verknüpfung parallel geschaltet und werden von den EingangsSignalen A und B gesteuert. Die Basis des Transistors T3 ist mit dem Referenzpotential UR1 verbunden. Der Widerstand R1 bildet den gemeinsamen Kollektorwi derstand für die Transistoren·T1 und T2. Der Widerstand R2 ist dem Transistor T3 als Kollektorwi^derstand zugeordnet.

VPA 9/210/3008 -4-

5 0 9 8 3 2 / 0 S 0 5

Die Transistoren T4 und T5 arbeiten als Emitterfolger auf die an den Klemmen E und P angeschlossenen, in der Fig. 2 nicht dargestellten Belastungen.

Der Differenzverstärker mit den Transistoren T1 bis T3 ist in den Kollektorkreis eines Transistors T6 eingefügt, der zusammen mit dem Transistor T7 einen weiteren Differenzverstärker bildet. Die Emitter dieser beiden Transistorer. T6 und T7 sind wie üblich miteinander verbunden und über θϊλ.3 Konstantstromquelle IK an den negativen Pol der Betriebsspannungsquelle UE gelegt. Die Basis des Transistors T? des zweiten Differenzverstärkers liegt an einem Referenzpotential UR2. Der Kollektor des Transistors T7 ist mit dem Kollektor des Transistors T3 verbunden.

Die Eingangssignale C -und D werden den Basen zweier weiterer Transistoren T8 und T9 zur Bildung der zweiten ODER-Verknüpfung zugeführt. Diese Transistoren sind bezüglich ihrer Kollektor-Emitterstrecken parallel geschaltet und arbeiten als Emitterfolger. Vom Verbindungspunkt der beiden Emitter führt eine in Durchlaßrichtung gepolte Diode DD einerseits zur Basis des Transistors T6 und andererseits über einen Widerstand R3 zum negativen Pol der Betriebsspannungsquelle UE. Die Sparmungsabfälle an den Basisemitterstrecken der Transistoren T8 und T9 und an der leitenden Diode DD werden zur Angleichung der Pegelwerte der Eingangssignale an die für die Steuerung des Transistors T6 erforderlichen Pegelwerte benutzt.

Aus der Pig. 2 ist ohne weiteres ersichtlich, daß durch Parallelschaltung weiterer Transistoren zu den Transistoren T1 und T2 bzw. T8 und T9 eine Erweiterung der Zahl der Eingänge für die ODER-Verknüpfung von Eingangssignalen

VPA 9/210/3008 " - -5-

503832/OSOS

erreicht werden kann. Zusätzliche UND-Verknüpfungen lassen sich durch Serienkopplung von mehr als zwei Differenzverstärkern durchführen.

Der durch den Widerstand R3 fließende Strom kann wesentlich kleiner als der von der Konstantstromquelle IK gelieferte Strom eingestellt werden. Da somit der gesamte Strombedarf des Verknüpfungsglieds gemäß der Erfindung niedrig bleibt und zudem der Aufwand an Bauelement-;ti gering ist, läßt sich bei integriertem Aufbau eine hohe Packungsdichte erreichen.

2 Figuren

2 Patentansprüche

VPA 9/210/3008 -6-

509832/0505

Claims

-6-Pa te ntan Sprüche

M Λ Verknüpfungsglied in ECL-Technik zur ODER/üND- bzw. ODER/ NAND-Verknüpfung von Eingangssignalen mit einem aus emittergekoppelten Transistoren gebildeten Differenzverstärker, dem Emitterfolger nachgeschaltet sind, wobei dem durch ein erstes Eingangssignal gesteuerten Transistor nes Differenzverstärkers ein durch ein zweites Eingangssignal gesteuerter Transistor parallel geschaltet ist, dadurch gekennzeichnet, daß die Emitter der Transistoren

(T1 - T3) des ersten Differenzverstärkers am Kollektor des direkt gesteuerten Transitors (T6) eines aus zwei emittergekoppelten Transistoren (T6, T7) gebildeten zweiten Differenzverstärkers angeschlossen sind, daß der Kollektor des mit seiner Basis an einem ersten Referenzpotential (URi) liegenden Transistors (T3) des ersten Differenzverstärkers und der Kollektor des mit seiner Basis an einem zweiten Referenzpotential (TJR2) liegenden Transistors (T7) des zweiten Differenzverstärkers verbunden sind, daß ein weiterer Emitterfolger mit zwei parallel geschalteten, durch ein drittes bzw. viertes Eingangssignal (C, D) steuerbaren Transistoren (T8, T9) vorgesehen ist und daß die Emitter der Transistoren (TB, T9) des weiteren Emitterfolgers über Mittel zur Potentialverschiebung mit der Basis des direkt gesteuerten Transistors (T6) des zweiten Differenzverstärkers verbunden sind.
2. Verknüpfungsglied nach Anspruch 1,dadurch gekennzeichnet, daß zur Potentialverschiebung eine in Durchlaßrichtung gepolte Diode DD vorgesehen ist.

VPA 9/210/3008

509332/0505