DE1912438A1 - Logische Verknuepfungsschaltung - Google Patents
Logische VerknuepfungsschaltungInfo
- Publication number
- DE1912438A1 DE1912438A1 DE19691912438 DE1912438A DE1912438A1 DE 1912438 A1 DE1912438 A1 DE 1912438A1 DE 19691912438 DE19691912438 DE 19691912438 DE 1912438 A DE1912438 A DE 1912438A DE 1912438 A1 DE1912438 A1 DE 1912438A1
- Authority
- DE
- Germany
- Prior art keywords
- potential
- signal
- output
- input signals
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5013—Half or full adders, i.e. basic adder cells for one denomination using algebraic addition of the input signals, e.g. Kirchhoff adders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/212—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Algebra (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Description
191243a
IBM Deutschland
Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 3. März 1969
km»oc
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket FI 967 113
Die Erfindung betrifft eine logische Verknüpfungsschaltung mit einer
Anzahl binärer Signaleingänge und wenigstens einem binären Signalausgang.
Es sind bereits Versuche unternommen worden, in elektronischen Rechenanlagen das ternäre Zahlensystem anzuwenden (IRE Transactions
on Electronic Computers IC-9, März I960, Nr. 1, Seiten 92 - 94).
Dieses Zahlensystem, hat gegenüber dein z. Z. vorwiegend angewendeten
binären Zahlensystem verschiedene Vorteile, so beispielsweise den der Vereinfachung bestimmter logischer Rechen- und Verknüpfungsschal«·
tungen. Um diese Vorteile ausnutzen zu können, müssen die Daten ent»
weder auch im ternären Zahlensystem gespeichert und übertragen werden oder es müssen vor Zuführung der Operanden zu den Rechen- oder Verknüpfungs
schaltungen Umsetzungsoperationen vom Zahlensystem der Basis 3 in das der Basis 2 sowie entsprechende Rückumsetzungen der
Resultatwerte durchgeführt werden. Beide Wege haben erhebliche Nachteile, da einerseits die in den bekannten Datenverarbeitungsanlagen
9098Λ5/1563
191243a
bevorzugt verwendeten Speicherelemente eine binäre Charakteristik haben
und für Umsetzungsoperationen der genannten Art ein zusätzlicher Schal«
tungs- und Zeitaufwand notwendig ist.
Die Aufgabe der Erfindung besteht darin, eine logische Verknüpfungsschaltung
anzugeben, welcher binäre Eingangs signale zugeführt werden und die auch binäre Aus gangs signale liefert, jedoch innerhalb der Schaltung den
Vorteil der Verwendung eines Zahlensystems mit einer Basis/größer als 2
ausnutzt. Gemäß der' Erfindung geschieht dies dadurch, daß über Schalt-
W elemente an die Eingänge angeschlossene Signalpfade zu wenigstens einem
ersten Knotenpunkt zusammengefaßt sind, der in Abhängigkeit von den bi«
nären Eingangs Signalen mehr als zwei stabile Potentiale annehmen kann,
daß daneben durch eine Zusammenfassung anderer Signalpfade wenigstens
ein weiterer Knotenpunkt gebildet wird, der in Abhängigkeit von den binären Eingangs Signalen mindestens zwei stabile Potentiale annehmen kann, und
daß die Knotenpunkte mit Schaltelementen verbunden sind, die auf die Potentialdifferenz
zwischen den Knotenpunkten und/oder einem festen Bezugspotential ansprechen und binäre Aus gangs signale liefern.
Eine derartige Schaltungsanordnung hat den Vorteil, daß die Verarbeitung
w der Signale innerhalb der logischen Schaltung nicht an die Beschränkungen
des binären Zahlensystems gebunden ist, bei dessen Anwendung über jede
Verbindungsleitung und jedes Schaltelement innerhalb der logischen Schaltung
nur jeweils eines von zwei möglichen Signalpotentialen übertragen werden kann. Durch Anwendung der Erfindung werden daher die Elemente
der logischen Schaltung in einem höheren Grade ausgenutzt, als dies bei einer rein binären Verknüpfungslogik der Fall ist.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen
zu ersehen. Nachfolgend sind verschiedene Ausführühgsbeispiele der Erfindung
anhand von Zeichnungen erläutert. Es zeigen:
9098 4 5/1563
FI 967 113
191243a
Fig. 1 eine Schaltung eines Stromschalters, wie er in den er-
findung s gemäß en Ausführungsbeispielen angewendet "wird,
Fig. 2 ein Strom-Spannungsdiagramm zur Erläuterung der Arbeits
weise der Schaltung von Fig. 1,
Fig. 3 eine Tabelle^ welche die möglichen Signalzustände beim
Betrieb der Schaltung von Fig. 1 zeigt,
Fig. 4 ein Schaltbild einer erfindungsgemäß ausgebildeten Ver
knüpfungsschaltung, die vorteilhaft als binärer Volladdierer oder als Majoritätsschaltung benutzt werden kann,
Fig. 5 ein Diagramm zur Darstellung des Potentialverlaufs inner
halb der Schaltung von Fig. 5,
Fig. 6 eine Tabelle, welche die verschiedenen möglichen Ein
gangs- und Ausgangspotentiale der Schaltung von Fig. 4 angibt,
Fig, 7 eine erfindungsgemäß ausgebildete ExklusiveOder-Schaltung,
Fig. 8 ein Diagramms das den Potentialverlauf innerhalb dieser
Schaltung erläutert und
Fig. 9 eine Tabelle der möglichen Potentialzustände an den Ein
gängen, Knotenpunkten und Ausgängen der Schaltung von Fig. 7.
DieFigo 1 stellt einen normalen Stromschaltkreis dar, der gemäß vorlie»
gender Erfindung in neuartiger Weise benutzt werden kann. Zwei Tran»
, „„ 909845/1563
sistoren 6 und 7, die als Stromschalter betrieben werden, sind mit ihrem
Emittern über einen gemeinsamen Widerstand 5 an eine Gleichstromquelle angeschlossen, die eine negative Spannung -Ve besitzt. Der Kollektor des
Transistors 6 ist über einen Widerstand 8 geerdet,und der Kollektor des
Transistors 7 ist über einen Widerstand 4 geerdet. Die Basis des Transistors
6 wird durch ein Eingangssignal A vorgespannt, und die Basis des Transistors 7 wird durch ein Eingangssignal B vorgespannt. Ein Ausgangs signal
C wird von der Verbindung des Transistors 7 mit dem Widerstand 4 abge«
nommen, und ein Signal C wird von der Verbindung des Transistors 6 mit
dem Widerstand 8 abgenommen.
einem
B ei/St rom schaltkreis der in Fig. 1 dargestellten Art wird in üblicher Weise an den einen Eingang Binärsignale und an den anderen Eingang ein festes Bezugspotential angelegt. Wie die vorliegende Erfindung zeigts ist dies jedoch nicht die einzige mögliche Betriebsart. Ein Stromschalter arbeitet aufgrund der relativen Differenz zwischen den Potentialstufen an den Signal=» eingängen. Es besteht beispielsweise keine Notwendigkeit, daß der Schalter mit absoluten Potentialdifferenzen zwischen verschiedenen Eingangs Signalen und Erdpotential arbeitet. Die Schalter können in allgemeinen für mehr als zwei Signalpotentiale benutzt werden. Die maximal mögliche Anzahl von Potentialen hängt von den Grenzwerten des Schaltkreises abo Diese Grenz = werte können durch die Verwendung von integrierten Schaltungen erheblich verbessert werden, da in diesen eine bessere Kontrolle der Her stellung s ~" toleranzen und der Temperaturabhängigkeiten für die Widerstände und die aktiven Elemente möglich ist. Aus diesem Grunde ist ein Ausführungsbei« spiel vorliegender Erfindung als integrierte Schaltung ausgebildete
B ei/St rom schaltkreis der in Fig. 1 dargestellten Art wird in üblicher Weise an den einen Eingang Binärsignale und an den anderen Eingang ein festes Bezugspotential angelegt. Wie die vorliegende Erfindung zeigts ist dies jedoch nicht die einzige mögliche Betriebsart. Ein Stromschalter arbeitet aufgrund der relativen Differenz zwischen den Potentialstufen an den Signal=» eingängen. Es besteht beispielsweise keine Notwendigkeit, daß der Schalter mit absoluten Potentialdifferenzen zwischen verschiedenen Eingangs Signalen und Erdpotential arbeitet. Die Schalter können in allgemeinen für mehr als zwei Signalpotentiale benutzt werden. Die maximal mögliche Anzahl von Potentialen hängt von den Grenzwerten des Schaltkreises abo Diese Grenz = werte können durch die Verwendung von integrierten Schaltungen erheblich verbessert werden, da in diesen eine bessere Kontrolle der Her stellung s ~" toleranzen und der Temperaturabhängigkeiten für die Widerstände und die aktiven Elemente möglich ist. Aus diesem Grunde ist ein Ausführungsbei« spiel vorliegender Erfindung als integrierte Schaltung ausgebildete
Bei der folgenden Erläuterung werden drei Signalstufen (-j-s 0 imd =) verwendet.
Die benutzten Polaritäten sind jedoch nicht afccrai sondern relativ
aufzufassen, d.h. das positive Signal ist positiver als das Null- oder das
negative S ignal und das negative Signal ist negativer als das Null- oder das
f,,67U3 909845/1563
positive Signal. Die verwendeten Polaritäten geben daher nicht notwendiger·
weise eine Anzeige über ihre Lage in bezug auf Erdpotential.
Die Fig. 2 ist eine graphische Darstellung der Arbeitsweise des Stromschaltkreises
von Fig. 1. Es sind charakteristische Kurven A , A und A für drei Potentiale (-, 0 und +) des Eingangs signale s A dargestellt.
0 +
Ebenso sind Kurven B , B und B für drei Potentiale des Eingangs signals
B dargestellt. Die relativen Potentiale zwischen den Signalen A und B sind so gewählt, daß A positiver ist als B , das wiederum positiver ist als A
usw. Dies kann mathematisch in der folgenden Weise ausgedrückt werden:
Die Schnittpunkt e für die entsprechenden A- und B-Kurven, welche die
jeweils existierenden Eingabesignal-Bedinungen angeben, zeigen den Strom I an, der bei der betreffenden Eingangs signal-Bedingung über den Widerstand
5 fließt.
In der Tabelle von Fig. 3 sind die resultierenden Ausgänge C und C für
drei Signalpotentiale der Eingangs signale der Schaltung von Fig. 1 dargestellt.
Aus dieser Tabelle ist ersichtlich, daß in Übereinstimmung mit den Prinzipien vorliegender Erfindung bei einer Schaltung von zwei Eingängen
die Ausgangs signale binär und auf die Eingangs signale in einer vorherbestimmbaren
Weise zurückbezogen sind, obgleich die Eingangs signale aus einem Zahlensystem gebildet werden, dessen Basis größer als 2 ist.
Die Fig. 4 illustriert eine logische Schaltung innerhalb der vier Signal-
-pegel angewendet werden, obwohl die zu verarbeitenden Eingangssignale
und die erzeugten Ausgangs signale binär sind. Diese logische Schaltung ist als Volladdierer verwendbar; sie kann^edoch auch als Majoritätsschaltung
in redundanten Schaltungsanwendungen dienen.
909345/1563
FI 967 113
•J · »
Bei einem Volladcferer stellen die drei Eingangs signale X, Y und Z die
zwei Addenden und einen Übertrag von der nächstniedrig^n Ziffernstelle
dar, während zwei Signalausgänge der binären Summe und dem Übertrag zur nächsthöheren Wertstelle zugeordnet sind.
In einer Majoritätsschaltung können die drei Signale X9 Y und Z das Resultat
von drei unabhängigen identischen logischen Operationen sein, die mit
den gleichen Daten in drei separaten logischen Schaltungen ausgeführt werden.
Wenn diese drei'Schaltungen richtig arbeiten, liefern sie das gleiche
Ausgangs signal, d.h. X, Y und Z sind identisch. Wenn eine der drei separaten
logischen Schaltungen nicht korrekt arbeitet und deshalb ein falsches
Ausgangs signal erzeugt, sind nur zwei der drei Werte X, Y und Z identisch, während der dritte von diesen abweicht. Die Majoritäts logik setzt voraus,
daß die zwei identischen Signale die richtigen Werte darstellen. Das auf einer Leitung 33 der. Schaltung von Fig. 4 auftretende Aus gangs signal stellt
den Majoritätswert dar und ist das primäre Ausgangs signal, wenn die dargestellte
Schaltung als Majoritätsschaltung verwendet wird. Das auf einer Leitung 35 auftretende Signal stimmt mit dem Signal auf Leitung 33 überein,
wenn alle drei Eingänge identisch sind und hat einen abweichenden Wert, wenn keine Identität vorliegt. Durch Zuführung der Signale von den Leitungen
33 und 35 zu den Eingängen einer exklusiven Oder-Schaltung (nicht dargestellt) kann eine Anzeige für das Vorliegen einer Störung in den überwachten
logischen Schaltungen gewonnen werden.
In der Schaltung von Fig. 4 ist mit dem X«Eingang ein Stromschalter verbunden,
der aus Transistoren 10 und 11 besteht, die einen gemeinsamen Emitteranschluß über einen Widerstand 20 an eine negative Vorspannung
-Ve besitzen. Der Kollektor des Transistors 10 ist an eine Leitung 30 angeschlossen, die einen ersten internen Knotenpunkt bildet, und der Kollektor
des Transistors 11 ist an eine Leitung 31 angeschlossen, die einen
zweiten internen Knotenpunkt bildet. Jede der Leitungen 30 und 31 ist über
einen Widerstand 25 bzw. 26 mit Erdpotential verbunden. Die Basis des
909845/1563
FI 967 113
Transistors 10 empfängt das X-Signal, Die Basis des Transistors 11 ist
mit einer Referenz-Signalquelle V verbunden. V wird auf einen Wert
eingestellt, der zwischen den zwei möglichen Werten von X liegt, so daß bei X >>
V der Transistor 10 leitet und der Transistor 11 gesperrt ist. Umgekehrt ist bei V "!>· X der Transistor 11 leitend und der Transistor
gesperrt.
Für den Y-Eingang ist eine ähnliche Anordnung in Gestalt der Transistoren
12 und 13 sowie des Widerstandes 21 vorgesehen. Eine entsprechende
Schaltung für den Z-Eingang verwendet die Transistoren 14 und 15 und den
Widerstand 22.
Zur Erläuterung der Arbeitsweise der Schaltung von Fig. 4 dient das
Diagramm gemäß Fig. 5. Dieses Diagramm zeigt drei Linien, die den Potentialzustand auf den verschiedenen Leitungen angeben. Dabei ist die
ausgezogene Linie dem Potential auf Leitung 30, die gebrochene Linie dem Potential auf Leitung 31 und die gestrichelte Linie dem Potentialverlauf
auf Leitung 32 zugeordnet. Die Bedingungen für die durch diese Linien zum Ausdruck gebrachten Signalpegel sind im unteren Teil des Diagramms eingetragen.
Der im linken Teil der Figur dargestellte Signalzustand existiert, wenn alle drei Eingangs signale X, Y und Z negativ sind. Der daran anschließende
Teil zeigt den Signalzustand bei Vorliegen eines einzigen positiven
Eingangs signale s. Der nächste Teil bezieht sich auf den Signalzustand, der vorliegt, wenn nur zwei der Eingangs signale positiv sind, und
der rechte Teil der Figur stellt den Signalzustand für den Fall dar, daß alle drei Eingangs signalepositiv sind.
Der Durchgang des Stromes durch jeden der Transistoren 10, 12 oder 14
bewirkt einen zusätzlichen Stromfluß über den Widerstand 25, wodurch die Spannung auf der Leitung 30 um je eine Stufe abfällts d.h. negativer
wird. Der Stromdurchgang durch zwei oder drei der Transistoren 10, 12
und 14 bewirkt, daß die Spannung auf der Leitung 30 um zwei oder drei
909845/1563
191243a
Stufen gegenüber dem Potential abfällt, das sie einnimmt, wenn alle drei
Eingänge negativ sind. Die der Leitung 30 zugeordnete ausgezogene Linie
in Fig. 5 zeigt diese Potentialstufen.
Da die Transistoren 11, 13 und 15 jeweils den entgegengesetzten Leitzustand
wie die Transistoren 10, 12 und 14 einnehmen, wird das Potential
auf der Leitung 31 jeweils dann um eine Stufe größer, wenn das Potential
auf Leitung 30 um eine Stufe abnimmt» Das Potential auf Leitung 31 wird
durch die Transistoren 11, 13 und 15 bestimmt, die den Stromfluß über den
Widerstand 26 regulieren. Die verschiedenen Potentialstufen von Leitung
31 sind durch die gebrochene Linie in Fig. 5 veranschaulicht.
Jede der Leitungen 30 und 31 kann daher einen von vier stabilen, ein bestimmtes logisches Signal darstellenden Potentialzuständen einnehmen.
Die Leitungen 30 und 31 sind mit den Basen von zwei Transistoren 16 und
17 verbunden, die einen Stromschalter bilden. Die Emitter dieser Transistoren sind über einen gemeinsamen Widerstand 23 an eine Vor spannung squelle
-Ve angeschlossen. Der Transistor 16 ist mit seinem Kollektor über einen Widerstand 27 geerdet. Der Kollektor des Transistors 17 ist über
einen Widerstand 36 mit einer negativen Vorspannungsquelle -Vc verbunden. Das Potential von Vc ist etwa halb so groß wie eine. Stufe der aus
Fig. 5 ersichtlichen Spannungsänderungen auf Leitung 30 oder 31 und bemißt sich in bezug auf Erdpotential.
Die Ausgangsleitung 33, auf der das binäre Übertrags signal auftritt, sofern
die Schaltung von Fig. 4 als Volladdierer betrieben wird, ist an die Verbindungsstelle
zwischen dem. Transistor 16 und dem Widerstand 27 angeschlossen. Diese Ausgangsleitung führt ein relativ positives Signal, wenn
der Transistor 16 gesperrt ist, und ein relativ negatives. Signal, wenn der ·
Transistor 16 leitend ist.
Der Transistor 16 wird dann leitend, wenn das Signal auf der Leitung 30
^r 909845/1563
FI 967 113
* 1 ι
' positiver ist als das Signal auf Leitung 31, das heißt, wenn wenigstens
zwei der^ Eingangs signale X, Y und Z einen relativ negativen Signalzustand
einnehmen. Auf der Leitung 33 erscheint demzufolge ein relativ negatives
Ausgangs signal.
Andererseits wird der Transistor 16 gesperrt, wenn das Signal auf Leitung
30 negativer als das Signal auf Leitung 31 wird, d.h. wenn wenigestens zwei der Eingangssignale X, Y und Z ein relativ positives Potential führen.
Als Folge hiervon nimmt auch die Ausgangsleitung 31 ein relativ positives Potential an.
Wie die Fig. 5 zeigt, tritt auf Leitung 32 ein relativ negatives Signal auf,
wenn das Übertrags signal auf Leitung 33 relativ positiv ist und umgekehrt.
Das Potential auf Leitung 32 ist so gewählt, daß es stets etwa in der Mitte zwischen der ersten und der zweiten Potentialstufe von Leitung 30 oder
annähernd in der Mitte zwischen der dritten und vierten Potentialstufe
dieser Leitung liegt.
Eine Betrachtung der Schaltung von Fig* 4 zeigt, daß das Signal auf Leitung
32 stets relativ positiv ist, wenn das Signal auf Leitung 30 eine der beiden
in bezug auf den gesamten Potentialverlauf relativ positiven Potentialstufen einnimmt. Andererseits ist das Signal auf Leitung 32 stets relativ negativ,
wenn das Signal auf Leitung 30 eine der beiden negativen Potentialstufen einnimmt.
Die Leitung 32 ist mit der Basis eines Transistors 18 verbunden. Die
Leitung 30 ist an die Basis eines Transistors 19 angeschlossen, dessen
Emitter gemeinsam mit dem Emitter des Transistors 18 über einen Widerstand 24 an eine negative Vorspannung -Ve gelegt ist. Die Transistoren
18 und 19 bilden daher einen Stromschalter. Ihre Kollektoren sind Übe^e
einen Widerstand 28 und 29 geerdet. Die Ausgangssignale von den Tran«
FI967113 909845/1563
sistoren 18 und 19 werden auf den kollektor seitig angeschlossenen Leitungen
34 und 35 erhalten.
Wenn das Potential auf Leitung 32 positiver ist als das Potential von Leitung
30, nimmt die Ausgangsleitung 35 ein relativ positives Potential an^ während
die Ausgangsleitung 34 relativ negativ ist. Wenn dagegen das Potential von Leitung 30 positiver ist als das Potential von Leitung 32, wird die Ausgangsleitung
35 negativer und die Ausgangsleitung 34 positiver.
Die Ausgangs signale auf den Leitungen 33, 34 und 35 haben daher binären
Charakter. Die Fig. 6 zeigt eine Tabelle über die Beziehungen zwischen den Eingangs Signalen X, Y und Z und den Ausgangs Signalen auf Leitung
und 33. Es ist hieraus ersichtlich, daß die Schaltung von Fig. 4 je nach der Bedeutung der Eingangs signale als binärer Volladdierer oder als Majoritätsschaltung
betrieben werden kann.
Die Fig. 7 zeigt eine logische Schaltung, die drei interne Potentialstufen
benutzt, jedoch binäre Eingangs signale empfängt und binäre Ausgang ssignale
erzeugt. Es handelt sich dabei um eine exklusive Oder-Schaltung.
Zwei binäre Eingangs signale D und E werden der Schaltung auf Leitungen
56 und 58 zugeführt. Ein Bezugs signal V0, das ein Potential von annähernd
der Hälfte der beiden binären Signalepegel eines Eingangssignals besitzt,
wird an zwei Leitungen 57 und 59 angelegt. Ein das Eingangssignal D empfangender Stromschalter umfaßt Transistoren 50 und 51, die eine ge-
, meinsame Emitterverbindung über einen Widerstand 60 an eine negative
Vorspannung -Ve aufweisen. Der Kollektor des Transistors 50 ist mit
[ einer Leitung 62 verbunden, die einen ersten internen Knotenpunkt bildet.
Der Kollektor des Transistors 51 ist mit einer Leitung 63 verbunden, die
einen zweiten internen Knotenpunkt bildet. Die Leitungen 62 und 63 sind
über je einen Widerstand 64 und 65 geerdet. Der Basis des Transistors wird das Eingangssignal D zugeleitet. Die Basis des Transistors 51 erhält
909845/1563
FI 967 113 ORIGINAL WSPEGTED
FI 967 113 ORIGINAL WSPEGTED
das Bezugssignal V_ zugeführt. Wenn D
> V , ist der Transistor 50 leitend und der Transistor 51 nichtleitend. Andererseits ist bei V *>
D der Transistor 51 leitend und der Transistor 50 nichtleitend.
Eine entsprechende Schaltung für den Eingang E wird durch die Transistoren
52 und 53 sowie durch den Widerstand 61 gebildet.
Das Diagramm von Fig. 8 zeigt drei Potentialstufen, die sich von einem
am meisten positiven Pegel im oberen Teil der Figur zu einem am meisten negativin Pegel im unteren Teil der Figur erstrecken. Diese drei Pegel
sind mit 1,2 und 3 bezeichnet. Daneben ist noch das Bezugspotential V
eingetragen. Das Potential 1 entspricht einem positiven Potential des bi
nären Eingangs- oder Ausgangssignals. Der Pegel 2 entspricht einem ne
gativen Potential des binären Eingangs- oder Ausgangs signals. Der Pegel
3 entspricht keinem Binärsignal und ist negativer als jedes dieser Signale.
Das Bezugspotential V liegt zwischen den Potentialwerten der beiden
JR.
Das Spannungspotential F auf Leitung 62 befindet sich auf seinem höchsten
Wert, d.h. auf dem Pegel 1 (annähernd Erdpotential),wenn beide Transistoren
50 und 53 nichtleitend sind. Dies ist der Fall, wenn V , ■>
D und
E T> V . Dies tritt ein für D beim Pegel 2 und E beim Pegel 1. Beim gleichen
Eingangssignalzustand ist das Spannungspotential G auf Leitung 63
auf seinem niedrigsten Wert, d.h. auf dem Pegel 3.
Diese Signalzustände sind in den ersten vier Spalten der untersten Zeile
in der Tabelle von Fig. 9 angegeben. Diese Tabelle zeigt auch die Potentialstufen
der Signale F und G für die anderen drei möglichen Kombinationen der binären Eingangs signale. Es sei darauf hingewiesen, daß die Signale
F und G das gleiche Spannungspotential haben, wenn die binären. Eingangssignale D und E untereinander gleich sind und daß die Signale F und G
ein unterschiedliches Spannungspotential haben,, wenn die binären Eingangs«
909845/1. 563
FI 96Xl:13U:V'i .ν«.'^.'SHO
signale voneinander verschieden sind.
Zwei Transistoren 54 und 55 sind zueinander parallel geschaltet, indem
ihre Kollektoren über einen gemeinsamen Widerstand 66 geerdet und ihre Emitter über einen gemeinsamen Widerstand 68 an eine negative Vorspannung
squelle - Ve angeschlossen sind. Ein weiterer Transistor 70 ist emitterseitig ebenfalls über den Widerstand 68 mit der negativen Vorspannung
squelle -Ve verbunden und bildet dadurch einen Stromschalter. Der Kollektor des Transistors 70 ist über einen Widerstand 71 geerdet.
Die Basis des Transistors 70 ist an eine Bezugs spannung V angeschlossen.
Die Basen der Transistoren 54 und 55 sind mit den Leitungen 63 und 62
zum Empfang der Signale G und F verbunden.
Ein Ausgangs signal H wird von der Verbindungsstelle zwischen dem Kollektor des Transistors 70 und dem Widerstand 71 zu einer Ausgangsleitung
72 geleitet. Ein weiteres Ausgangs signal H wird von einer Leitung 67 erhalten,
die an den Verbindungspunkt zwischen den Kollektoren der Transistoren
54 und 55 und dem Widerstand 66 angeschlossen ist.
Sofern V positiver ist als eines der Signale F oder G, wird der Transi-
Ψ storschalter 70 leitend und die Transistoren 54 und 55 werden gesperrt.
Wenn jedoch eines der Signale F oder G positiver als V ist, wird der
jeweils positiver vorgespannte der Transistoren 54 und 55 leitend, was
eine Sperrung des Transistors 70 zur Folge hat. Hieraus ergibt sich, daß
bei V_ > F und V > G das Signal H sich auf dem Pegel 2 und das Signal
__ i\. JEv
H sichauf dem Pegel 1 befindet. Dies bedeutet, daß die Schaltung von
Fig. 7 als exklusive Oder-Schaltung arbeitet.
Obgleich die oben beschriebenen Auführungsbeispiele NPN-Transistoren
verwenden, können entsprechende Schaltungen auch mit PNP-Transistoren
aufgebaut werden, sofern dies erwünscht ist. Die Erfindung wurde voraus-
909845/1563
FI 967 113
gehend anhand spezieller logischer Schaltungen erläutert. Abgesehen hiervon
ist das erfindungsgemäße Konzept der Benutzung eines schaltung sinter«
nen Zahlensystems, dessen Basis größer ist als die Basis des Zahlensystems der Eingangs- und Ausgangs signale der Schaltung, vielfältig anwendbar.
909845/1563
FI 967 113
Claims (1)
191243a
- 14 -
PATENTANSPRÜCHE
f 1.) Logische Verknüpfungsschaltung mit einer Anzahl binärer Signaleingänge
und wenigstens einem binärem Signalausgang, dadurch gekennzeichnet, daß über Schaltelemente (10, 12, 14) an die Eingänge angeschlossene
Signalpfade zu wenigstens einem ersten Knotenpunkt (30) zusammengefaßt sind, der in Abhängigkeit von den binären Eingangs-Signalen
mehr als zwei stabile Potentialzustände annehmen kann, daß daneben durch eine Zusammenfassung anderer Signalpfade wenigstens
ein weiterer Knotenpunkt (31) gebildet wird, der in Abhängigkeit von den binären Eingangs Signalen wenigstens zwei stabile Potentialzustände
einnehmen kann, und daß die Knotenpunkte mit Schaltelementen (16, 17) verbunden sind, die auf die Potentialdifferenz zwischen den Knotenpunkten
und/oder einem festen Bezugspotential ansprechen und binäre
Ausgangs signale liefern.
2, Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die Signaleingänge mit Transistorschaltern (10, 11; 12, 13; 14, 15) verbunden sind, von denen jeder zwei Ausgänge aufweist, die zueinander
ein komplementäres Potential verhalt en zeigen, daß die einen Ausgänge
zu einem ersten Knotenpunkt (30) zusammengeschaltet sind, der in Abhängigkeit
von den binären Eingangs signale mehr als zwei stabile Potentialzustände
einnehmen kann, und daß die anderen Ausgänge der Schalter zu einem zweiten Knotenpunkt (31) zusammenge schaltet sind, der in
Abhängigkeit von den binären Eingangs Signalen mindestens zwei stabile
Potentialzustände einnehmen kann.
3. Verknüpfungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Transistorschalter (10, 11) Stromschalter mit je zwei Eingängen sind, von denen der eine (11) an einem festen Bezugspotential liegt*
909845/1563
FI 967 113
4. Verknüpfungsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß als ausgangsseitige Schaltelemente (16, 17) Stromschalter
mit je zwei Eingängen dienen, die beide mit unterschiedlichen
Knotenpunkten verbunden sind«
5„ Verknüpfungsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß wenigstens ein Teil der aus gang sseitigen Sehaltelemente
(54, 55, 70) Stromschalter mit wenigstens je zwei Eingängen sind, von denen der eine (70) an einem festen Bezugspotential liegt.
6. Verknüpfungsschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,
daß wenigstens ein Teil der ausgangsseitigen Schaltelemente (18, 19) Stromschalter mit je zwei Eingänge sind, von denen der
eine mit einem Ausgangsanschluß eines anderen der ausgangsseitigen " Schaltelemente verbunden ist.
7. Verknüpfungsschaltung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,
daß die Stromschalter aus zwei emitterseitig gekoppelten Transistoren bestehen.
8. Verknüpfungsschaltung nach einem der Ansprüche 1 bis 7, gekennzeichnet
durch ihre Ausbildung als integrierte Schaltung.
9. Verknüpfungsschaltung nach wenigstens einem der Ansprüche 1 bis 8
zur Ausführung von Ejtklusiv-Oder-Verknüpfungen, dadurch gekennzeichnet,
daß zwei Knotenpunkte (62, 63) vorgesehen sind, die bei gleichen Eingangs Signalen einen mittleren Potentialzustand und bei
ungleichen Eingangs Signalen zwei extreme Signalzustände einnehmen,
und daß ein Ausgangs schalter (54, 55 und 70) vorgesehen ist, der auf eine Potentialdifferenz der Knotenpunkte anspricht und ein Ausgangssignal
erzeugt.
9 09845/1563
FI 967 113
10, Verknüpfungsschaltung nach wenigstens einem der Ansprüche 1 bis 8
zur Verwendung als binärer Volladdierer oder als Majoritätsanzeige«,
schaltung, dadurch gekennzeichnet, daß zwei Knotenpunkte (30, 31) vorgesehen sind, von denen der eine den aktiven und der andere den
komplementären Signalpfaden zugeordnet ist und die bei drei gleichen Eingangs Signalen (alle 1 oder alle 0) die beiden äußeren von vier möglichen
Potentialzuständen einnehmen und bei ungleichen Eingangs Signalen (zwei 1 und eins 0 oder zwei 0 und eins 1) die beiden inneren der vier
Potentialzustände einnehmen, daß ein erster Ausgangs schalter (16, 17) vorgesehen ist, der nur auf eine negative Potentialdifferenz der Knotenpunkte (Überlappung der Potentialzustände bei allen oder wenigstens
zwei der Eingangs signale = 1) anspricht und ein erstes Ausgangssignal
erzeugt, und daß ein zweiter Ausgangsschalter (18, 19) vorgesehen ist,
der auf eine positive Differenz (keine Überlappung) zwischen dem Potential
des Knotenpunktes der aktiven Signalpfade und einem vom ersten Ausgangs schalter gelieferten Bezugssignal, dessen Potential in Abhängigkeit
vom Ruhe- oder Arbeitszustand dieses Schalters auf einem Wert zwischen einem der beiden äußeren und dem benachbarten inneren
Sgnalzustand der Knptenpunkte gehalten wird, anspricht und ein zweites
Ausgangs signal erzeugt.
9 0-9 845/1563
FI 967 113
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72225168A | 1968-04-18 | 1968-04-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1912438A1 true DE1912438A1 (de) | 1969-11-06 |
Family
ID=24901072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691912438 Pending DE1912438A1 (de) | 1968-04-18 | 1969-03-12 | Logische Verknuepfungsschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3628000A (de) |
DE (1) | DE1912438A1 (de) |
FR (1) | FR2006398A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3003009A1 (de) * | 1980-01-29 | 1981-07-30 | Franz-Joachim 5300 Bonn Kauffels | Logische schaltung zur realisierung von verknuepfungsfunktionen |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3769499A (en) * | 1972-04-04 | 1973-10-30 | Bell Telephone Labor Inc | Threshold logic three-input adder |
DE2342359A1 (de) * | 1972-08-24 | 1974-02-28 | Indep Broadcasting Authority | Geraet zum umsetzen eines digitalen eingangssignals |
US4319148A (en) * | 1979-12-28 | 1982-03-09 | International Business Machines Corp. | High speed 3-way exclusive OR logic circuit |
JPH07202681A (ja) * | 1993-11-30 | 1995-08-04 | Electron & Telecommun Res Inst | 論理演算器および演算方法 |
FR2714551B1 (fr) * | 1993-12-24 | 1996-02-02 | Bull Sa | Porte logique OU-Exclusif intégrée. |
KR0146655B1 (ko) * | 1994-11-15 | 1998-09-15 | 양승택 | 다치 논리곱 연산장치 |
KR0146656B1 (ko) * | 1994-11-15 | 1998-09-15 | 양승택 | 다치 논리합 연산장치 |
US5751169A (en) * | 1996-05-02 | 1998-05-12 | Motorola, Inc. | Emitter coupled logic (ECL) gate which generates intermediate signals of four different voltages |
US6430585B1 (en) * | 1998-09-21 | 2002-08-06 | Rn2R, L.L.C. | Noise tolerant conductance-based logic gate and methods of operation and manufacturing thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL162008B (nl) * | 1950-06-16 | Koppers Co Inc | Trekmachine met rupsbanden. | |
US2927733A (en) * | 1958-02-20 | 1960-03-08 | Burroughs Corp | Gating circuits |
US3099753A (en) * | 1960-04-14 | 1963-07-30 | Ibm | Three level logical circuits |
US3148274A (en) * | 1961-07-27 | 1964-09-08 | Ibm | Binary adder |
US3118073A (en) * | 1961-10-05 | 1964-01-14 | Ibm | Non-saturating inverter for logic circuits |
US3277289A (en) * | 1963-12-31 | 1966-10-04 | Ibm | Logic circuits utilizing a cross-connection between complementary outputs |
-
1968
- 1968-04-18 US US722251A patent/US3628000A/en not_active Expired - Lifetime
-
1969
- 1969-02-27 FR FR6905652A patent/FR2006398A1/fr not_active Withdrawn
- 1969-03-12 DE DE19691912438 patent/DE1912438A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3003009A1 (de) * | 1980-01-29 | 1981-07-30 | Franz-Joachim 5300 Bonn Kauffels | Logische schaltung zur realisierung von verknuepfungsfunktionen |
Also Published As
Publication number | Publication date |
---|---|
FR2006398A1 (de) | 1969-12-26 |
US3628000A (en) | 1971-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1912438A1 (de) | Logische Verknuepfungsschaltung | |
DE2204437A1 (de) | Ternäre logische Schaltung | |
DE2828325A1 (de) | Emittergekoppelte logikstufe | |
DE2306994C3 (de) | Gegentakt-Treiberschaltung | |
DE2203456A1 (de) | Bistabile Multivibratorschaltung | |
DE3886707T2 (de) | Übertragvorgriffsschaltung zur Anwendung in einem Addierer. | |
DE2723987A1 (de) | Stromuebernahmeschalter | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2331441A1 (de) | Logische grundschaltung | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2416296A1 (de) | Transistor-transistor-logik | |
DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE1285529B (de) | Aus mindestens zwei Dioden-Transistor-Logikelementen aufgebauter ODER-Schaltkreis | |
EP0588111B1 (de) | Speicherelement | |
DE1462876B2 (de) | Leseverstärker für Speicher | |
DE1292186B (de) | Logische Schaltung mit Tunneldioden | |
DE2518847A1 (de) | Hochgeschwindigkeitszaehler | |
DE1549482A1 (de) | Mehrzweckregister mit bistabilen Kippschaltungen | |
DE2210037B2 (de) | Speicher-Prozessor-Element | |
DE2002578A1 (de) | Multistabile Schaltung | |
DE2404637A1 (de) | Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen | |
DE1462876C3 (de) | Leseverstärker für Speicher | |
DE1462429B2 (de) | Verknuepfungsschalter zur durchfuehrung logischer funktionen | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen |