DE2210037B2

DE2210037B2 - Speicher-Prozessor-Element

Info

Publication number: DE2210037B2
Application number: DE2210037A
Authority: DE
Inventors: John Donnell Basking Ridge N.J. Heightley (V.St.A.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-03-04
Filing date: 1972-03-02
Publication date: 1974-02-14
Also published as: GB1380317A; SE374987B; NL167064B; FR2128630A1; CA951433A; DE2210037C3; FR2128630B1; BE780199A; US3720821A; NL7202853A; NL167064C; DE2210037A1; JPS5650291B1

Description

Die Erfindung betrifft ein Speicher-Prozessor-Element, das eine Zweizustands-Schaltung mit ersten und zweiten Ausgangsklemmen, eine Koppeleinrich-

upg zur Eingabe von Signalen an die Zweizustandsichaltung — wobei die Zweizustandssctmltung an den Ausgangsklemmen Signale abgibt, die für ihren Zu- «and repräsentativ sind — erste und zweite Ladungs- :rager-Speichereiwichtungen, erste und zweite Schalt-Einrichtungen zur jeweiligen Kopplung der ersten und zweiten Ausgangsklemmen an die erste und zweite Laduugsträger-Speichereinrichtung zur Speicherung des Zustands der Zweizustandsschaltung als Ladungsmenge und eine Steuereinrichtung zur Steuerung einer vorbestimmten Stroragröße zu der einen oder anderen der ersten und zweiten Ausgangsklemmen in Abhängigkeit von der Ladung in der ersten und zweiten Ladungsspeichereinrichtung aufweist.

Derartige Speicher-Prozessor-Elemente können beispielsweise in logischen Schaltungen mit Schwellenwert Verwendung finden.

Einige bekannte logische Schaltungen mit Schwellenwert sind einfacher und weniger kostspielig in der Herstellung als Booische logische Schaltungen, die eine Ausgangslogik erzeugen. Ein Volladdierer ist eine solche lotrische Schaltung nut Schwellenwert, die einen einfacheren Aufbau aufweist als eine äquivalente Booische logische Schaltung.

In bekannten Serienmultiplizierschaltungen sind mehrere Volladdiererstufcn in Serienfolge geschaltet und dienen zur Ansammlung einer Summe, welche ein Teil des gesuchten Produktes ist. Eine rasche Zykluszeit zur Erzeugung der kummulaüvcn Summe wird dadurch erzielt, daß die in jedem Volladdierer erzeugte Summe zeitweilig gespeichert wird, bevor sie dem Eingang des nächstfolgenden Volladdierers zugeführt wird. Solche Serienmultiplizierschaltungen sind durch Booische logische Volladdierer wiedergegeben worden, zwischen denen Flip-Flops zwischengeschaltet waren.

Im Hinblick auf die 1 atsache, daß einige logische Addierausbildungen mit Schwellenwert einfacher sind als äqui' alente Booische logische Addiererkonfigurationen und daß schnelle Serienmultiplizierer zwischen den Addiererstufen angeordnete Verzögerungseinheiten aufweisen, existiert ein Bedürfnis für ein Schaltungselement, welches Daten speichert und zur Verarbeitung dieser Daten durch Schwellenwertlogikverfahren verwendet werden kann.

Bekannte logische Verknüpfungsglieder mit Schwellenwert besitzen eine Gruppe von Stromsteuerschaltungen und scheinen vorteilhaft für diese Anwendung zu sein, außer daß diesen Verknüpfungsgliedern die Verzögerungselemente fehlen, die zwischen Volladdierer des Serienmultiplizierers gefügt sind. Deshalb ist es möglich, die Daten durch Schwellenwertlogik zu verarbeiten, aber eine Speicherung der Daten ist nicht vorgesehen.

USA.-Patentschrift 2 888 579 offenbart eine digitale Schaltung, welche als Speicher-Prozessor-Element benutzt werden kann. Die Schaltung weist ein Flip-Flop auf, deren Ausgänge über je einen Transistor mit je einem Kondensator gekoppelt sind. Die Transistoren werden zur Ladung der zugehörigen Kondensatoren in Übereinstimmung mit dem Zustand des Flip-Flops betrieben. Das Ausgangssignal der Schaltung wird durch Abtastung der in den Kondensatoren gespeicherten Ladung über ein kurzgepulstes Intervall erhalten. Die Kondensatoren dienen dazu, ein kräftiges Ausgangssignal zu erzielen. Die bekannte Schaltung weist keine Einrichtung zur Verzögerung eventuell angelegter Daten auf.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Spsicher-Pfozessor-Eleraent zu schaffen, welches Teil einer Schwellwertschaltung sein kann.

Die Erfindung ist dadurch gekennzeichnet, daß die erste und zweite Ladungsspcichereinrichtung im Zusammenwirken mit den ersten und zweiten Schalteinrichtungcn in der Lage ist, Ladungsbedingungen aufrechtzuerhalten, die für den Zustand der Zweizu-Standsschaltung für eine vorbestimrote Zeit repräsentativ sind, welche die Dauer dieses Zustandes übersteigt.

Vorzugsweise ist die Schaltung eine bistabile Kippstufe mit ersten und zweiten Eingangsklemmen, die

t5 Koppeleirmchtung weist erste und zweite Einrichtungen zum jeweiligen Ankoppeln von Zwei-Wege-Eingangssignale an die erste und zweite Eingangsklemme und die erste und zweite Schalteinrichtung weist erste und zweite asymmetrisch leitende Einrichtungen auf.

Die bistabile Kippstufe kann ein kreuzgekoppeltes Transistorpaar für alternative Leitung aufweisen, die erste und zweite Ladungsträ^r-Ein richtung kann die parasitäre Basis-Kollektor-Ka^azität von jeweils einem als Emitterfolger geschalteten Paar von Tran-

J5 sistoren einschließen, und die Steuereinrichtung kann ein emittergekoppeltes Paar von Transistoren aufweisen. Die erste und zweite Einrichtung kann jeweils einen als gemeinsamen Kollektor geschalteten Transistor von entgegengesetztem Leitfähigkeitstyp zu den Transistoren der bistabilen Kippstufe aufweisen, wobei die Emitterelektrode jeweils mit der ersten oder zweiten Eingangsklemme verbunden ist.

Eine weitere Steuereinrichtung kann zur Abgabe eines Steuersignals zum alternativen Schließen und Trennen der Schalteinrichtung und zum alternativen Trennen und Betätigen jeweils einer Signalkoppeleinrichtung vorgesehen sein.

Die logische Schaltung mit Schwellenwert kann eine Mehrzahl von Elementen gemäß Gründung umfassen, wobei die Ausgangsklemmen der Elemente jeweUs mit einer Schwellenwertlogik-Sammelleitung verbunden sind; ferner gibt eine Steuereinrichtung ein Steuersignal zur Trennung der Schalteinrichtung in jedem Element und zur Schließung der Eingangssignal-Koppeleinrichtung abwechselnd zu der Schließung der Schalteinrichtung und zur Trennung der Eingangssignal-Koppeleinrichtung in jedem Element ab, und eine Einrichtung spricht auf die Ströme in den Sammelleitungen infolge der Mehrzahl der EIements an und errichtet vorbestimmte Potentiale auf den Sammelleitungen. Es kann eine Bezugspotentialquelle vorgesehen sein und eine Einrichtung zum Vergleich des Potentials der einen Sammelleitung mit dem Bezu^spotential, wenn die Eingangssignal-Koppeleinrichtung geschlossen ist. Die Vergleichseinrichtung kann ein viertes Element gemäß Erfindung umfassen.

Die Erfindung wird nunmehr unter Bezugnahme auf die Zeichnung beschrieben. Dabei zeigt

F i g. 1 eine schematische Darstellung eines Speicher-Prozessor-Elementes gemäß Erfindung,

F i g. 2 ein Impulsdiagramm von Steuersignalen an den Speicher-Prozessor-Elementen nach Fig. 1, um dieses gemäß« einem Zyklus von Operationen lu treiben,

F i g. 3 und 3 A symbolische Blöcke, welche das Speicher-Prozessor-Element nach Fig. 1 symbolisch repräsentieren,

Fi g. 4 eine alternative Eingangsanordnung für das Speicher-Prozessor-Element nach Fig. 1,

F i g. 5 eine Blockschaltung einer Schwellwertlogikaddierschaltung einschließlich einer Gruppe von Speicher-Prozessor-Elementen,

F i g. 6 ein Blockschaltbild einer Schwellwertlogik-Zweierkomplement-Schaltung einschließlich einer Gruppe von Speicher-Prozessor-Elementen und

F i g. 7, 8 und 9 Blockschaltbilder von alternativen Schwellwert-Zweierkomplement-Schaltungen.

Wie sich aus F i g. 1 ergibt, empfängt ein Speicher-Prozessor-Element 10 Eingangssignale über Klemmen 11 und 12. Wenn in dem Element 10 gespeichert wird, wird eine Ausgangsstromeinheit, repräsentativ für die gespeicherten Daten, zu der einen oder anderen eines Paares von Ausgangsklemmen 13 bzw. 14 geleitet.

Die Eingangsklemmen 11 und 12 werden über ein Paar von als Emitterfolger geschalteten Transistoren

16 und 17 und ein Paar von Dioden verbundenen Transistoren 18 und 19 mit den Eingängen eines Flip-Flops oder Kippschaltung 20 verbunden. Das Flip-Flop oder die bistabile Kippschaltung 20 umfaßt ein Paar in konventioneller Weise kreuzgekoppelte Transistoren 21 und 22, welche alternativ leiten.

Eine Betriebsspannungsquelle 23, die als Kreis mit Pluszeichen dargestellt ist, führt Betriebsvorspannung an das Flip-Flop 20. Das Symbol deutet an, daß eine positive Klemme einer Stromquelle mit konstantem Potential mit der Schaltung an dem gezeigten Punkt verbunden ist und daß die negative Klemme geerdet ist.

Dieses Symbol ist in der ganzen Fig. 1 zur Darstellung von Verbindungen zwischen der Schaltung nach Fig. 1 und der gleichen Betriebsspannungsquelle benutzt.

Eine weitere Betriebsspannungsquelle 15 liegt an dem Speicher-Prozessor-Element 10 über eine Klemme 24 an. Diese gibt ein periodisches Vorspannungssteuersignal 25 ab, das in F i g. 2 dargestellt ist, und dient zur Steuerung der Betriebsweise des Flip-Flops 20 nach Fig. 1.

Das Flip-Flop arbeitet in dem Bereitschaftszustand, wenn das Signal 25 nach F i g. 2 auf dem unteren positiven Potential während der Zeit I₁ nach t₂ ist. Dieses Potential ist genügend niedrig, so daß einer der Transistoren 21 oder 22 leitet, je nach dem welche Information in dem Flip-Flop gespeichert ist.

Unter Berücksichtigung, daß die an das Speicher-Prozessor-Element 10 angelegten Eingangssignale Zweiwege-Datensignale sind, wird darauf hingewiesen, daß während der Betriebsbereitschaft-Operation die Eingangssignale Potentiale aufweisen, welche positiver sind als das Potential des Signals 25 zwischen den Zeiten t_t und t₂ nach Fig. 2. Die Eingangssignale werden jedoch über die Emitterfolger 16 und

17 dem Emitter der Transistoren 18 und 19 zugeführt, die nichtleitend gesteuert sind, da ihre Vorspannung nicht ausreicht, einen merklichen Strom durch die Transistoren 18 und 19 zu führen. Während die Transistoren 18 und 19 nichtleitend sind, ist der Leitzustand des Flip-Flops 20 unbeeinflußt von den an den Eingangsklemmen 11 und 12 anliegenden Datensignalen.

Während der Betriebsbereitschaft wird ein zweites Vorspannungssteuersignal 26 OF i g. 2) von der Quelle 15 nach Fig. 1 dem Speicher-Prozessor-Element 10 über eine Klemme 27 den Basiselektroden der Transistoren 28 und 29 zugeführt. Das Potential des Betriebssteuersignals 26 zwischen den Zeiten Z₁ und /₂ nach F i g. 2 ist positiv und besitzt eine Gröije, die nahezu dem Potential V der Quelle 23 gleichkommt. Die Transistoren 28 und 29 sind so vorgespannt, daß sie Strom von der Betriebsspannungsklemme 23' über die Transistoren 28 und 29 sowie die Dioden 31 und 32 den Kollektorelektroden der Transistoren 21 und

ίο 22 Strom zuführen.

Da die Dioden 31 und 32 während der Betriebsbereitschaft leiten, werden die Potentialpegel der Kollektorelektroden der Transistoren 21 und 22 jeweils durch die Dioden 31 und 32 an die Basiselektroden der Transistoren 33 und 34 angekoppelt. Die Transistoren 33 und 34 sind jeweils als Emitterfolger geschaltet.

Parasitäre Basis-Kollektor-Kapazitäten der Transistoren 33 und 34 sind in Fig. 1 durch überbrük-

ao kende Kondensatoren dargestellt und speichern Ladungsmengen, die proportional dem Potentialpegel sind, welche über die Dioden 31 und 32 von den Kollektorelektroden der Transistoren 21 und 22 angekoppelt werden, während das Flip-Flop 20 in Betriebsbercitschaft ist. Die Emitterfolger der Transistoren 33 und 34 koppeln Potentiale von ihren Basis-Elektroden zu ihren Emitter-Elektroden und zu einer Stromsteuerschaltung 35.

In der Stromsteuerschaltung 35 werden die Potentiale auf den Emitter der Transistoren 33 und 34 direkt den Basiselektroden von Transistoren 36 und 37 zugeführt. Ein Emitterschaltungstransistor 38 regelt für die Transistoren 36 und 37 zur Verfügung gestellten Emitterstrom. Ein Steuertransistor 38 schließt und öffnet die Steuerschaltung 35 in Abhängigkeit von Steuersignalen, die an einer Steuerklemme 40 angelegt werden.

Wenn das von einer Steuersignalquelle 42 an die Klemme 40 angelegte Steuersignal auf Erdpotential ist, wird die Stromsteuerschaltung betätigt oder geschlossen. Solange die Steuerschaltung 35 betätigt ist, wird im wesentlichen der gesamte verfügbare Emitterstrom des Transistors 38 durch einen der Transistoren 36 oder 37 gesteuert. Der Transistor 36 oder

37 mit dem höheren positiven Potential an seiner Basis-Elektrode leitet im wesentlichen den gesamten Strom des Transistors 38.

Dieser durch den Transistor 38 geführte und entweder durch den Transistor 36 oder den Transistor 37 geleitete Strom besitzt eine vorbestimmte Größe und ist das Ausgangssignal des Speicher-Prozessor-Elementes. Dieser Ausgangsstrom wird als »Stromeinheit« betrachtet.

Ein Steuersignal mit positivem Potential, welches

von der Steuerquelle 42 an die Steuerklemme 40 angelegt wird, hat einen genügenden Wert, um den Transistor 39 in solchen Leitzustand zu bringen, da£ der gesamte, vom Emitter geschalteten Transistor 3S geführte Strom aufgebracht wird. Als Ergebnis sind

die Transistoren 36 und 37 der Steuerschaltung 3£ gesperrt

Zusammenfassend kann gesagt werden, daß während der Betriebsbereitschaft das Speicher-Prozessor-Element 10 von den Eingangssignalen abgetrennt ist weil das erste Vorspannungssteuersignal 25 an dei Klemme 24 die Transistoren 18 und 19 sperrt Gleichzeitig hält das Flip-Flop 20 gespeicherte Information zurück, und das zweite Vorspannungssteuer·

signal 26 ermöglicht es, daß der Zustand des Flip-Flops 20 an die Steuerschaltung 35 angekoppelt wird, so daß bestimmt wird, welcher der Transistoren 36 oder 37 in den Leitzustand gebracht wird, und eine Ausgangsstromeinheit an der zugehörigen Klemme 13 oder 14 abgegeben wird.

Um 'ie in dem Element 10 gespeicherte Information zu ändern, werden die Vorspannungssteuersignale 25 und 26 an den Klemmen 24 und 27 so transponiert, daß ein Potential in der Nähe des Betriebsspannungspotentials V an die Klemme 24 und ein niedriges positives Potential an die Klemme 27 angelegt wird. Diese neuen Potentialpegel sind in Fig. 2 zwischen den Zeiten /„ und t_% gezeigt. Und das positive Potential an der Klemme 24 ist groß genug, um die Transistoren 21 und 22 zu sperren. Als Ergebnis hiervon werden die als Dioden geschalteten Transistoren 18 und 19 zwischen der Betriebsspannung 23 und Erde leitend geschaltet. Es wird erneut daran erinnert, daß die Eingangssignale Doppelweg-Datensignale sind, und es wird darauf hingewiesen, daß ein hohes Potential an einen Eingang des Flip-Flops 20 und ein niedriges Potential an den ö.Jcren Eingang angelegt wird. Das positive Potential der Klemme 24 führt dazu, daß die Basen der Transistoren 21 und 22 bezüglich ihres Potentials so lange steigen, bis die Dioden 18 und 20 die Potentiale der Base-, der Transistoren 21 und 22 an die Potentiale klammern, welche den gerade anliegenden Eingangssignalen entsprechen.

Da die EingangsUlemmcn 11 und 12 des Sp:ichcr-Proze: c:-r.!cric":tc3 10 gewöhnlich rr.it den Ausgangsklemmen anderer Speicher-Prozessor-Elementc verbunden sind, die ebenfalls durch die Vorspannungssteuersignale 25 und 26 gesteuert werden, sind die an den Eingangsklemmen 11 und 12 angelegten Informationssignale bezüglich ihrer Dauer nach dem Vorspannungssteuersignalübergang zur Zeit .'., beschränkt. Die Dauer ist auf ein Intervall beschränkt, während welchem die Ladung auf den parasitären Basiskapazitäten der Transistoren zurückgehalten wird, ähnlich der Transistoren 33 und 34. So wird das Intervall zwischen den Zeiten f., und t₃ in F i g. 2 auf eine Zeit begrenzt, die gleich der erforderlichen r.ntladungszeit für die parasitären Kapazitäten der Transistoren 33 und 34 ist.

Die beiden unterschiedlichen Potentiale der Basen der Transistoren 21 und 22 setzen das Flip-Flop 20 in dem einen oder anderen der beiden stabilen Zustände, wenn die Vorspannungssleuersignale 25 und 26 erneut zur Zeit i₃ wechseln, wie aus Fig. 2 ersichtlich. Da die Eingangssignale den Zustand des Flip-Flops fixieren, entscheidet folglich das Flip-Flop 20, welches der beiden Eingangssignale auf höherem Potential ist.

Da das niedrige Potential in der Klemme 27 zwischen den Zeiten f₂ und f., zugeführt wird, werden die Transistoren 28 und 29 sowie die Dioden 31 und 32 gesperrt. Als Ergebnis werden die Kollektor-Elektroden der Transistoren 21 und 22 von den Basis-Elektroden der Transistoren 33 und 34 entkoppelt. Nur die in den parasitären Kapazitäten gespeicherte Ladung an den Basen der Transistoren 33 und 34 hält diese Transistoren temporär in ihren jeweiligen Leitzuständen von der Zeit i, bis zur Zeit t₃. Deshalb bleibt das Ausgangssignal des Elementes 10 während der Zeit t_z konstant, wenn neue Information in das Flip-Flop 20 eingespeichert wird.

Das symbolische Speicher-Prozessor-Element 50 nach F i g. 3 wird in den Blockschaltungen von Schwellenlogikschaltungsanordnungen verwendet, die noch zu beschreiben sind.

5 Obwohl die Vorspannungssteuersignal-Eingangsklcmmen 24 und 27 nach F i g. 1 in der symbolischen Darstellung nach Fig. 3 fortgelassen sind, versteht es sich, daß solche Vorspannungssteuersignale an den Bleck 50 angelegt werden, genauso an das Element

ίο 10 nach Fig. 1. Deshalb besitzt jede Schweüenwert-IrgikschcHung mil dem Spcicher-Prozessor-Element Ji) eine \ orspannungssignalquclle 15 zur Anlage eines Paares von Vorspannungssignalen gleichzeitig an jede:; Element 50.

Die Steuerklemme 40 ist ebenfalls in dem Block 50 fortgelassen, was andeuten soll, daß die Klemme 40 für den Betrieb des Spcicher-Prozessor-Elementcs gemäß Block 50 nicht benötigt wird.

Alle anderen Ein- und Ausgangsklemmen des EIemeines 10 in Fig. 1 sind in dem Block 50 nach F i g. 3 enthalten. So sind die Zweiwege-Eingangsklemmen 11 und 12 unten am Block 50 eingezeichnet und die Zweiwege-Ausgangsklemmen 13 und 14 oben am Block 50. Es wird darauf hingewiesen, daß die Ausgangsklemmen 13 und Ϊ4 rechts gegenüber links vertauscht sind. Diese Vertauschung wird aus Gründen der bequemeren Bezugszifferverteilung durchgeführt.

In dieser Konvention wird »1« in dem Element 50 gespeichert, wenn das an der Klemme 11 anliegende Potential höher als das an der Klemme 12 anliegende P"tcr;tin¹ ist. Wenn danach eine »1'- in dem Element 50 gespeichert wird, wird ein Einheitsstrom in die Klemme 14 gezogen. In der Abmachung sind die Ein- und Ausgangs-» 1 «-Klemmen links und die »0«- Klemmen rechts gezeichnet.

F i g. 3 A zeigt ein weiteres symbolisches Speicher-Prozessor-Elemcnt 51, welches dem Element 50 ähnlich ist. außer daß das Element 51 die Steuerklemme

i" 40 aufweist, da Verknüpfungsglied-Stcuersignale beim Betrieb des Elementes 51 angewendet werden. Die Stcuerklcmme 40 nach F i g. 3 A entspricht der Klemme 40 nach F i g. 1 und empfängt demnach Signale zur Betätigung bzw. Trennung des Ausgangs des Elementes 10.

Es wird nunmehr auf F i g. 4 Bezug genommen, die eine alternative Schaltung zum Einkoppeln von Signalen in das Element 10 nach F i g. 1 zeigt. Entsprechende Elemente sind in F i g. 1 und 4 in den gleichen Bezugszeichen gezeigt.

So koppelt ein Paar PNP-Transistoren 53 und 54 Eingangssignale von den Klemmen 11 und 12 ieweil: zu den Basis-Elektroden der Transistoren 21 und 27 in dem Flip-Flop 20. Die Transistoren 53 und 5Ί sind so angeordnet, daß die Eingangssignale an der Basis-Elektroden anliegen. Die Kollektoren sind mi Erde verbunden, und die Emitter sind jeweils mi den Basis-Elektroden des anderen Transistors gekoppelt. Das Vorspannungssteuersignal 25 wird an di< Eingangsklemme 24 angelegt und betätigt bzw. sperr die Transistoren 53 und 54. Wenn die Transistorer 53 und 54 betätigt werden, werden Eingangssignal! durch die Transistoren 53 und 54 an die Emitterelektroden angekoppelt, wie bei bekannten Emitterfolger

fi5 schaltungen. Auf diese Weise werden Signale an da Flip-Flop 20 gegeben.

Wie zuvor erwähnt, kann das Speicher-Prozessor Element 10 nach F i g. 1 in Gruppen zur Bildung voi

409507/39.

Tr

Schwellenwertlogikschaltungen verbunden werden. Beispiele solcher Schwellenwertlogikschaltungen sind in den Fi g. 5 bis 9 beschrieben.

Die Schweüenwertlogikschaltungen nach Fig. 5 bis 9 erzeugen Ausgangssignale, die sich durch einen Strom manifestieren, der durch den einen oder den anderen der beiden Ausgangsklemmen fließt. Eine logische Entscheidung darüber, welcher der beiden Ausgänge leiten soll, wird durch Vergleich einer anatentialpegel auf der Summen-Sammelleitung 69 und einer Übertrag-Sammelleitung 72, während die Iniormalion gespeichert wird.

Wenn die Vorspannungssteuersignale nach F i g. 2 zum Zeitpunkt I₂ sich ändern, werden Potentiate, welche die Summen- und Übertragsini'ormation auf den jeweiligen Sammelleitungen 69 und 72 darstellen, an die Eingänge der Flip-Flops in den Elementen 61 und 62 angelegt. Beginnend bei der Zeit I₂ empfan-

ausgebildet ist. Es sind vier Speicher-Prozessor-Elemente 61. 62, 63 und 64 vorgesehen und eine Stromsteuerschaltung 66 ist in der Addiererschaltung 60 eingeschlossen.

Das Element 61 dient zum Empfang und zur Speicherung eines Summenbit, das sich aus der Addition von zwei Eingangsbit ergibt, die in den Elementen 63 und 64 gespeichert sind, und eines Übertragbits.

logen Summe von gewichteten Eingängen mit einem io gen die Flip-Flops in den Elementen 61 und 62 die Bezugs- oder Schwellenwertpegel gemacht. Jede neue Summe- und Übertrag-Information und spei-Schwciienwertlogikschaltung erzeugt einen Strom ehern diese.

durch eine erste Ausgangsklemme, wenn die Summe Zur Zeit Λ. speichern die Flip-Flops in den EIe-

der gewichteten Eingänge gleich oder größer dem menten 61 und 62 die neue Summe- und Übertrag-Schwellenwertpegel ist und produziert einen Strom 15 Information, die an die Ausgänge dieser Elemente als durch die zweite Ausgangsklemme, wenn die Summe Stromeinheiten abgegeben werden,
der gewichteten Eingänge kleiner als der Schwellen- Während die Summe und der übertrag zwischen

wertpege! ist. den Zeiten Λ, und /., gespeichert wird, werden zwei

In F i g. 5 ist eine Blockschaltung aus Speicher- neue Informätionsbits in den Elementen 63 und 64 Prozessor-Elementen dargestellt, die als Schwellen- 20 zur Summation mit dem gerade erzeugten Übertragwcrtlogik - Zweibit - Vollserienaddiererschaltung 60 bit gespeichert. Die Summation wird bei der nächsten ------- -' Übertragzeit durchgeführt.

Wenn zur Zeit f., die Elemente 61, 62, 63 und 64 alle neue Information speichern, sind neue Potential-25 pegel in den Ausgangs-Sammelleitungen 67 und 68 und auf den Summen- und Übertrag-Sammelleitungen 69 und 72 errichtet. Diese neuen Potentialpegel bestimmen das Ausgangssignal und die bei der nächsten Übertragzeit zu speichernde Summe und den das im Element 62 gespeichert ist. Die Größe des im 30 Übertrag.
Element 61 gespeicherten Summenbits, entweder »1« Die in den Summen- und Übertragselementen 61

oder »0«, wird durch Vergleich des variablen an und 62 zu speichernden Summen- und Übertragbits dem Null-Eingang des Elementes 61 anliegenden Po- werden in Übereinstimmung mit der Logik der binätentials mit einer festgelegten, am »1 «-Eingang lie- ren Arithmetik gebildet. Die Tabelle I verifiziert diese gendcn Schwellenwertspannung bestimmt. Während 35 Logik,
das Element 61 ein Bit speichert, wird die Größe

durch eine auf den Sammelleitungen 67 bzw. 68 ge- Tabelle I

führte Stromeinheit angezeigt, abhängig davon, ob eine »1« oder eine »0« gespeichert ist.

Die zu einer Summen-Sammelleitung 69 gesteuerten Stromeinheiten bestimmen das Potential am Nulleingang des Elementes 61. Diese Stromeinheiten werden von einer Stromquelle 70 über einen Widerstand 71 und die Summensammelleitung 69 zu den »!«-Eingängen der Speicher-Prozessor-Elemente 62. 63 und 64 sowie zu der Steuerschaltung 66 geleitet. Die Anzahl der Stromeinheiten hängt davon ab, ob die Elemente 62, 63 und 64 eine »1« speichern oder nicht und ob ein Übertrag in der Summation erzeugt wird oder nicht. 5"

Der Addierer 60 arbeitet in Abhängigkeit von Vorspannungssteuersignalen, die gleichzeitig von der Quelle 15 an alle Speicher-Prozessor-Elemente abgegeben werden. Diese Vorspannungssteuersignale

	Eingange	c,	Ausgänge	S
A	B	0	^C/-l	0
0	0	1	0	1
0	0	0	0	1
0	1	1	0	0
0	1	0	1	1
1	0	1	0	0
1	0	0	1	0
1	1	1	1	1
1	1	1

In Tabelle I sind die Variablen A und B in der Elementen 63 und 64 gespeicherte Eingangsbits, be-

_ vor die Transfer-Operation eingeleitet wird. Die Va-

entsprechen den in Fig. 2 gezeigten. Die Leitungen 55 riable C, ist das im Element 62 aus der zurückliegenvon der Quelle 15 enden am Block 60 und sind nicht den Summation gespeicherte Übertragsbit Die Va-

zu allen Speicher-Prozessor-Elementen fortgeführt, um die Zeichnung zu vereinfachen.

Kurz gesagt, arbeitet die Addiererschaltung in der folgenden Folge. Ursprünglich sind das Summerf-lement 61 und das Übertragselement 62 ieer, und erste und zweite Bits welche neue aufzusuiötnierende Bits darstellen, werden jeweils in den Eingimgseleffleüten 0 und 64 gespeichert. Die gespeicherte Infomation wird an die Ausgänge der Elemente. 63 und 64 mit JEJüfe von Strom gekoppelt, d& SüäfSif das eine öder ändere der AisgangsKfeiöiföö ^!Jäes '.Eleäfteüfes .geführt wird. DiiSe Si d Ϊ

riable C₁ ₁ ₁ ist das Übertragsbit und die Variable S ist das Summenbit, welches als Ergebnis der Summation eier Variablen A, B und C₁ erzeugt wird.

Die Analyse der Tabelle I zeigt, daß die folgender beiden Gleichungen zur Darstellung von Schwellenwertlogikfunktionen für die Surnmationsoperatior Verwendung finden können:

Σ>2Ξ -= 1

Σ <2S = 0

riablen die gleichen Eingangsvariablen als in Gleichung (2) dar. Die Summe

η- .1

f„ + 2C,., (2)

2· > 2 5 = 0

2¹ < 2 S = i

Die Gleichung (1) wird durch die Schaltung nach Fig. 5 realisiert. Eine ähnliche Schaltung kann für Gleichung (2) gezeigt werden, eine solche Schaltung wurde jedoch fortgelassen, um die Beschreibung kurz zu halten.

In Gleichung (1) stellt die Variable X_n die /i-te Eingangsvariable einer Gruppe von VariablenX₁ =A, X₂ = B und λ'., = C₁ dar. X_n kann einen Wert von 1 oder 0 haben. Deshalb kann die Summe

von null bis drei Einheilen bei jeder speziellen Summation variieren. Die Variable ü_i+1 wird mit 2 in der Gleichung multipliziert, um anzuzeigen, daß zwei Stromeinheiten von der Quelle 70 durch den Widerstand 71, die Summen-Sammelleitung 69 und die Steuerschaltung 66 gesteuert werden, wenn C,_M richtig ist.

In Gleichung (2) sind die Variablen Ύ_η und C₁^₁ jeweils die Komplemente der Variablen X_n und C₁₄.,.

Die durch den Widerstand 71 geführten Stromeinheiten errichten ein Summen-Sammelleitungspotential, welches mit dem ersten Bezugs- oder Schwellenwertpotential V_Rx verglichen wird, das an der Klemme 75 anliegt. Das erste Bezugspotential V_Rl errichtet einen Schwellenwertpegel, so daß das Summenelement 61 nur dann auf »1« gesetzt wird, wenn drei oder mehr Stromeinheiten durch den Widerstand 71 und die Summen-Sammelleitung 69 geführt werden. Anderenfalls wird das Element 61 auf »0« gesetzt.

Eine weitere Analyse der Tabelle I zeigt, daß die folgenden beiden Gleichungen verwendet werden können, um Schwellenwertlogikfunktionen für die Übertragserzeugung darzustellen.

(3)

wenn

<_itI
2>2C_iti = 0

C_{1 + 1}=VV_n

_fM = 0
^ 2C₁₊₁ = I

Auch die Gleichung (3) wird in der Schaltang nach Fig.5 realisiert. Eine ähnliche Schaltung könnte fur Gleichung (4) gezeichnet werden, wurde jedoch zur Verkürzung der Beschreibung fortgelassen.

In den Gleichungen (3) und (4) stellen die Vakann von null bis drei Einheiten schwanken.

Die durch einen Widerstand 74 und die Übertrag-Sammelleitung 72 geführten Stromeinheiten errichten

ίο ein Übertrag-Sammelleitungspotentialpegel, welches mit einem zweiten Bezugspotential V_R., verglichen wird, welches an der Null-Eingangsklemme 76 des Übertrag-Elementes 62 und an die Einp.angsklemme 77 der Steuerschaltung 66 anliegt. Dieses zweite Bezugspotential errichtet einen Schwellenwertpegel, so daß das Übertrag-Element 62 auf »1« gesetzt und die Steuerschaltung 66 zwei Stromeinheiten zu der Summen-Sammelleitung 69 abschneidet, wenn ein oder keine Stromeinheit durch den Widerstand 74 und die Übertrag-Sammelleitung 72 geführt werden. Anderenfalls wird das Element 62 auf »0« gesetzt, und die Schaltung 66 steuert zwei Stromeinheiten durch die Übertrag-Sammelleitung 72.

Eine vollständige Analyse der Tabelle I mit Bezug auf die Operation des Addierers 60 nach F i g. 5 zeigt, dafi die Schaltung nach F i g. 5 die Eingangsbits A, B und das Übertragsbit C,- in einem Zyklus der in F i g. 2 gezeigten Signale summiert. Das Suinmenbit wird in dem Element 61 der F i g. 5 am Ende des Zyklus gespeichert und an die Sammelleitungen 67 und 68 für zusätzliche Verarbeitung bei Beginn des nächstfolgenden Zyklus der Steuersignale 25 und 26 angelegt.

In der Vorzeichen-Größe-Binärdarstellung einer dezimalen Zahl werden N Bits aufeinanderfolgend aufgereiht, und zwar mit dem niedrigstwertigen Bit an erster Stelle. Diese N Bits werden in zwei Komponenten unterteilt, und zwar eine Größenkomponente, die durch die ersten N-I-Bits der Folge und eine Vorzeichen-Komponente, die durch das letzte Bit der Folge dargestellt werden. Wenn das Vorzeichen-Bit eine »1« ist, ist die Binärzahl eine negative Zahl; wenn das Vorzeichen-Bit eine »0« ist. ist die Binärzahl positiv.

Bei der Umwandlung einer Vorzeichen-' "röße-Binärzahl in die äquivalente Zweier-Kompiement-Form werden die folgenden beiden Regeln angewendet:

1. Alle positiven Binärzahlen haben eine Zweier-Komplement-Zahl, die mit der positiven Binärzahl identisch ist.

2. Alle negativen Binärzahlen haben eine Zweier-Komplement-Darstellung, die durch Vervollständigung aller Bits der Vorzeichen-Größe-Darstellung der negativen Zahl und addieren eine »I« an die erhaltene Binärzahl abgeleitei ist.

Eine Schwellenwertlogikschaltung ist für die automatische Umwandlung von Vorzeichen-Größe-Binärzahlen in ihre Zweier-Komplement-Fonn entworfer worden. In Fig.6 ist eine Blockschaltung, mit fünl Speicher-Prozessor-Elementen, dargestellt die al; Schwellenwertlogik-Zweierkomplementsschaltung 8( angeordnet sind. Ein Speicher-Prozessor-Element 81 empfängt und speichert jedes Bit der Zweier-Komple mentform eines binären Wortes. Jedes Bit A des bi· nären Wortes wird zunächst an ein geschaltetes Spei cher-Prozessor-EIement 82 angelest und dort eesoei

°i

chert. Gleichzeitig wird ein Komplement ~Ä in einem anderen geschalteten Speicher-Prozessor-Element 83 gespeichert. Zusätzliche geschaltete Speicher-Prozessor-Elemente 84 und 85 empfangen und speichern jeweils ein Vorzeichen-Bit SGN und ein Übertrag-Bit Cj _T _v das durch eine Addition erzeugt ist.

Es wird darauf hingewiesen, daß die Ausbildung der Schaltung 80 ähnlich der Ausbildung der Addierschaltung nach F ί g. 5 ist, außer daß fünf an Stelle von vier Speicher-Prozessor-Elemente vorgesehen sind und daß die vier Elemente 82, 83, 84 und 85 geschaltet (gated) werden. Diese vier Elemente werden so geschaltet, daß jedes nur eine gewisse Zeit lang operativ ist.

Die »1«- und »O«-Ausgänge der Elemente 82, 83, 84 und 85 sind jeweils mit einer Summen-Sammelleitung 89 und einer Übertrag-Sammelleitung 93 verbunden. Der »!«-Eingang des Übertrag-Elementes 85 ist mit der Übertrag-Sammelleitung 93, und der »1«- Eingang des Summenelementes 81 ist mit der Summen-Sammeüeitung 89 verbunden.

An die »O«-Eingänge der Elemente 81 und 85 und an einen Eingang der Steuerschaltung 66 angelegte Bezugspotentiale errichten Schwellwertpegel, die zur Durchführung der gewünschten logischen Funktionen benötigt werden.

Beispielsweise erzeugt ein erstes Bezugspotential I⁷K₁ an der »O«-Eingangsklemme 87 des Elementes

81 einen Schwellwert, so daß das Summenelement 81 auf »1« nur dann gesetzt wird, wenn weniger als zwei Stromeinheiten von einer Quelle 86 über einen Widerstand 88 und die Summen-Sammelleitung 89 zu den Speicher-Prozessor-Elementen 82, 83, 84 und 85 und zu der Steuerschaltung 66 geführt werden. Das Element 81 wird deshalb auf »0c gesetzt, wenn mindestens zwei Stromeinheiten durch die Summen-Sammelleitung 89 geleilet werden.

Zusätzlich errichtet ein zweites Bezugspotential V_Ri an der »O«-Eingangsklemme des Elementes 85 einen solchen Schwellwert, daß eine »1« in dem Übertrag-Element 85 nur dann gespeichert wird, wenn keine Stromeinheit von der Quelle 86 über ei η Widerstand 92 und die Übertrag-Sammelleitung 93 . u den Speicher-Prozessor-Elementen 82. 83. 84 und 85 geführt wird.

Das erste Bezugspotential V _R] wird auch an eine Eingangsklemmc 86 der Steuerschaltung 66 zur Errichtung eines solchen Schwellenwertes angelegt, daß die Steuerschaltung 66 nur dann zwei Stromeinheiten an die Summen-Sammelleitung 89 abgibt, wenn mindestens zwei Stromeinheiten durch die Übertrag-Sammelleitung 93 geführt werden.

Ein Operationszyklus der Zweier-Komplemcm-Schaltung 80 schließt ein genügend langes Intervall ein, so daß alle Bits eines Wortes aus aufeinanderfolgenden Binärzahlen in ein äquivalentes Zweier-Komplemcnt-Zifferwort umgewandelt werden kann.

Während eines beliebigen Operationszyklus sind die Elemente 82, 83, 84 und 85 für die Erzeugung von Ausgangssignalcn immer dann unwirksam, wenn ein hohes Signal an ihrem Steuereingang anliegt. Deshalb wird das Element 82 für einen gesamten Operationszyklus immer dann abgetrennt, wenn das Vorzeichen-Bit SGN der Binärzahl eine »1« ist. Dns Element 83 wird alternativ in bezug auf das Element

82 betätigt und unwirksam gemacht, weil das Element

83 durch das Vorzeichen-Bit-Komplement ¹STTN gesteuert wird. Das Übertragelement 85 wird durch einen Puls T₀ betätigt, der ein postives Potential nur für die Dauer hat, daß das erste oder niedrigstwertige Bit der Einärzahl durch die Elemente 82 und 83 verarbeitet wird. Das Element 85 ist während des gesamten Operationszyklus betätigt, außer während der Dauer des positiven Potentials des Pulses T₀. Das Vorzeichen-Speicher-Element 84 wird alternativ mit Bezug auf das Übertragelement 85 betätigt bzw. unwirksam gemacht, weil das Komplement T₀ des Pulses T₁₁ an die Schaltklemme des Elementes 84 angelest ist.

D"as Element 84 führt zu einer Addition einer s 1« an das niedrigstwertige Bit eines Wortes immer dann, wenn das Vorzeichen-Bit SGN negativ ist, d. h. eine »1« ist.

Während eines beliebigen Operationszyklus und weaen der anliegenden Schaltsignale können nur immer zwei der vier Elemente 82. 83, 84 und 85 gleichzeitig betätigt sein. Deshalb ist das Element 84 und entweder das Element 82 oder das Element 83 zur Verarbeitung des niedrigwertigsten Eingangs-Bits betätigt, und das Übertrag-Element 85 und entweder das Element 82 oder das Element 83 sind zur Verarbeitung aller nachfolgender Bits der empfangenen Binärzahl betätigt.

Die Schaltung 80 wandelt Vorzeichen-Größe-Binärzahlen. die am :>1 «-Eingang des Elementes, 82 empfangen werden, in äquivalente Zweier-Komplemcnt-Zahlen in Übereinstimmung mit den zuvor festgestellten Regein für eine solche Umwandlung um.

Beispielsweise verschiebt sich eine positive Binärzahl in und durch die Schaltung 80 ohne Änderung des Wertes einer ihrer Bits. Ein positives Vorzeichen-Bit SGN, welches eine »0« ist, wird kontinuierlich an die Schaltklemme des Elementes 83 während des Operationszyklus zur Verarbeitung eines Wortes als positiver binärer Zahl angelegt. Deshalb wird das Element 82 kontinuierlich betätigt, und das Element 83 wird kontinuierlich während eines solchen Zyklus' unwirksam gemacht.

Während der Verarbeitung des ersten Bits der positiven Binärzahl wird das niedrigststellige Bit. d. h. eine »!'; oder eine »0« zunächst in dem Element 82 gespeichert, und zwar in Abhängigkeit von dem Wert des ersten Bits der Variablen A. Gleichzeitig speichert das Element 84 eine ->()<'. welche das positive Vorzeichen-Bit SGN darstellt. Der Ausgang des Übertrag-Elementes 85 wird während der Verarbeitung des ersten Bit unwirksam gemacht.

Während der Einspeicherung de? Bits in dem Verarbeitungszyklus zwischen den Zeiten r, und /., nach F i g. 2 wird der Inhalt der Elemente 82 und 84 mil den Sammelleitungen 89 und 93 verbunden. Der Inhalt der Elemente 83 und 85 wird gegenüber der Sammelleitungen 89 und 93 gesperrt, weil Schalt signale SOS! und T₀ die AusgangsstcuerschaKungei dieser Elemente unwirksam machen.

So werden Stromeinheiten durch die Sammclleitun gen 89 und 93 durch die Elemente 82 und 84 ge steuert. Die vom Element 82 stammende Stromein heit wird zu einer der beiden Sammelleitungen l· Abhängigkeit davon gesteuert, ob eine »]«. oder ein »0« im Element 82 in Darstellung der Variablen
gespeichert ist. Die vom Element 84 stammend Stromeinheit wird zu der Ubcrtrag-Sammelleitun 93 gesteuert, weil im Element 84 notwendigerwei; eine »0« in Darstellung des Vorzeichen-Bits 5GiV gi speichert ist.

210 037

15 16

Wenn das erste Bit der im Element 82 gespsicher- komplementiert, und eine weitere »1« wird hinzugeten Variablen/i eine »1« ist, speichert das Summen- fügr^ was die Summe = »0* werden läßt Gleiehzeielement 81 eine »1«, und das Übertrag-Element 85 tig wird eine »1« in dem Übertrag-Element 85 gespeichert eine- »0«, wenn die Information «uf den speichert, weil keine Stromeinheiteo auf der über-Sammelleitungen 89 und 93 La die Elemente 81 und 5 trag-Sammelieitung 93 zu den betätigten Elementen 85 zur Zeit t. übertragen wird. Die gespeicherte 83 und 84 geführt werden.

Summe ist eine »1«, weil eine Stromeinheit zu der Wenn das Element 83 eine »0« als Darstellung Summen-Sammelleitung 89 durch das Element 82 einer empfangenen »1« speichert, wird eine »1« in und keine Stromeinheit zu der gleichen Sammelein- dem Summen-Element 81 gespeichert, wenn die Inheit durch die Steuerschaltung 66 gesteuert wird. Wie xo formation auf der Sammelleitung 89 auf das Element zuvor festgestellt, speichert das Summenelement 81 81 übertragen wird. Auf diese Weise wird das ureine »1« nur dann, wenn weniger als zwei Stromein- sprünglich empfangene Bit zu einer »0« komplemenheiten auf der Summen-Sammelleitung 89 geführt tiert, und es wird eine »1« zugefügt, was die Summe werden. gleich »1« werden läßt. Gleichzeitig wird eine »0« Die Steuerschaltung 66 gibt nicht zwei Stromein- 15 in dem Übertragelement 85 gespeichert, weil eine heiten an die Summen-Sammelleitung ab, und das Stromeinheit durch die Übertrag-Sarrundleitung 93 Übertrag-Element 85 speichert eine »0«, weil eine durch das Element 83 beigesteuert wird.
Stromeinheit auf der Übertrag-Sammelleitung 93 in Zusätzliche Bits des negativen binären Wortes Abhängigkeit von einer im Element 84 gespeicherten werden durch die Schaltung 80 verarbeitet, während »0« geführt wird. ao der Ausgang des Elementes 84 unwirksam und der Wenn das erste im Element 82 gespeicherte Bit Ausgang des Übertragelementes 85 betätigt ist. Ereine »0« ist, speichern das Summenelement 81 und zeugte und in dem Ubertragelenient 85 gespeicherte das Übertrag-Element 85 eine »0«, wenn die Infor- Überträge werden nachfolgend empfangenen Kommation übertragen wird, wdl zwei Stromeinheiten plement-Bits ~Ä in Folgeordnung zugefügt Die gesowohl über die Summen-Sammelleitung 89 als auch 25 samte Schaltung arbeitet weiterhin als Ein-Bit-Addiedie Übertrag-Sammelleitung 93 geführt werden. rer, welcher die verbleibenden Bits der negativen Deshalb wird das erste Bit einer positiven Binär- Binärzahl in dem Operationszyklus für ein Wort verzähl an das Summenelement Ul angelegt und mit dem arbeitet.

gleichen Wert gespeichert, als das entsprechende Bit Auf diese Weise werden die Bits einer empfangeder empfangenen positiven binären Zahl. 30 nen, negativen Binärzahl komplementiert, und eine Zusätzliche Bits des Wortes einer positiven binären »1« wird an die empfangene Anzahl hinzugefügt, Zahl werden nicht analysiert, da sie die Betriebs- wodurch das Zweier-Komplement der empfangenen weise der Schaltung 80 betreffen, wobei jedoch der negativen Binärzahl gebildet wird. Die Wirkungs-Ausgang des Vorzeichen-Speicher-Elementes 84 für weise der Schwellwertlogik-Zweier-Komplementsalle Bits eines solchen Wortes nach dem ersten Bit 35 schaltung 80 ist sowohl für positive als auch für unwirksam gemacht ist. negative Binärzahlen erläutert worden. Bei der Be-Der Ausgang des Übertragelementes 85 ist für alle Schreibung der Operation ist klar, daß die logischen Bits nach dem ersten Bit des positiven Binärwortes Funktionen zur Umwandlung der Binärzahlen in betätigt, aber es können keine Überträge während der äquivalente Zweier-Komplementszahlen durch rich-Verarbdtung eines positiven binären Wortes vor- 4° tige Richtung der Schwellenwerte erzielt wird, und kommen. zwar mittels Referenzpotentiale, die an die Speicher In der Schaltung 80 werden negative binäre Wörter Prozessor-Elemente 81 und 85 und an die Steuerkomplementiert, und eine »1« wird an das erhaltene schaltung 66 angelegt werden.

komplementierte Binärwort in Übereinstimmung mit Es wird nunmehr auf F i g. 7 Bezug genommen, in der Regel zur Umwandlung binärer Wörter in äqui- 45 welcher eine alternative Anordnung der Zweiervalente Zweier-Komplement-Wörter angefügt Das Komplementschaltung gezeigt is* Die »1«- und »0«- negative Vorzeichen-Bit SGN, welches eine »1« ist, Ausgänge der Elemente 82,83,84 und 85 sind jeweils wird kontinuierlich an den Steuereingang des EIe- mit der Summen-Sammelleitung 89 und der Übermentjs 82 angelegt, und das Vorzeichen-Bit-Komple- trag-Sammelieitung 93 verbunden. Der »1 «-Eingang ment SUN wird kontinuierlich an die Steuerklemme 50 des Übertragelementes 85 ist mit der Übertrag-Sam des Elementes 83 während der Verarbeitung eines melleitung 93 und der »0«-Eingang des Summennegativen Binärwortes angelegt. Deswegen sind die Elementes 81 ist mit der Summen-Sammelleitung 89 Elemente 82 bzw. 83 unwirksam bzw. wirksam wäh- veibunden.

rend der Verarbeitung des negativen Binärwortes In der Anordnung nach F i g. 7 ist ein erstes Begemacht. 55 zugspotenlial V_Rv welches an dem Übertragelement Zunächst wird das erste Bit der Variablen Z im 85 anliegt, so gewählt, daß eine »1« in dem ÜberElement 83 gespeichert, und eine »1« wird in dem tragelement 85 nur dann gespeichert wird, wenn Vorzeichen-Speicher-Element 84 gespeichert, weil keine Stromeinheit auf der Übertrag-Sammelleitung das Vorzeichen-Bit SGN eine »1« ist. Gleichzeitig 93 geführt wird. Das erste Bezugspotential V_l({ wire wird der Ausgang des Übertrag-Elementes 85 un- 60 an die Steuerschaltung 66 so angelegt, daß diese zwe wirksam gemacht. Stromeinheiten auf die Summen-Sammelleitung 8i Wenn das Element 83 eine »1« als Darstellung nur dann steuert, wenn mindestens eine Stromeinhei eines empfangenen Bits »0« speichert, wird eine »0« auf der Übertrag-Sammelleitung geführt wird. Eir in dem Summen-Element 81 gespeichert, wenn die zweites Bezugspotential V_r<2 ist an dem Summen Information auf der Sammelleitung 89 auf das EIe- 115 element angelegt und wird so gewählt, daß eine »1< ment 81 übertragen wird, weil zwei Stromeinheiten in dem Summen-Element nur dann gespeichert wird von der Summen-Sammelleitung 89 geführt werden. wenn mindestens drei Stromeinheiten auf der Sum Daher wird das erste empfangene Bit zu einer »1« men-Sammelleitung 89 geführt werden.

2 310037

Die Anordnung nach Fig,7, welche auf unterschiedliehe Kombinationen von Schwelienwertpoten-Uajen anspricht als die Schaltung nach Fig.6_S erzeugt trotzdem die Zwebr-Kompie-rnents-Ausgangsfuoktion der Schaltung nach F ig. 6.

Es wird nunmehr auf F i g, S Bezug genommen, ha welcher eine andere Anordnung einer Zweier-Komplementschaltung dargestellt ist. Die »1«- und »0«- Ausgänge der Elemente 82 und 83, 84 und 85 sind an die jeweiligen Übertrag- und Summen-Sammelleitungen angeschlossen. Der »Oa-Eingang des Übertragelementes 85 ist mit der Übertrag-Sammelleitung 93, und der »O*-Eingang des Summenelementes 8J ist mit der Summen-Sammelleitung 89 verbunden,

In der Anordnung nach F i g. 8 ist ein erstes Bezugspotential V_Rl an das Übertragelement 85 angelegt und so gewählt, daß eine »1« in dem Ubertragelement 85 nur dann gespeichert wird, wenn mindestens zwei Stromeinheiten auf der Übertrag-Sammelleitung 93 geführt werden. Ein zweites Bezugspotential Vp₁, ist an die Steuerschaltung 66 angelegt und so gewählt, daß zwei Stromeinheiten zu der Summen-Sammelleitung 89 nur dann beigesteuert werden, wenn mindestens eine Stromeinheit auf der Summen-Sammelleitung 93 geführt wird. Ein drittes Referenzpotential V_Ra liegt an dem Summenelement 81 an und ist so gewählt, daß eine »1« in dem Summenelement nur dann gespeichert wird, wenn mindestens drei Stromeinheiten euf der Summen-Sammelleitung 89 geführt werden.

Auch die Anordnung nach Fig.3 erzeugt die Zweier-Koraplement-Ausgangsfunktion.

Es wird nunmehr auf die F i g, 9 Bezug genommen, die eine weitere Ausführungsfonn einer Zweier-Komplementsschaltung zeigt Die »li- aod »ö*-Ausgänge der Elemente 82, 83, 84 und 85 sind j&weils mit den

ίο Übertrag- und Suminen-Sammelleitungen verbunden. Der »(!«-Eingang des Überiragelementes 85 ist mit der Übertrag-Sammelleitung 93 und der »!«-Eingang des Summenelementes 81 ist mit der Summen-Sammelleitung 89 verbunden.

In der Schaltung nach Fig.9 wird ein Bezugspotential V_Ri so gewählt, daß eine »1« in dem Übertragelement 85 gespeichert wird und die Steuerschaltung 66 zwei Stromeinheiten zu der Summen-Sammelleitung 89 nur dann beisteuert, wenn mindestens zwei

Stromeinheiten auf der Übertrag-Sammelleitung 93 geführt werden. Das Bezugspotential V^ wird ebenfalls an das Summen-Element 81 angelegt, so daß dieses Element eine »1« nur dann speichert, wenn weniger als zwei Stromeinheiten auf der Summen-Sammelleitung 89 geführt werden.

Die Schaltung nach Fig. 9 erzeugt ebenfalls die Zweier-Komplements-Ausgangsfunktion.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

1. Speicher-Fruzessor-Element, das eine Zweizusiands-Sehaltung mit ersten und zweiten Ausgangsklemraen, eine Koppcleinrichtung zur Eingabe von Signalen an die Zweizustandsschaltung — wobei die Zweizustandsschaltung an den Ausgangsklemmen Signale abgibt, die für ihren Zustand repräsentativ sind — erste und zweite Ladungsträger-Speichereinrichtungen, erste und zweite Schalt-Einrichtungen zur jeweiligen Kopplung der ersten und zweiten Ausgangsklemmen an die erste und zweite Ladungsträger-Speicherfcinrichtung zur Speicherung des Zustands der ij Zweizustandsschaltung als Ladungsmenge und eine Steuereinrichtung zur Steuerung einer vorbestimmten Stromgröße zu der einen oder anderen der ersten und zweiten Ausgangsklemmen iii Abhängigkeit von der Ladung in der ersten und zweiten Ladungsspeichereinrichtung aufweist, dadurch gekennzeichnet, daß die erste (33) und zweite (34) Ladungsspeichereinrichtung im Zusammenwirken mit den ersten (31) und zweiten (32) Schalteinrichtungen in der Lage ist, Ladungsbedingungen aufrechtzuerhalten, die für den Zustand der Zweizusitandsschaltung für eine vorbestimmte Zeit repräsentativ sind, welche die Dauer dieses Zustands übersteigt.

2. Element nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung eine bistabile Kippstufe (20) mit ersten und zweiten Eingangsklemmen ist, daß die Koppele<nrv htung erste (16, 18) und zweite (17, 19) Einrichtungen zum jeweiligen Ankoppeln von Zweiwege-Eingangssignalen (von 11,12) an die erste und zweite Eingangsklemme und daß die erste und zweite Schalteinrichtung erste (31) und zweite (32) asymmetrisch leitende Einrichtungen aufweisen.

3. Element nach Anspruch 2, dadurch gekennzeichnet, daß die bistabile Kippstufe (20) ein Paar (21, 22) kreuzgekoppelter Transistoren zur alternativen Leitung aufweist, daß die erste und zweite Ladungsträger-Speichereinrichtung jeweils die parasitäre Basiskollektorkapazität eines als Emitterfolger geschalteten Transistors eines Paares (33, 34) einschließt und daß die Steuereinrichtung ein emittergekoppeltes Paar (36, 37) von Transistoren aufweist.

4. Element nach Anspruch 3, dadurch gekennzeichnet, daß die erste und zweite Einrichtung jeweils einen Transistor (Fi g. 4 — 53, 54) mit gemeinsamen (d. h. geerdetem) Kollektor aufweist, der vom entgegengesetzten Leitfähigkeitstyp zu den Transistoren (21, 22) der bistabilen Kippstufe ist, und daß die Emitterelektroden der Transistoren mit gemeinsamem Kollektor mit jeweils einem der ersten und zweiten Eingangsanschlüsse verbunden sind.

5. Element nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Betriebsspannungseinrichtung (15) zur Abgabe eines Steuersignals zum abwechselnden Eotätigen und Unwirksammachen der Schalteinrichtungen vorgesehen ist und abwechselnd die Eingangssignalkoppeleinrichtung unwirksam macht und betätigt.

6. Logische Schaltung mit Schwellwert, gekennzeichnet durch eine Mehrzahl von Elementen (62, 63, 64 in Fig, 5) nach einem der Ansprüche 1 bis 4, wobei die Ausgangsklemmen der Elemente jeweils mit einer Schwelhvcrtlogiksarameüettung (69, 73) verbunden sind; daß eine ßetriebsspannungseinrichtung (15) ein Steuersignal zum Unwirksammachen dex Schalteinrichtung in jedem Element und zur Betätigung der Eingansssignalkoppeleinrichtung alternativ zur Betätigung der Schalteinrichtung und Unwirksammacheu der Eingangssignalkoppeleinrichtung in jedem Element abgibt, und daß eine Einrichtung auf die Ströme in den Sammelleitungen infolge der Mehrzahl der Elemente anspricht und vorbestimmte Potentiale auf den Sammelleitungen errichtet.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß eine BezugspotentiaJqueUs (V_Rl) und eine Vergleichseinrichtung (61) zum Vergleich des Potentials der einen (69) Sammelleitung mit dem Bezugspotential vorgesehen sind, wenn die Eingangssignalkoppeleinrichtung betätigt ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Vergleichseinrichtung ein weiteres Element (61) gemäß einem der Ansprüche 1 bis 4 umfaßt.

9. Schaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß eine Steuerschaltung (66) auf das Potential der anderen (72) Sammelleitung anspricht und einen weiteren vorbestimmten Strom selektiv auf diese eine Sammelleitung beisteuert.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Mehrzahl der Elemente drei Elemente (62, 63, 64) umfaßt, daß es sich bei den beiden Sammelleitungen um Summen- und Übertrag-Sammelleitungen (69, 72) handelt und daß der andere vorbestirrkite Strom zweimal die vorbestimmte Größe ausmacht, daß ferner eine weitere Bezugspotentialquelle (V_R2) vorgesehen ist, die zusammen mit der Übertrag-Sammelleitung als Eingang zu einem der drei Elemente geschaltet ist.

11. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Mehrzahl der Elemente ein erstes (82) und ein zweites (83) Element zur Speicherung eines Eingangsbits und eines jeweiligen Komplements hiervon aufweist, ferner ein drittes Element (84) zur Speicherung eines Vorzeichen-Bits sowie eines vierten Elementes (85) aufweist, daß die beiden Sammelleitungen jeweils Summen und Übertrag-Sammelleitungen (89 bzw. 93) sind, daß der andere vorbestimmte Strom die zweifache vorbestimmte Größe hat und daß jedes der vier Elemente eine Einrichtung zur selektiven Unwirksammachung der Steuereinrichtung aufweist und daß eine weitere Bezugspotentialquelle (VR₂) vorgesehen ist, die zusammen mit der Übeirtrag-Sammelleitung als Eingang zu dem vierten Element geschaltet ist.