DE1957935A1 - Elektrischer Speicherkreis - Google Patents
Elektrischer SpeicherkreisInfo
- Publication number
- DE1957935A1 DE1957935A1 DE19691957935 DE1957935A DE1957935A1 DE 1957935 A1 DE1957935 A1 DE 1957935A1 DE 19691957935 DE19691957935 DE 19691957935 DE 1957935 A DE1957935 A DE 1957935A DE 1957935 A1 DE1957935 A1 DE 1957935A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- electrode
- charge
- circuit according
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Description
North American Rockwell Corporation, El Segundo,
Calif. / USA
Elektrischer Speicherkreis
Die Erfindung betrifft einen elektrischen Speicherkreis,
insbesondere einen solchen, der einen Speicherkondensator und Feldeffektelemente enthält.
Es wäre vorteilhaft, wenn man entweder P- oder N-Kanal
MOS-Elemente zur Herstellung eines MOS-Speicherkreises
mit geringem Energiebedarf und ohne übersetzung verwenden könnte. Wenn MOS-Elemente als Widerstände in einer
Ausführungsform mit bestimmtem Übersetzungsverhältnis betrieben werden, wird notwendigerweise Energie verbraucht.
Weiter müssen Elemente mit verhältnismäßig unterschiedlichen Widerständen verwendet werden, um eine Spannungshöhe
zu erzeugen, die verschiedene logische Zustände darstellt.
-2-009846/1528
Es wäre wünschenswert, Elemente mit den gleichen Abmessungen, d.h. mit der gleichen körperlichen Größe zu
verwenden, Hierfür müssen jedoch Vorrichtungen zur Erzeugung von Spannungshöhen, welche logische Niveaus darstellen,
verwendet werden, mit denen keine Spannungsteilung erforderlich ist.
Obwohl Kondensatoren leicht hergestellt und in Verbindung mit MOS-Speicherkreisen als Speicherelemente
h verwendet werden können, um ein System großer Brauchbarkeit
zu schaffen, sollte der Kreis eine nicht-destruktive Auslesemöglichkeit vorsehen. Sonst wäre nach Jeder
Leseperiode zusätzliche Energie erforderlich, um einen logischen Zustand, z.B. durch Laden oder Entladen des
Kondensators, wieder herzustellen.
Weiter verlieren die mit den Elektroden des MOS-EIementes
verbundenen Eigenkapazitäten Ladung durch Ableitung. Es müssen daher Mittel vorgesehen werden, um die
einen logischen Zustand darstellende Ladung solange zu halten, bis die Ladung geändert wird, um einen anderen
logischen Zustand anzuzeigen.
Ziel der Erfindung ist es, einen elektrischen Speicherkreis
zu schaffen, der diesen Forderungen entspricht. Es soll also ein MOS-Speicherkreis vorgesehen werden, in
welchem MOS-Elemente ohne Übersetzung und Kondensatoren
verwendet werden, um ein nicht-destruktives Auslesen der gespeicherten logischen Information möglich zu machen.
Der Kreis soll geringen Energieverbrauch haben und kleine Abmessungen aufweisen.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der elektrische Speicherkreis einen Kondensator, eine
erste Einrichtung zum Bedingungsweisen Laden des Kondensators während eines ersten Intervalls auf eine erste
009846/1528 _3-
diskrete Spannungshöhe und eine zweite Einrichtung, die auf die 'öieiciien Bedingungen anspricht, zur Änderung der
opaniiun&siiche des Kondensators während des folgenden
Intervalls, enthält, wobei die zweite Einrichtung so an-,
esc. -lossen ist, daß sie auf die geänderte Spannungshöne
anspricht.
In eitier Ausführungsform der Erfindung ist eine Einrichtung
.zum Laden eines ersten Kondensators über eine
Adrepseiimatrix auf eine erste diskrete Spannung oder
ein Potential, welche einen logischen Zustand während eine? ersten Intervalls darstellen, vorgesehen. Eine
Elektrode des Kondensators ist geerdet. Die andere Elektrode ist rr.il, der Steuerelektrode eines ersten MOS-EIe-
::;enves verbunden, welches auf die Ladung an dem Kondensator
anspricht. Die Eingangselektrode des ersten MOS-iixementes
ist mit einer Taktquelle verbunden und wird verwendet, um den gespeicherten logischen Zustand des
ersten Kondensators auszulesen.
Ein zweiter Kondensator, der bedingungsweise als Funktici.
des genannten logischen Zustande geladen wird, ist mit seiner einen Elektrode mit der Ausgangselektrode des
erste:. M03-Elements und mit seiner anderen Elektrode über
ein zweites MOS-Element mit der ungeerdeten Seite des
Kondensators verbunden, um Änderungen der Spannung auf
der Auscan^seiektrode des ersten MÖS-Elementes zurückzufUnrer.
und so die Aussteuerung der Steuerelektrode des ersten MOS-Elements auf die zweite diskrete Spannungshöhe
während eines folgenden Intervalls zu vergrößern. Als
2itennis der Möglichkeit, die S teuer spannung an der Steuerelektrode
des ersten MOS-Elements zu vergrößern, wenn der logiscne Zustand wahr ist, kann das erste MOS-Element so
00984B/1F2 8 BAD ORIGINAL'
gesteuert werden, daß die an seiner Ausgangselektrode
erscheinende Spannung den Schwellspannungsabfall des ersten MOS-Elements überwindet. Der erste Kondensator
ist als auf der einen Seite geerdet beschrieben. Es versteht sich, daß diese Seite jedoch auch auf einem
geeigneten Potential gehalten werden könnte.
Ladung, die vom ersten Kondensator durch Ableitung verloren gegangen ist, wird durch während der Rückführphase
zugeführte Ladung ersetzt.Der Kreis enthält auch ein weiteres MOS-Schaltelement, welches während eines
Lese/Schreib- Speieherzyklus eingeschaltet wird, um
die verteilten Kapazitäten der Leitung und der MOS-Elemente der Adressenmatrix eines Systems zu erden,
damit fehlerhafte Auslesungen verhindert werden.
Ein AusfUhrungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigen:
Fig. 1 eine Ausführungsform eines MOS-Speicherkreises,
der in einem Speichersystem verwendbar ist,
Fig. 2 Steuersignale, wie sie in den Kreisen während
eines Lese/Schreib- und Speicherzyklus verwendbar sind,
Fig. 3 eine Ausführungsform eines Speichersystems unter
Benutzung eines Speicherkreises nach Fig. 1.
In Fig. 1 ist eine bevorzugte AusfUhrungsform eines
einzelnen MOS-Speicherkreises 1 mit einer gemeinsamen Eingangs-Ausgangsleitung 2 einer nicht gezeigten Adressenmatrix
gezeigt, welche über ein MOS -Element J5 einer
-5-009846/1528
Schreibsteuereinrichtung mit einer Elektrode eines Kondensators 4 verbunden ist. Die andere Elektrode des Kondensators
ist an Erde gelegt. Die Elektrode könnte für bestimmte Anwendungen auch mit einer Ruhespannung verbunden
sein. Das Erdpotential soll nur eine Möglichkeit darstellen. Die gemeinsame Eingangs/Ausgangsleitung 2
ist weiter mit einer Elektrode 17 eines Kondensators 5 über ein MOS-Element 6 einer Lese/Rückstellsteuereinrichtung
verbunden. Die Elektrode 38 des Kondensators 5 ist über ein MOS-Element 7 mit einer Spannungsquelle -V
und über ein MOS-Element 8 mit der ungeerdeten Elektrode des Kondensators 4 verbunden. Ein MOS-Element 9 liegt
zwischen der Elektrode 17 des Kondensators 5 und einer Taktsignalquelle 19. Eine Lese/Rückstelltaktquelle 50
und eine Schreibtaktquelle 51 sind mit den Steuerelektroden
der MOS-Elemente 6 bzw. 3 verbunden. Die erdfreie Elektrode des Kondensators 4 ist weiter mit der Steuerelektrode
11 des MOS-Elements 7, mit der Kathodenelektrode 12 des MOS-Elements 8 und mit der Steuerelektrode 10
des MOS-Elements 9 verbunden. Da die Steuerelektroden 10 und 11 mit der ungeerdeten Elektrode des Kondensators 4
verbunden sind, sprechen die MOS-Elemente wie im folgenden
beschrieben, auf die Ladung des Kondensators an.
Die Steuerelektrode des MOS-Elements 8 und seine Anodenelektrode 13 sind mit der Elektrode 18 eines tatsächlichen
oder diskreten Kondensators 5 und mit einer Kathodenelektrode 14 des MOS-Elements 8 verbunden. Die Anodenelektrode
15 des MOS-Elements 7 ist mit der Spannungsquelle -V verbunden.
Logische Information wird in dem Speicherkreis gespeichert,
wenn sie über die Adressenmatrix durch den
-6-
0098Λ6/1528
tatsächlichen oder diskreten Kondensator 4- auf einer diskreten
Spannungshöhe oder einem Potential, welche entweder eine logische 1 oder eine logische 0 darstellen,
adressiert wird. Zum Zwede dieser Beschreibung v;ird eine
logische 1 durch ein negatives Potential und eine logische 0durch ein Erdpotential dargestellt. Eine Spannung,
welche die gespeicherte Information darstellt, wird aus dem Kreis von der Elektrode 17 des Kondensators 5 über
das MOS-Element 6 während der Leseperiode eines Zyklus
ausgelesen. Die Information könnte ebenso von der Elek- W trode 18 des Kondensators 5 ausgelesen werden.
Während eines Schreibzyklus wird das Schreibtaktsignal von der Quelle 51 wie in Pig. 2 geneigt negativ und das
MOS-Element 3 der Schreibsteuereinrichtung wird eingeschaltet. Unter der Annahme, daß der Kreis 1 über die
Adressenmatrix, die in mehr Einzelheiten in Pig. 3 gezeigt ist, adressiert wird, sind die MOS-Elemente 7 und
9 ausgeschaltet, wenn der Kondensator 4 wie bei einer gespeicherten logischen 0 auf Erdpotential geladen ist.
Wenn hierauf das Lesesignal von der Taktquelle I9 wahr,
oder wie in Pig. 2 gezeigt, negativ wird, bleibt das MOS-k Element 9 ausgeschaltet und die Ladung des Gleichrichters
bleibt die gleiche. Ähnlich wird während der Rückstellperiode zwischen der Schreib- und Leseperiode das MOS-Element
6 durch das Lese/Rückstelltaktsignal von der
Quelle 50 eingeschaltet und die Eingangs/Ausgangsleitung 2 bleibt auf Erde. Da sie in dem angenommenen Beispiel
bereits während der Schreibperiode auf Erdpotential gesetzt worden war, würde die Ladung eines Kondensators
16 nicht geändert. Der Kondensator 16 ist als Darstellung der Eigenkapazität Eingangs/Ausgangsleitung 2 zu
verstehen. Gewöhnlich wird der Kondensator 16 auf die
-7-
009846/1528
BAD ORIGINAL
Eigenkapazitäten der Elektroden der Elemente entlang der gemeinsamen Eingangs/Ausgangsleitung der Adressenmatrix
des Speichersystems wie in Fig. 3 gezeigt, verteilt sein.
Aus Gründen der Übersichtlichkeit ist er in Fig. 1 als einziger Kondensator dargestellt.
Der Kondensator 4 kann während der Schreibperiode des
Speicherzyklus negativ geladen werden, z.B. auf eine Spannung von -10 Volt, wenn eine logische 1 in den Speicherkreis
1 geschrieben und adressiert wird. In diesem Fall ist während der folgenden RUckperiode das Lesesignal
von der Quelle 19 auf Erdpotential und die Elektrode 17 des Kondensators 5 ist über das MOS-Element 9
mit Erde verbunden. Das MOS-Element 6 wird während der Rückstellperiode eingeschaltet, um den Kondensator 16
wirksam auf Erdpotential zu entladen, so daß die gemeinsame Eingangs■Ausgangsleitung 2 neutralisiert ist. Wenn
diese Leitung nicht neutralisiert würde, könnte die auf dem Kondensator 16 gespeicherte Ladung Lesefehler hervorrufen,
wenn andere Speicherkreise eines Systems adressiert werden. Dies wird im Zusammenhang mit Fig. 3
klarer werden.
Wenn man a^iimmt,daß -V gleich 10 Volt ist und daß
jedes der MOS-Elemente einen Schwellspannungsabfall von
5 Volt aufweist, schaltet die negative Ladung auf dem Kondensator 4 das MOS-Element 7 ein und der Kondensator
5 wird auf etwa -7 Volt über das MOS-Element 7 geladen. Wenn hierauf das Lesesignal von der Quelle 19 wahr wird,
bleibt das MOS-Element 9, welches während der Rückstellperiode eingeschaltet wurde, eingeschaltet, so daß seine
Ausgangselektrode auf etwa '-7 Volt geht. Die Änderung um 7 Volt erscheint augenblicklich an der Elektrode 18 des
-8-
0098AR/1528
Kondensators 5, so daß das Potential der Elektrode 18 von etwa -7 Volt auf etwa -14 Volt geändert wird. Infolgedessen
wird das MOS-Element 8 eingeschaltet und ein zusätzlicher Strom kann durch das MOS-Element 8 in den
Kondensator 4 fließen, um seine Ladung um den Betrag der an der Elektrode 18 des Kondensators 5 erscheinenden
Spannung minus dem Schwellspannungsabfall durch das MOS-Element 8 zu vergrößern.
Mit zunehmender Ladung des Kondensators 4 nimmt die Steuerspannung für das MOS-Element 9 zu, so daß die Spannung
an seiner Ausgangselektrode ebenfalls vergrößert wird. Dieses Anwachsen der Spannung vergrößert augenblicklich
die Spannung an der Elektrode 18 des Kondensators 5, so daß ein zusätzlicher Strom durch das MOS-Element
8 in den Kondensator 4 fließt und die Steuerspannung an dem MOS-Element 9 weiter vergrößert. Der
Zyklus wird wiederholt, bis die Ladeverluste des Kondensators 4 während eines Lese/Schreibzyklus gleich
der Zunahme während der Leseperiode des Zyklus sind oder bis das maximale Lesetaktsignal von der Quelle 19
an der Elektrode 17 des Kondensators 5 erscheint.
Wie aus der vorangegangenen Beschreibung klar sein sollte, hängt die Ausgangsspannung auf der gemeinsamen
Eingangs/Ausgangsleitung 2 nicht von dem Widerstandsverhältnis zwischen den MOS-Elementen ab. Ähnlich kann
durch Verwendung eines zweiten Kondensators 5 zwischen dem Speicherkondensator 4 und dem MOS-Element 9 dem Kondensator
4 Verluststrom zugeführt werden, so daß der Kreis einen logischen Zustand über einen unbestimmten
Zeitraum speichern kann. Da der Kondensator 4 nicht jedesmal entladen wird, wenn Information ausgelesen wird,
macht der Kreis ein nicht-destruktives Auslesen möglich
-9-00984R/1528
und verringert den Energieverbrauch gegenüber dem der
erforderlicn wäre, wenn der Kondensator während jeder
Ausleseperiode entladen würde.
Pig. 3 zeigt eine Ausführungsform eines adresäerbaren
Speichersystems, das aus Kreisen ähnlich dem in Pig. I
als Speicherkreis 1 gezeigten Kreis besteht. Die MOS-Elemente zwischen den Speicherkreisen und den Eingangs/Ausgangsklemmen
des Systems machen es möglich, daß die Speicherkreise adressiert werden. Ein einziger MOS-Kreis kann
z.B. ein einziges logisches Bit eines Computerwortes speichern. Der Übersichtlichkeit halber wurden nur 4 Bitstellen
des Computers dargestellt. Es versteht sich, daß eine Vielzahl solcher Kreise abhängig von den Erfordernissen
des einzelnen Speichersystems benutzt werden kann.
Adressensteuerleitungen der MOS-Elemente, die durch die Bezugszeichen 20, 21 und 22 des Systems bezeichnet
werden, wurden aus Gründen der Übersichtlichkeit nicht ausgezeichnet. An MOS-Elementen 23, 24, 25, 26 zum Auswählen
eines der Speicherkreise 27, 28, 29 und 30 der gezeigtenAusführungsform
des Systems sind Adressenleitungen SAO bis SA3 eingezeichnet. Mit den Speicherkreisen sind
eine Sahroibleitung 31 und eine Leseleitung 32 von einer
Schreibtaktquelle bzw. Lesetaktquelle verbunden. Eine Lese/Rückstelleitung 40 von einer Lese-Rückstelltaktquel-Ie
sind ebenfalls gezeigt. Die Eigenkapazität, welche in Pig. 1 als Kondensator 16 dargestellt ist, ist in Pig.3
auf die Kondensatoren 46 bis 49verteilt gezeichnet.
-10-
0Ö984R/ 1528
- ίο -
Ähnliche Kapazitäten sind als Eigenkapazitäten der Leiter und Elektroden der Elemente vorhanden und als
Teil der Adressenmatrix zwischen die Speicherkreise und die Eingangs- und Ausgangsklemmen des Systems reschaltet.
Wenn die Eigenkapazitäten nicht wie im Zusammenhang mit Fig. 1 beschrieben nach ,jeder Scnreibperiode
geerdet werden, kann ihre Ladung irrtümlich während der Leseperiode eines adressferten Speicherkreises, in dem
eine Logische 0 gespeicnert worden war, als logische 1 ausgelesen werden, also zu der Annanine führen, da.2 während
der Schreibperiode eine logische 1 gespeichert worden war.
Information wird an der Informationseingangskle'mme ~'jL\
sLn^slesen, durch ein MOS-Element 35 für die Senreibsteuerung,
durch ein MOS-Element 3ö für die Plättchen- \rjhl und durch geeignete MOS-Elemente, welche die Adressenmatrix
bilden, zu dem bestimmten adressierten Speicherkreis geführt.
Das gespeicherte Bit der Information wird über die gemeinsame Eingangs/Ausgangsleitung zur Informationsausgangsklemme
39 durch das MOS-Element 37 für Lesen und
durch das MOS-Element 33 für denAusgang ausgelesen.
Wenn eine logische 1 aus einem Speicherkreis gelesen ist, 1st ein Kondensator 33 negativ geladen und muß vor
lern nächsten Lesezyklus wieder geerdet werden. Während der nächsten Rückstellperiode des Lese/schreibzyklus wird
daher ein MOS-Element 44 eingeschaltet, um den Kondensator
33 mit der Erde zu verbinden. Ein Rückstelltaktsignal wird der Steuerelektrode des MOS-Elements J>h zugeführt,
um das Element einzuschalten.
-31-
00984B/152B BAD OTIG1NAL
- li -
Zur gleichen Zeit wird eine Rückstellogik 43 eingeschaltet,
um einen Kondensator 45 am Ausgang mit der
Spannungsquelle -V zum Laden des Kondensators 45 auf
eine Höhe -V abzüglich des Schviellspannungsabfalls der MOS-Elemente in der Ruckstellogik 43 zu verbinden.
Wenn das KOS-Element 38 beim Auslesen einer logischen
1 aus einem adressierten Kreis eingeschaltet wird, wird der Kondensator 45 auf Erde entladen.
Es versteht sich, daß eine Vielzahl solcher Speichersysteme, wie sie in schematischerForm in Fig. 3 gezeigt
sind, in einer praktischen AusfUhrungsform wie einem MOS-Computer
für allgemeine Zwecke enthalten sein kann. Die Systeme können auf verschiedenen Plättchen aufgebracht
sein, so daß durch Adressieren eines ausgewählten MOS-Elementes
eines Plättchens die Information in eine Speijherlement
auf dem ausgewählten Plättchen eingeschrieben und von diesem ausgelesen werden kann. Die zusätzlichen
Piät'jchenspeicher sind durch die Blöcke 41 und 42 angedeutet
.
Es versteht sich, da3, obwohl MOS-Schaltelemente geneigt
und beschrieben wurden, auch andere Schaltelemente v.-ie MKS -Elemente, MIiCS-Elemente und andere verstärkt
wirksame Peldeffektelemente benutzt werden können.
Obwohl die Erfindung irr. einzelnen beschrieben und dargestell*.·
wurde, ist diese Darstellung lediglich als Beispial und nicht als Begrenzung zu verstehen. Der Gedanke
und Bereich der Erfindung soll nur durch die gesamte Beschreibung und die Ansprüche umgrenzt sein.
009846/1528 BADOBlGiNAL
Claims (1)
- P a te ntansprüche[Λ\. Elektrischer Speicherkreis, dadurch gekennzeich.-n e t, daß er einen Kondensator (4·), eine erste Einrichtung zum Bedingungsweisen Laden des Kondensators (4-) während eines ersten Intervalls auf eine erste diskrete Spannungshöhe und eine zweite Einrichtung, die auf die gleichen Bedingungen anspricht, zur Änderung der Spannungshöhe des Kondensators (4) während des folgenden Intervalls enthält, wobei die zweite Einrichtung so angeschlossen ist, daß sie auf die geänderte " Spannungshöhe anspricht.2. Speicherkreis nach Anspruch 1, dadurch g e k e η η ζ e i c hn e t, daß die Einrichtung zur Änderung der Spannungshöhe einen digitalen Kreis zur Verbindung diskreter Spannungen mit dem Kondensator (4) enthält.5. Speicherkreis nach Anspruch 1 oder d.% dadurch g e k e η η zeichnet, daß die zweite Einrichtung die Spannungshöhe des Kondensators (4-) auf eine zweite diskrete Höhe ändert.4. Speicherkreis nach Anspruch 1 mit einem Lese/Schreibspeicherzyklus, dadurch gek-ennze lehnet, daß er eine Ein-P richtung zur Ladung eines ersten Kondensators (^) während eines ersten Intervalls auf ein Potential, das einen logischen Zustand darstellt, einen zweiten Kondensator (5) zum bedingungsweisen Laden des ersten Kondensators (4-) als Punktion des logischen Zustand während eines zweiten Intervalls und Einrichtungen enthält, die auf die Ladung ansprechen, um den logischen Zustand während des zweiten Intervalls anzuzeigen.009846/15285. Speicherkreis nach Anspruch 4, dadurch gekennzeichnet, daß eine Elektrode (18) des zweiten Kondensators (5) mit dem ersten Kondensator (4) zur Vergrößerung von dessen Ladung als Punktion der Änderung des Potentials an dessen anderer Elektrode verbunden ist, und daß die auf die Änderung der Ladung des ersten Kondensators (4) ansprechende Einrichtung (9) das Potential an der anderen Elektrode (17) des zweiten Kondensators (5) ändert6. Speicherkreis nach Anspruch 4 oder 5» dadurch gekennzeichnet, daß eine Elektrode <fes ersten Kondensators (4) mit Erde und eine ungeerdete Elektrode mit der einen Elektrode (1Ö) des zweiten Kondensators (5) verbunden7· Speicherkreis nach Anspruch 6 mit einer Taktsignalquelle (19)ι dadurch ge ke η η ze i ohne t, daß die auf die Ladung ansprechende Einrichtung aus einem ersten MQS-Element (9) besteht, dessen eine Elektrode mit der Taktsignalquelle (19) und dessen zweite Elektrode mit der einen Elektrode (17) desjzweiten Kondensators (5) verbunden ist, und dessen Steuerelektrode (10) mit der ungeerdeten Elektrode des ersten Kondensators (4) verbunden ist, um die zweite Elektrode des MOS-Elements (9) auf eine Spannungshöhe von der Taktsignalquelle (19) als Punktion des Potentials am ersten Kondensator (4) zu steuern, wobei die Spannungshöhe den logischen Zustand am ersten Kondensator (4) darstellt«8. Speicherkreis nach Anspruch 7» dadurch g β k e η η zeichnet, daß die auf die Ladung ansprechende Einrichtung ein zweites MQS-Element (7) zwischen einer Spannungsquelle (-V) und der anderen Elektrode (18) des zweiten Kondensators (5) enthält, dessen Steuerelektrode (11) mit der ungeerdeten Seite des ersten Kondensators (4) verbunden ist, um das zweite MQS-Element (7) als Funktion des Potentials auf den ersten Kondensator (4) zum Laden des zweiten Kondensators (5) e inzusehalten·-14-0098 4 6/15289o Speicherkreis nach Anspruch β, dadurch gekennzeichnet, daß die auf Ladung ansprechende Einrichtung ein drittes- MOß-Eleiaent (ö) enthält, dessen. Steuerelektrode und eine Elektrode (13) mit der einen Elektrode (14) des zweiten MQß-Elements (7) und der zweiten Electrode (18) den zweiten Kondensators (5) verbunden ist, und dessen andere Elektrode (12) mit der ungeerdeten Seite des ersten Kondensators (4) verbunden ist, um einzuschalten, wenn das Potential am zweiten Kondensator (5) um den Betrag größer ist als das Potential an dem ersten Kondensator (4), welcher erforfe derlich ist, um das dritte MOS-Element (8) zur Vergrößerung der Ladung auf dem ersten Kondensator (4) während jedes Lese/ Speicherelemente einzuschalten,10. Speicherkreis nach Anspruch 9» dadurch gekennzeichnet, daß das Speichersystem eine Vielzahl Speicherkreise enthält, welche mit Eingangs- und Ausgangsklemmen des Speichersystems über eine Adressenmatrix verbunden sind, die Leiter und MOo-Elemente mit eigenen Kapazitäten aufweist, wobei jeder Speicherkreis ein MOS-Element zwischen einer Ausgangsklemme des Kreises und einer Seite des zweiten Kondensators zum bedingungsweisen Entladen von zumindest einem Teil der Eigenkapazitäten auf Erde zwischen den Lese- und Schreib- % Perioden eines Speicherzyklus enthält·009846/1528 badLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78944269A | 1969-01-07 | 1969-01-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1957935A1 true DE1957935A1 (de) | 1970-11-12 |
DE1957935B2 DE1957935B2 (de) | 1973-05-17 |
DE1957935C3 DE1957935C3 (de) | 1973-12-06 |
Family
ID=25147654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1957935A Expired DE1957935C3 (de) | 1969-01-07 | 1969-11-18 | Kapazitive Speicherschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3576571A (de) |
JP (1) | JPS498216B1 (de) |
DE (1) | DE1957935C3 (de) |
FR (1) | FR2027840A1 (de) |
GB (1) | GB1243589A (de) |
NL (1) | NL6915496A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110637A (en) * | 1975-08-08 | 1978-08-29 | Ebauches S.A. | Electronic system for capacitively storing a signal voltage of predetermined level |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631408A (en) * | 1968-09-13 | 1971-12-28 | Hitachi Ltd | Condenser memory circuit with regeneration means |
US3713114A (en) * | 1969-12-18 | 1973-01-23 | Ibm | Data regeneration scheme for stored charge storage cell |
US3654623A (en) * | 1970-03-12 | 1972-04-04 | Signetics Corp | Binary memory circuit with coupled short term and long term storage means |
US3685027A (en) * | 1970-08-19 | 1972-08-15 | Cogar Corp | Dynamic mos memory array chip |
US3652914A (en) * | 1970-11-09 | 1972-03-28 | Emerson Electric Co | Variable direct voltage memory circuit |
US3729719A (en) * | 1970-11-27 | 1973-04-24 | Ibm | Stored charge storage cell using a non latching scr type device |
US3699539A (en) * | 1970-12-16 | 1972-10-17 | North American Rockwell | Bootstrapped inverter memory cell |
US3718915A (en) * | 1971-06-07 | 1973-02-27 | Motorola Inc | Opposite conductivity gating circuit for refreshing information in semiconductor memory cells |
US3727196A (en) * | 1971-11-29 | 1973-04-10 | Mostek Corp | Dynamic random access memory |
US3778784A (en) * | 1972-02-14 | 1973-12-11 | Intel Corp | Memory system incorporating a memory cell and timing means on a single semiconductor substrate |
US3748651A (en) * | 1972-02-16 | 1973-07-24 | Cogar Corp | Refresh control for add-on semiconductor memory |
US3771148A (en) * | 1972-03-31 | 1973-11-06 | Ncr | Nonvolatile capacitive memory cell |
US3798616A (en) * | 1972-04-14 | 1974-03-19 | North American Rockwell | Strobe driver including a memory circuit |
JPS5043847A (de) * | 1973-08-21 | 1975-04-19 | ||
US3876993A (en) * | 1974-03-25 | 1975-04-08 | Texas Instruments Inc | Random access memory cell |
US3955181A (en) * | 1974-11-19 | 1976-05-04 | Texas Instruments Incorporated | Self-refreshing random access memory cell |
US3949383A (en) * | 1974-12-23 | 1976-04-06 | Ibm Corporation | D. C. Stable semiconductor memory cell |
US4092735A (en) * | 1976-12-27 | 1978-05-30 | Texas Instruments Incorporated | Static memory cell using field implanted resistance |
US4139786A (en) * | 1977-05-31 | 1979-02-13 | Texas Instruments Incorporated | Static MOS memory cell using inverted N-channel field-effect transistor |
US4352997A (en) * | 1977-05-31 | 1982-10-05 | Texas Instruments Incorporated | Static MOS memory cell using inverted N-channel field-effect transistor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2840799A (en) * | 1952-08-08 | 1958-06-24 | Arthur W Holt | Very rapid access memory for electronic computers |
US2741756A (en) * | 1953-07-16 | 1956-04-10 | Rca Corp | Electrical data storage device |
US3041474A (en) * | 1958-02-24 | 1962-06-26 | Ibm | Data storage circuitry |
-
1969
- 1969-01-07 US US789442A patent/US3576571A/en not_active Expired - Lifetime
- 1969-10-08 FR FR6934456A patent/FR2027840A1/fr not_active Withdrawn
- 1969-10-14 NL NL6915496A patent/NL6915496A/xx unknown
- 1969-10-20 GB GB51407/69A patent/GB1243589A/en not_active Expired
- 1969-11-18 DE DE1957935A patent/DE1957935C3/de not_active Expired
- 1969-12-12 JP JP44100524A patent/JPS498216B1/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110637A (en) * | 1975-08-08 | 1978-08-29 | Ebauches S.A. | Electronic system for capacitively storing a signal voltage of predetermined level |
Also Published As
Publication number | Publication date |
---|---|
FR2027840A1 (de) | 1970-10-02 |
NL6915496A (de) | 1970-07-09 |
US3576571A (en) | 1971-04-27 |
DE1957935B2 (de) | 1973-05-17 |
DE1957935C3 (de) | 1973-12-06 |
JPS498216B1 (de) | 1974-02-25 |
GB1243589A (en) | 1971-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1957935A1 (de) | Elektrischer Speicherkreis | |
DE3123611C2 (de) | ||
DE69027705T2 (de) | Spannungserhöhungsschaltung für dynamische Speicher | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE69627152T2 (de) | Leseschaltung für Halbleiter-Speicherzellen | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
EP0995197B1 (de) | Halbleiterspeicher mit nicht-flüchtigen zwei-transistor-speicherzellen | |
DE19521637C2 (de) | Nichtflüchtiges Registersystem unter Verwendung von amorphen Dünnschichttransistoren mit isoliertem Gate | |
DE2332643A1 (de) | Datenspeichervorrichtung | |
DE2706807A1 (de) | Einrichtung und verfahren zum verarbeiten von information in form digitaler signale | |
DE2012090C3 (de) | Feldeffekt-Transistor-Speicher | |
DE2041959A1 (de) | Randomspeicher | |
DE3329096C2 (de) | ||
DE2734987B2 (de) | Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen | |
DE3307756C2 (de) | ||
DE2609714C3 (de) | ||
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE2550276A1 (de) | Kapazitiver datenspeicher | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE2131939C3 (de) | Logisch gesteuerte Inverterstufe | |
DE2025857A1 (de) | Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme | |
DE2748571B2 (de) | ||
DE2251640A1 (de) | Elektronisches speicherelement und dieses verwendendes speicherwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |