DE2819524C3 - Taktgesteuerte Spannungsvergleichsschaltung - Google Patents
Taktgesteuerte SpannungsvergleichsschaltungInfo
- Publication number
- DE2819524C3 DE2819524C3 DE2819524A DE2819524A DE2819524C3 DE 2819524 C3 DE2819524 C3 DE 2819524C3 DE 2819524 A DE2819524 A DE 2819524A DE 2819524 A DE2819524 A DE 2819524A DE 2819524 C3 DE2819524 C3 DE 2819524C3
- Authority
- DE
- Germany
- Prior art keywords
- stage
- clock
- coupled
- comparison circuit
- controlled voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Description
Die vorliegende Erfindung betrifft cine taktgesteuerte Spannungsvergleichsschaltung mit einer Vergleichsstufe, die ein Eingangssignal aufnimmt und aus diesem
periodisch logische Pegel festlegt.
Taktgesteuerte Vergleichsschaltungcn der vorstehend
genannten Art sind beispielsweise aus der PR-PS 43 039 bekannt. Bei einer solchen einstufigen
Vergleichsschaltung müssen zwei Funktionen, nämlich sowohl die Fun! tion eines Verstärkers als auch eines
Puffeis gleichzeitig nebeneinander durchgeführt werden. Um zu den gewünschten Ergebnissen zu gelangen,
wird ein symmetrisches lechteckförmigcs Taktsignal mit einem Tastverhältnis von 0,5 verwendet, so daß die
Vergleichsschaltung abwechselnd beide Funktionen ausübt, wobei jeweils eine Funktion für 50% der Zeit
wirksam ist. Die Ergebnisse der Vergleichxcnlscheidung stehen am Ausgang der Vergleichsschaltung lediglich im
Pufferbereich der Taktperiode zur Verfügung. Hei
'>■) größeren Tuktfolgefrcqucn/.cn, bei denen die Taktperiode
sehr klein wird, werden die Perioden, in denen
Ausgangsdate.i zur Verfügung stehen, noch kleiner, wobei ein Punkt erreicht wird, in dem eine Datenüber-
tragung zu anderen Schaltungen nicht mehr möglich wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine taktgesteuerte Vergleichsschaltung der
in Rede stehenden Art anzugeben, bei der Ausgangsdaten in der gesamten Taktperiode zur Verfügung stehen.
Insbesondere soll eine solche taktgesteuerte Vergleichsschaltung,
welche selbst hochwertig ist mit nicht hochwertigen Obertragungs- und Verarbeitungsschaltungen
kompatibel sein. Ό
Diese Aufgabe wird bei einer taktgesteuerten Spannungsvergleichsschaltung der eingangs genannten
Art erfindungsgemäß durch folgende Merkmale gelöst: eine an die Vergleichsstufe angekoppelte Verstärkerstufe
zur Verstärkung der logischen Pegel und an die Vergleichsstufe und die Verstärkerstufe angekoppelte,
die logischen Pegel bis zur Festlegung neuer logischer Pegel haltende Puffer.
Bei der vorstehend definierten erfit.dungsgemäßen takigesteuerten Spannungsvergleichsschaltung handelt
es sich um eine Master-Slave-Anordnung.
Dabei sind eine Master-Vergleichsstufe und eine Slave-Vergleichsstufe in Kaskade geschaltet, so daß die
Ausgangssignale der Master-Vergleichsstufe auf die Eingänge der Slave-Vergleichsstufe gekoppelt werden.
Steuerkreise sind dabei so ausgebildet, daß die Master-Vergleichsslufe und ein Slave-Puffer sowie ein
Master-Puffer und die Slave-Vergleichsstufe jeweils zusammen wirksam geschaltet werden. Wenn dabei ein
Takteingangssignal auf tiefem Pegel liegt, so arbei'et die
Master-Stufe als Differenzverstärker, während die Slave-Stufe auf dem vorangehenden Entscheidungszustand
der Master-Stufe gehalten wird. Tritt im Taktsignal ein Übergang von einem tiefen zu einem
hohen Pegel auf, so wird die Master-Stufe in einem Entscheidungszustand gehalten, der durch die differentiellc
Eingangsspannung für die Master-Stufe unmittelbar vor dem Taklsprung bestimmt ist. Liegt das
Takteingangssignal auf hohem Pegel, so arbeitet die Slave-Stufe als Verstärker, so daß dann der Entscheidungszustand
der Master-Stufe auf die Ausgänge weitergegeben wird. Kehrt das Taktsignal auf seinen
tiefen Pegel zurück, so hält die Slave-Stufe die Ausgänge im laufenden Entscheidungszustand, bis der
nächste Übergang des Taktsignals von einem tiefen zu einem hohen Pegel auftritt. Auf diese Weise wird der
E":itscheidungS7.ustand als gültiges Datcnausgangssignal
für die gesamte Tal-'periode gehalten, so daß eine
ausreichende Zeit für i...chloigcnde Übertragungs- und
Verarbeitungskreise zur Ausnutzung der Daten zur Verfügung steht.
Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen
näher erläutert. Es zeigt
F i g. I ein Gesamtblockschaltbild einer erfindungsgemäßen Spannungsvergleichsschaltung in Form einer
Master-Slave-Anordnung;
Fig. 2 ein Zeitdiagramn: \ :n in der Schaltung nach
F i g. I auftretenden Signalen; und
F i g. 3 ein detailliertes Schaltbild einer erfindungsgemäßen
taktgestcucrtcn Spannungsvergleichsschallung in Form einer Mastcr-Slave-Anordnung.
Gemäß dem Gcsaintblockschiiltbild nach Fig. 1 b5
enthält eine taktgesteuerte Spannungsvergleichsschaitung
in Form einvr Master-Slave-Anoidnung eine
Master-Stufe mit einem Differenzverstärker 10 und einem Puffer 12 sowie eine Slave-Stufe mit einem
Differenzverstärker 16 und einem Puffer 18. Die Master-Stufe und die Slave-Stufe sind dabei in Kaskade
geschaltet, so daß das komplementäre Ausgangssignal des Differenzverstärkers 10 in den Eingang des
Differenzverstärkers 16 eingespeist wird. Für die Master-Stufe ist eine erste Konstantstromquelle 20
vorgesehen, so daß über einen Schalter 22 in im folgenden noch zu beschreibender Weise in den
Differenzverstärker 10 oder den Puffer 12 ein konstanter Strom als Betriebsstrom eingespeist wird.
Entsprechend ist für die Slave-Stufe eine zweite Konstantstromquelle 26 vorgesehen, so daß über einen
Schalter 28 entweder in den Differenzverstärker 16 oder den Puffer 18 ein konstanter Strom als
Betriebsstrom eingespeist wird. Die Schalter 20 und 28 sind mit einer Taktsignalquelle 30 gekoppelt, um sie
beide wiederholt mit einer vorgegebenen Folgefrequenz zunächst in eine mit a und sodann in eine mit b
bezeichnele SchahersleUung zu schallen. Die Schalter
22 und 28 können praktisch jeweils durch ein emittergekoppeltes Transistorpaar gebildet werden, die
durch das sich wiederholende Taktsignal so geschaltet werden, daß der Konstantstrom abwechselnd über den
Schalterkontakt a bzw. b fließt.
Anhand des Zeitdiagramms nach Fig. 2 sei nun die Wirkungsweise der Schaltung nach Fig. 1 erläutert.
Über Differenzeingänge 34 wird ein analoges Eingangssignal Vein in den Differenzverstärker 10 eingespeist.
Den folgenden Ausführungen wird ein rechtecklörmiges Eingangssignal Vf1n zugrunde gelegt. Es ist dabei
jedoch zu bemerken, daß das Eingangssignal generell durch ein Analogsignal beliebiger Form gebildet
werden kann, in einem Zeitpunkt T0 stehen die Schalter
22 und 28 in der Schalterstellung <j, während das Eingangssignal Vcm abfällt, aber gegenüber einem
Entscheidungspegel positiv ist. Der Differenzverstärker 10 ist aktiv, so daß aus dem Eingangssignal V„-„ ein
verstärktes Signal Vn, entsteht. Da es sich bei dem
Diagramm nach Fig. I nicht um eine spannungsorienticrtc,
sondern um eine logisch orientierte Darstellung handelt, erscheint das Signal Vn, mit dem Signal Vt.,-n in
Phase. Es ist jedoch klar, daß das Signal Vn, spannungsmäßig ausgedrückt gegenüber dem Signal
Vcin invertiert ist. Das Signal Vn, befindet sich also im
Zeitpunkt 7o in einem Übergangszustand von einer logischen Eins zu einer logischen Null, wobei es jedoch
über dem Entscheidungspegel liegt. Während dieser Zeit ist aufgrund des über den Schalter 28 fließenden
Stromes der Differenzverstärker 16 abgeschaltet und der Puffer 18 eingeschaltet. Im Zeitpunkt 7"o wird das
Ausgangssignal Vllm daher auf dem logischen Pegel 1
gehalten, was genau dem vorangehenden Zustand des Eingangssignal K„„entspricht.
Im Zeitpunkt Γι ändert das Taktsignal seinen Wert, so
daß die Schalter 22 und 28 in die Schalterstellung b geschaltet werden, so daß der Differenzverstärker 10
und der Puffer 18 abgeschaltet und der Puffer 12 und der Differenzverstärker 16 eingeschaltet werden. Vor dem
Zeitpunkt 7] hat das Eingangssignal Vt.„, den Entscheidungspegel
durchschritten, so daß das Ausgangssignal V,„des Differenzverstärkers 10 im Zeitpunkt 7Ί auf dem
logischen Pegel 0 gehalten wird. Das Ausgangssignal Km, schaltet vom logischen Pegel I auf den logischen
Pegel 0, da der Differenzverstärker 16 nunmehr wirksam ist und das Signal V11, verstärkt.
Im Zeitpunkt T2 schaltet das Taktsignal um, wodurch
die Schalter 22 und 28 in die Schalterstellung a
geschaltet werden. Der Puffer 18 schaltet nunmehr ein,
wodurch das Ausgangssignal Va„., auf dem logischen
Pegel 0 gehalten wird, während der Differenzverstärker 10 neue Daten tastet. Aufgrund der vorstehend
erläuterten Maste-Slave-Wirkung bleibt das Ausgangssignal
Vaus für UiC gesamte Periode zwischen den
Zeitpunkten Γι und Tz bzw. für eine vollständige
Taktperiode auf dem logischen Pegel 0.
Der vorstehend erläuterte Vorgang wiederholt sich, wobei ersichtlich das Ausgangssignal Vaus für die
gesamten Taktperioden Tz bis Ts und T5 bis Ti auf dem
logischen Pegel 1 bleibt, da die in den Zeitpunkten T1
und T5 getasteten Werte des Eingangssignals Vc,„ über
dem Entscheidungspegel liegen. Im Zeitpunkt Tj liegt
der getastete Wert des tingangssignais Ve,„ unterhalb
des Entscheidungspegels, so daß das Ausgangssignal Vaus für die Periode Ty bis T9 auf dem logischen Pegel 0
liegt.
Fig. 3 zeigt ein detailliertes Schaltbild einer taktgesteuerten
Spannungsvergleichsschaltung in Form einer Master-Slave-Anordnung. Jede Stufe wird dabei durch
einen getakteten Vergleichskreis gebildet, wie er in der oben genannten FR-PS 13 43 039 beschrieben ist.
Die Master-Stufe wird durch emittergekoppelte Eingangstransistoren 50 und 52 gebildet, welche mit
Puffertransistoren 54 und 56 kreuzgekoppelt sind. Der größte Teil des Betriebsstroms für diese Transistorpaare
wird durch eine Konstantstromquelle 60 gebildet und über einen Transistor 62 und 64 enthaltenden Stromschalter
geführt. In Basisschaltung betriebene Transistoren 66 und 68 bilden mit den Transistoren 50 und 52
jeweils eine Kaskode-Stufe, um die Eingangsstufe von im Puffer entstehenden Spannungssprüngen zu trennen.
Emitterfolger mit Transistoren 70 und 72 sowie Widerständen 74 und 76 sind zwischen die Kollektoren
der Transistoren 66 und 68 sowie die Basen der Puffertransistoren 54 und 56 gekoppelt. Die Puffertransistoren
54 und 56 sind durch einen über einen Widerstand 78 gelieferten kleinen Strom auf den
Einschalt-Schwellwert vorgespannt. Eine derartige Vorspannung des Puffers stellt eine große Schaltgeschwindigkeit
sicher. Die Kollektoren der Transistoren 66 und 56 liegen über einen Lastwiderstand 80 an einer
Spannungsquelle mit einer Spannung + K während die Kollektoren der Transistoren 68 und 54 entsprechend
über einen Lastwiderstand 82 an einer Spannungsquelle mit einer Spannung + V liegen. Die Ausgangssignale
der Master-Stufe werden von diesen Kollektoren abgenommen.
Die Slave-Stufe wird durch emittergekoppelte Ein-
aanactrflncictnrpn QO nnrl Q*>
c«-*\i/ip \sre*ii-rctr>knnrif:>\ip
Puffertransistoren 94 und 96 gebildet. Eine Konstantstromquelle 100 liefei t den größten Teil des verfügbaren
Betriebsstroms für das Eingangstransistorpaar und das Puffertransistorpaar, wobei dieser Betriebsstrom über
einen durch Transistoren 102 und 104 gebildeten Schalter geführt wird. Emitterfolger mit Transistorei
IiO und 112 sowie Widerständen 114 und 116 sine
zwischen die Kollektoren der Transistoren 90 und 9: sowie die Basen der Puffertransistoren 94 und 9(
geschaltet. Über einen Widerstand 118 wird ein kleine Strom geliefert, um das Puffertransistorpaar 94 und 9(
in den Bereich des Einschalt-Schwellwertes vorzuspan nen. Die Eingangsspannung Vn, von der Master-Stufe
wird den Transistoren 90 und 92 über Emitterfolger mi Transistoren 130 und 132 sowie zugehörigen Emitter
widerständen 134 und 136 zugeführt. Zener-Dioden 13i
und 140 erzeugen eine derartige Spannungspegelver Schiebung, daß die Arbeitspunkte der Slave-Stufe gleicl
denen der Master-Stufe sind. Die Kollektoren de Transistoren 90 und % sind über einen Lastwiderstanc
140 an eine Spannungsquelle mit einer Spannung + 1 geführt, während die Kollektoren der Transistoren 9;
und 94 entsprechend über einen Lastwiderstand 146 ai eine Spannungsquelle mit einer Spannung 4- V geführ
sind.
Der taktgesteuerten Master-Slave-Spannungsver gleichsschaltung wird das analoge Eingangssignal Vn
an Eingangsklemmen 160 und 162 und das Taktsignal ar Klemmen 166 und !68 zugeführt. Diese Signale habei
dabei die in Fig. 2 dargestellte Form. Das Ausgangs Datensignal Vaus wird an Ausgangsklemmen 180 und 18;
abgenommen. Im Zeitpunkt 7i sind die Stromschalttran sistoren 62 und 104 leitend, während die Transistoren 6<
und 102 gesperrt sind, so daß die Differenzverstärker transistoren 50 und 52 der Master-Stufe und di(
Puffertransistoren 94 und 96 der Slave-Stufe Stron erhalten. Im Zeitpunkt 71 sind die Transistoren 62 unc
104 gesperrt, während die Transistoren 64 und 1Oi durchgeschaltet sind, so daß nunmehr der Puffer dei
Master-Stufe und der Differenzverstärker der Slave Stufe Strom erhalten. Im Zeitpunkt Γ2 werden die
Stromschalttransistoren erneut geschaltet, so daß siel· die Sequenz wiederholt. Die Funktion entspricht dabe
der Funktion der Schaltung nach Fig. 1. Die Master- und Slave-Stufen werden also abwechselnd geschaltet
wobei die Master-Stufe zunächst das Eingangssigna tastet, während die Slave-Stufe im vorangehender
Entscheidungszustand der Master-Stufe gehalten wird Sodann wird die Master-Stufe in dem durch die
4·: getastete differentielle Eingangsspannung bestimmter
Entscheidungszustand gehalten, während die Slave-Stu fe die neuen Entscheidungsdaten auf die Ausgangsklem
men 180 und 182 überträgt. Die Master-Stufe taste erneut die Eingangsspannung, während die Slave-Stufe
im vorhergehenden Entscheidungszustand der Master Stufe gehalten wird. Aus den vorstehenden Eriäuierun
gen ergibt sich, daß die Daten an den Ausgangsklemmer 180 und 182 während einer vollständigen Taktperiode
gehalten werden, wodurch eine langsame Übertragung der Daten auf nachfolgende Schaltungen möglich wird.
Hierzu 3 Blatt Zeichnungen
Claims (11)
1. Taktgesteuerte Spannungsvergleichsschaltung mit einer Vergleichsstufe, die ein Eingangssignal
aufnimmt und aus diesem periodisch logische Pegel festlegt, gekennzeichnet durch eine an die
Vergleichsstufe (10) angekoppelte Verstärkerstufe (16) zur Verstärkung der logischen Pegel und durch
an die Vergleichsstufe (10) und die Verstärkerstufe (16) angekoppelte, die logischen Pegel bis zur
Festlegung neuer logischer Pegel haltende Puffer (12 bzw. 18).
2. Taktgesteuerte Spannungsvergleichsschaltung nach Anspruch 1. gekennzeichnet durch Kreise (20,
22„ 30 bzw. 26, 28, 30) zur Steuerung der Vergleichsstufe (10), der Verstärkerstufe (16) sowie
der Puffer(12,18) in einer vorgegebenen Sequenz.
3. Taktgesteuerte Spannungsvergleichsschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß die Steuerkreise (20, 22, 30 bzw. 26, 28, 30) Stromgeneratoren (20, 26; 60, 100), Schalterstufen
(22, 28) sowie eine Taktsignalquelle (30) enthalten und daß eine Schaltstufe (22) zur Betriebsstromzuführung
zur Vergleichsstufe (10) dient.
4. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Schalterstufen (22, 28) durch Transistorstufen (62, 64; 102, 104) gebildet
sind, welche durch die Taktsignale selektiv angesteuert sind.
!5. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Puffer (12, 18) an den Ausgang der Vergieichsstufe (10) bzw. der Verstärkerstufe
(16) angekoppelt sind.
(i. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Steuerkreise (20, 22, 30; 26, 28, 30) abwechselnd zunächst die Verglcichsstufc
(10') und den an den Ausgang der Verslärkcrstufe (16) gekoppelten Puffer (18) und sodann die
Verstärkerstufe (16) und den an den Ausgang der Vergleichsstufe (10) gekoppelten Puffer (12) wirksam
schalten.
7. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß die Vergleichsstufe (10) durch ein erstes emittergekoppeltes Transistorpaar (50,52)
gebildet ist, dessen Basen durch das Eingangssignal (Veii) angesteuert sind, daß die Verstärkerstufe (16)
durch ein zweites emittergekoppeltes Transistorpaar (90, 92) gebildet ist, dessen Basen an die Kollektoren
der Transistoren (50, 52) des ersten Paars angekoppelt sind, daß ein drittes emittergekoppeltes
Transistorpaar (54, 56), dessen Kollektoren mit den Kollektoren der Transistoren (50, 52) des
ersten Paars kreuzgekoppelt sind, den Puffer (12) am Ausgang der Vergleichsstufe (10) bildet, und daß ein
viertes emittergekoppeltes Transistorpaar (94, 96), dessen Kollektoren mit den Kollektoren der Transistoren
(90, 92) des zweiten Paars kreuzgekoppelt sind, den Puffer (18) am Ausgang der Verstärkerstufe
(16) bildet.
8. Taktgesteuerte Spannungsvcrgleichsschaltung nach einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die Emitter der Transistoren des ersten bis vierten Paars (50, 52; 90,92; 54,56; 94,
96) über die Schalterstufen (22, 28) selektiv an die
Stromgeneratoren (60,100) ankoppelbar sind.
9. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Schallerstufen (22, 28) durch jeweils ein emittergekoppeltes Transistorpaar
(62, 64 bzw. 102, 104) gebildet sind und daß die Kollektoren der Transistoren dieser Paare derart an
das erste bis vierte Transistorpaar (50,52; 90,92; 54,
36; 94, 96) angekoppelt sind, daß zunächst gleichzeitig das erste und dritte Transistorpaar (50,
52; 54, 56) wirksam geschaltet und das zweite und vierte Transistorpaar (90, 92; 94, 96) abgeschaltet
sind und sodann das erste und dritte Transistorpaar (50, 52; 54, 56) abgeschaltet und das zweite und
vierte Transistorpaar (90, 92; 94, 96) wirksam geschaltet sind.
10. Taktgesteuerte Spannungsvergleichsschaltung nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß die die Vergleichsstufe (10) und die Verstärkerstufe (16) bildenden Transistorpaare
(50, 52 bzw. 90, 92) Differenzverstärker bilden, die als Master-Slave-Anordnung geschaltet sind und bei
denen der Ausgang des die Vergleichsstufe (10) bildenden Differenzverstärkers (50, 52) an den
Eingang des die Verstärkerstufe (16) bildenden Differenzverstärkers (90, 92) angekoppelt ist, und
daß die Steuerkreise (20, 22, 30 bzw. 26, 28, 30) derart an die Differenzverstärker (50,52; 90,92) und
die Puffer (12, 18) angekoppelt sind, daß abwechselnd jeweils ein Differenzverstärker wirksam
geschaltet ist und jeweils der Puffer (12 bzw. 18) dann wirksam geschaltet ist, wenn der zugehörige
Differenzverstärker abgeschaltet ist.
11. Taktgesteuerte Spannungsverglcichsschaltung nach einem der Ansprüche I bis 10, dadurch
gekennzeichnet, daß die Schaltcrstufcn (22, 28) der Steuerkreise (20, 22, 30; 26, 28, 30) durch die
Taktsignale derart angesteuert sind, daß der von den Stromquellen (20, 26; 60, 100) gelieferte Betriebsslrom
den Differenzverstärkern (50, 52; 90, 92) und den Puffern (12; 54,56; 18; 94,96) selektiv zugeführt
wirJ.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/793,980 US4121120A (en) | 1977-05-05 | 1977-05-05 | Clock driven voltage comparator employing master-slave configuration |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2819524A1 DE2819524A1 (de) | 1979-03-22 |
DE2819524B2 DE2819524B2 (de) | 1979-12-06 |
DE2819524C3 true DE2819524C3 (de) | 1980-08-14 |
Family
ID=25161321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2819524A Expired DE2819524C3 (de) | 1977-05-05 | 1978-05-03 | Taktgesteuerte Spannungsvergleichsschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4121120A (de) |
JP (1) | JPS53137649A (de) |
DE (1) | DE2819524C3 (de) |
FR (1) | FR2389931A1 (de) |
GB (1) | GB1573695A (de) |
NL (1) | NL7803358A (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
JPS55134534A (en) * | 1979-04-06 | 1980-10-20 | Nec Corp | Minute potential difference comparing circuit |
JPS5731226A (en) * | 1980-08-04 | 1982-02-19 | Matsushita Electric Ind Co Ltd | Comparator circuit |
JPS57101419A (en) * | 1980-12-16 | 1982-06-24 | Matsushita Electric Ind Co Ltd | Strobe type comparator |
US4408133A (en) * | 1981-03-30 | 1983-10-04 | Gte Laboratories Incorporated | Comparator circuit with improved reliability and/or speed |
US4553052A (en) * | 1982-04-23 | 1985-11-12 | Nec Corporation | High speed comparator circuit with input-offset compensation function |
FR2548378B1 (fr) * | 1983-06-29 | 1985-10-25 | Labo Electronique Physique | Comparateur de tension analogique, et convertisseur analogique-numerique utilisant un tel comparateur |
US4668881A (en) * | 1983-12-01 | 1987-05-26 | Rca Corporation | Sense circuit with presetting means |
US4622475A (en) * | 1984-03-05 | 1986-11-11 | Tektronix, Inc. | Data storage element having input and output ports isolated from regenerative circuit |
FR2573211B1 (fr) * | 1984-11-09 | 1986-12-12 | Labo Electronique Physique | Comparateur synchronise |
NL8600150A (nl) * | 1986-01-23 | 1987-08-17 | Nederlanden Staat | Inrichting voor het besturen van de stroomsterkte door een impedantie. |
US4963772A (en) * | 1989-02-07 | 1990-10-16 | North American Philips Corp., Signetics Div. | Metastable-immune flip-flop arrangement |
US4990799A (en) * | 1989-12-26 | 1991-02-05 | Weiss Frederick G | Low-hysteresis regenerative comparator |
US5117124A (en) * | 1990-12-18 | 1992-05-26 | Lsi Logic Corp. | High speed input receiver/latch |
US5389841A (en) * | 1993-09-01 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Differential transmission circuit |
US6140845A (en) * | 1998-12-04 | 2000-10-31 | The Texas A&M University System | Pseudo-dynamic differential flip-flop |
US6300804B1 (en) * | 2000-02-09 | 2001-10-09 | Teradyne, Inc. | Differential comparator with dispersion reduction circuitry |
US20040246030A1 (en) * | 2003-06-06 | 2004-12-09 | Yang Steven Jyh-Ren | Speeded up multistage comparator with power reduction and reliable output |
US7746590B2 (en) * | 2004-10-06 | 2010-06-29 | Agere Systems Inc. | Current mirrors having fast turn-on time |
US11037607B2 (en) * | 2018-12-14 | 2021-06-15 | Intel Corporation | Strong arm latch with wide common mode range |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3054910A (en) * | 1959-05-27 | 1962-09-18 | Epsco Inc | Voltage comparator indicating two input signals equal employing constant current source and bistable trigger |
GB1360991A (en) * | 1970-10-21 | 1974-07-24 | Reed International Ltd | Automatic control |
US3728560A (en) * | 1971-01-29 | 1973-04-17 | Motorola Inc | Bistable multivibrator circuit |
US3727079A (en) * | 1971-12-06 | 1973-04-10 | Ampex | Zero crossing detecting circuit |
-
1977
- 1977-05-05 US US05/793,980 patent/US4121120A/en not_active Expired - Lifetime
-
1978
- 1978-03-08 GB GB9145/78A patent/GB1573695A/en not_active Expired
- 1978-03-30 JP JP3743278A patent/JPS53137649A/ja active Pending
- 1978-03-30 NL NL7803358A patent/NL7803358A/xx not_active Application Discontinuation
- 1978-04-28 FR FR7813757A patent/FR2389931A1/fr not_active Withdrawn
- 1978-05-03 DE DE2819524A patent/DE2819524C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2819524A1 (de) | 1979-03-22 |
US4121120A (en) | 1978-10-17 |
GB1573695A (en) | 1980-08-28 |
FR2389931A1 (de) | 1978-12-01 |
JPS53137649A (en) | 1978-12-01 |
NL7803358A (nl) | 1978-11-07 |
DE2819524B2 (de) | 1979-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2819524C3 (de) | Taktgesteuerte Spannungsvergleichsschaltung | |
DE1280924B (de) | Bistabile Schaltung | |
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
DE2425937A1 (de) | Differenzverstaerkerschaltung | |
DE2416534B2 (de) | Transistorschaltung zum umkehren der stromrichtung in einem verbraucher | |
EP0417334A1 (de) | Kippschaltung mit Schalthysterese | |
DE2944034C2 (de) | Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2524044A1 (de) | Universelles verknuepfungsglied fuer den subnanosekundenbereich | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE3301866A1 (de) | Elektronische steuerschaltung zur erzeugung eines monostabilen schaltverhaltens bei einem bistabilen relais | |
DE2405916A1 (de) | Bistabile multivibratorschaltung | |
EP0005808A1 (de) | Anordnung zur Erzeugung 2n-stufiger digitaler Signale aus n binären Signalen | |
DE2805217C3 (de) | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister | |
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE2703903C2 (de) | Master-Slave-Flipflopschaltung | |
DE2727139C2 (de) | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten | |
DE3131956C2 (de) | Schaltstufe | |
EP0067464B1 (de) | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen | |
DE2627830C2 (de) | System zur Verzögerung eines Signals | |
DE3813532A1 (de) | Umschaltbarer differenzverstaerker | |
DE1512416C (de) | Verknüpfungsglied | |
DE2548157C2 (de) | Anordnung zur Impulsregeneration | |
DE2325393C3 (de) | Oszillator zur Erzeugung eines Signals, dessen Impulsfolgefrequenz steuerbar um eine konstante Mittenfrequenz variiert | |
DE2536362C2 (de) | Schaltkreis zur Vermeidung von Schalterprellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |