DE2536362C2 - Schaltkreis zur Vermeidung von Schalterprellen - Google Patents

Description

5. Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß der Schalter (S 2) über eine ein *o NAND-Gatter (58) enthaltende Schaitsignalsteuerschaltung (55) an die Flip-Flop-Schaltung (61) angeschlossen ist, daß dem einen Eingang des NAN D-Gatters (58) das Schaltsignal und dem anderen Eingang das Rücksetzimpulssignal (d) ^4S zuführbar ist, und daß das Ausgangssignal des NAND-Gatters (58) über einen MOS-Transistor (60) dem einen Eingang (L) und das Schaltsignal über einen zweiten MOS-Transistor (59) dem anderen Eingang (K) der Flip-Flop-Schaltung (61) zuführbar so ist (F ig. 8 und 9).

55

Die Erfindung betrifft einen Schaltkreis zur Vermeidung von Schalterprellen eines mechanischen Schalters, welcher Schaltkreis insbesondere in einer elektronischen Uhr verwendbar ist.

Ein herkömmlicher Scnaltkreis zur Vermeidung eines so Schalterprellens besteht aus einem Schalter, der beim Eindrücken geschlossen wird, einem Widerstand, einem Kondensator und einem Multivibrator. Andererseits besteht dieser Schaltkreis aus einem mechanischen Schalter mit zwei Kontakten, die jeweils von der EIN- in die AUS· Stellung oder umgekehrt durch mechanische Betätigung bewegt werden, und aus dem Setz-Rücksetz-Flip-Flop. Der Schaltkreis mit dem Widerstand, dem Kondensator, etc. kann jedoch ein Schalterprellen nicht verhindern, dessen Prelldauer größer als die Zeitkonstante des ÄC-Glieds ist Dieser Schaltkreis arbeitet daher nicht besonders zuverlässig. Ein weiterer Nachteil ist darin zu sehen, daß eine Miniaturisierung nicht ohne weiteres möglich ist Ferner werden Reed-Relais zur Vermeidung von Schalterprellen verwendet die jedoch ebenfalls nicht besonders zuverlässig sind

Es ist deshalb Aufgabe der Erfindung, einen Schaltkreis zur Vermeidung von Schalterprellen anzugeben, in dessen Ausgangssignal möglichst keine Prellsignale auftreten, und der ferner auch eine Miniaturisierung ermöglicht Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Anhand der Zeichnung soll die Erfindung beispielsweise näher erläutert iverden. Es zeigt

F i g. 1 eine erste Ausführungsform des erfindungsgemäßen Schaltkreises;

F i g. 2 Signalverläufe von dem in F i g. 1 gezeigten Schaltkreis;

Fig.3 eine Ausführungsform von einer elektronischen Uhr, die in dem Schaltkreis von F i g. 1 verwendet wird;

F i g. 4 eine zweite Ausführungsform des erfindungsgemäßen Schaltkreises;

Fig.5 Signalverläufe des in Fig.4 gezeigten Schaltkreises;

F i g. 6 eine dritte Ausführungsform des erfindungsgemäßen Schaltkreises;

Fig.7 Signalverläufe des in Fig.6 gezeigten Schaltkreises;

F i g. 8 eine vierte Ausführungsform des erfindungsgemäßen Schaltkreises;

Fig.9 Signalverläufe des in Fig.8 gezeigten Schaltkreises.

Die Erfindung liefert einem Schaltkreis ein prellfreies Schaltausgangssignal.

Die F i g. 1 und 2 erläutern die erste Ausführungsform der Erfindung. Dieser Schaltkreis besteht aus einem Schalter Si, einem C-MOS-lnverter 1, der den Strom von dem Schalter S₂ erhält und der Speicherschaltung 2, welche das Ausgangssignal des Inverters I speichert Der Schalter S₂ ist zwischen den P-Kanal MOS-Transistor 3, der den C-MOS-Inverter bildet und den Stromversorgungsanschluß VDD ( + ) geschaltet Der Ausgangsanschluß des C-MOS-Inverters 1 führt zur Speicherschaltung 2 und ist mit dem Eingangsanschluß einer Flip-Flop-Schaltung F-Fverbunden, die nach dem System der bevorzugten Rücksetzung aufgebaut ist Der Ausgangsanschluß der Flip-Flop-Schaltung F-F ist mit dem Eingangsanschluß einer Sperrschaltung 5 verbunden. Die Flip-Flop-Schaltung F-F besteht aus den Invertern I₂ und I₃. Die Sperrschaltung 5 besteht aus einem Durchlaßgatter G\, das aus einem C-MOS-Transistor gebildet wird, den Invertern U und h und dem Durchlaßgatter G₂. Der Ausgangsanschluß des Schaltkreises entspricht dem Ausgangsanschluß OUT des Sperrkreises 5.

Im folgenden soll auf den Betrieb dieses Schaltkreises unter Bezugnahme auf Fig.2 näher eingegangen werden. Das Taktimpulssignal Φ von F i g. 2(a) dient zur Steuerung der Durchlaßgatter G\ und G₂, die aus den C-MOS-Transistoren gebildet sind, welche die Sperrschaltung 5 bilden. Das Rücksetzimpulssignal R₂, das an den Eingangssteueranschluß des C-MOS-Inverters 1 angelegt ist, wird zu dem Taktimpulssignal Φ synchroni-

siert, wobei es dann erzeugt wird, wenn das Taktimpulssignal Φ sein niedriges Niveau einnimmt. Dieser Vorgang ist in F i g. 2(b) dargestellt Wenn der Schalter S₂, wie in F i g. 2(c) dargesteDt ist, betätigt wird, werden Prellsignale beim Ein- und Ausschalten, und zwar beim Eindrücken und Freigeben des Schalters S₂, erzeugt Betrachtet man daher die Situation am Ausgangsanschluß OUT der Sperrschaltung während des Eindrükkens des Schalters S2, so ersieht man, daß dann, wenn der Schalter S₂ in die EIN-Lage gebracht wird, wenn der Rücksetzimpuls R₂ nicht erscheint und das Taktimpulssignal Φ sein unteres Niveau einnimmt, der Zustand am Ausgangsanschluß A des C-MOS-Inverters 1 nicht in der Lage ist die Information in die Sperrschaltung 5 über das Durehlaßgatter G\ der Sperrschaltung 5 einzuschreiben, weiche ein höheres Niveau einnimmt Wenn in dieser Situation der Schalter S₂ in seine AUS-Stellung gebracht wird, erfolgt keine Änderung des Zustands am Ausgangsanschluß A des Inverters und am Ausgangsanschluß OC/Tder Sperrschaltung.

Die Spannungsniveaus der Eingangs- **nd Ausgangsanschlüsse des Flip-Flops F-F werden jedoch von dem Rücksetzimpulssignal P₂, das an den Eingangsanschluß des Inverters 1 angelegt ist in den niederen Zustand geändert Anschließend werden die niedrigen Niveaus dieser Anschlüsse beibehalten, unabhängig von den EIN-AUS-Zuständen des Schalters S₂. Wenn das Rücksetzimpulssignal P₂ aufhört und der Schalter S₂ weiterhin die EIN-Lage einnimmt wird die Flip-Flop-Schaltung F-F umgeschaltet so daß der Eingangsan- schluß A das höhere Niveau einnimmt Nach Ablauf eines Zeitintervalls τ schaltet der Taktimpuls Φ auf ein höheres Niveau um, das Durehlaßgatter G\ wird geöffnet und in den Sperrkreis S kann die Information des höheren Niveaus des Ausgangszustandes des Flip-Flops F-Feingeschrieben werden, so daß das Signal am Ausgangsanschluß OUT in der Sperrschaltung das höhere Niveau einnimmt. Wenn das Rücksetzimpulssignal P3 angelegt wird, erfolgt eine Änderung des Ausgangssignals des Flip-Flops F-F auf das untere Niveau, unabhängig von dem Zustand der EIN-AUS-Stellungen des Schalters 52. Nach Ende des Rücksetzimpulssignals Pi nimmt das Flip-Flop F-F das höhere Niveau ein, nachdem der Schalter Sz in die EIN-Lage gebracht ist Da jedoch das Durehlaßgatter G\ geschlossen ist verbleibt der Ausgangsanschluß OUT des Sperrkreises auf dem höheren Niveau.

Wenn der Rücksetzimpuls ft angelegt wird, erfolgt eine Änderung des Zustandes von dem Flip-Flop F-F auf das niedrigere Niveau.

Wenn nun der Schalter S₂, über ein Prellen von kleinem Ausmaß in die AUS-Stellung kommt, nimmt das Flip-Flop F-F abermals das höhere Niveau ein und der Ausgangsanschluß OUTder Sperrschaltung 5 behält das höhere Niveau weiter bei.

Wenn dann der Schalter S₂ vollständig in die AUS-Stellung kommt, wird bei Anlegung des Rücksetzimpulses P5 das Ausgangssignal der Sperrschaltung 5 auf das untere Niveau umgeschaltet, das es zu Beginn einnahm.

Man erkennt aus der vorstehenden Beschreibung, daß bei dem in F i g. 1 dargestellten Schaltkreis der Ausgangsanschluß OUT des Schaltkreises das höhere Niveau am Startpunkt der Taktimpulse Φ einnimmt, der dem Rücksetzimpuls P₂ folgt, während der Ausgangsanschluß OUT des Schaltkreises auf das untere Niveau zum Startpunkt des Rücksetzimpulses /'s umgeschaltet wird.

F i g. 3 zeigt das Blockdiagramm einer elektronischen Uhr mit dem Sekunden-Rücksetzschalter SR, dem Minuten-Schnellaufschalter Sm und dem Zeit-Schnelllaufschalter Sk Es gelingt daher, das Schalterprellen zu vermeiden, indem man den in F i g. 1 gezeigten Schaltkreis auf die Schalter SR, Sm und Sh anwendet, so daC man eine genaue elektronische Uhr erhalten kann.

Des weiteren muß, wie in Fig.2(a) dargestellt, die Zeit r größer gehalten werden als die Zeit während der der Schalter S₂ ein Prellen erzeugt Im allgemeinen beträgt die Zeit während der Schalter Si ein Prellen erzeugt ungefähr 10 ms. Wenn beispielsweise die Impulsbreite des Rücksetzimpulses R₂ auf die halbe Impulsbreite des Taktimpulses Φ eingestellt ist, beträgt die Folgeperiode des Taktimpulses vorzugsweise 16 Hz, so daß die Zeit während der ein Prellen erzeugt wird, 22 ms beträgt

Bei dem vorstehend beschriebenen Vorgang ergibt sich erfindungsgemäß nach Erzeugung des Rücksetzimpulses R₂ und nach Ablauf der Zeit τ, insbesondere dann, wenn die Zeit τ größer ist als die Zeit, nach der das Prellen aufhört daß das Ausgangssignal des Flip-Flops F-F von der Sperrschaltung gelesen wird. Wenn der Rücksetzimpuls R₂ erzeugt wird und das Flip-Flop zurückgesetzt ist insbesondere, wenn der Taktimpuls Φ auf seinem niedrigen Niveau ist wird das Durehlaßgatter Gi geschlossen und das Durehlaßgatter G₂ geöffnet Da der Sperrkreis 5 die vorhergegangene Information speichert, erscheint der Fehlerbetrieb durch das Prellen nicht an dem Ausgangsanschluß OUT der Sperrschaltung.

Da die Konstruktion des Schaltkreises sehr klein ist wird dieser vorzugsweise bei einer kleinen elektronischen Uhr verwendet sowie bei anderen Vorrichtungen, bei denen das Problem eines geringen Stromverbrauchs besteht. Da dies durch den einfachen mechanischen Schalter und eine integrierte Schaltung erreicht wird, gelingt eine Reduzierung der Kosten. Darüber hinaus ist eine Anwendung bei dem Präzisions-Schaltkreis der elektronischen Uhr möglich.

Im folgenden soll auf die zweite Ausführungsform des erfindungsgemäßen Schaltkreises anhand der Fig.4 und 5 eingegangen werden. S₂ bedeutet den EIN-AUS-Schalter, der ein mechanischer Schalter ist. Der eine Anschluß dieses Schalters ist mit dem Eingangsanschluß »H« verbunden, an dem üblicherweise die höhere Spannung anliegt Der andere Anschluß des Schalters ist mit dem Setzanschluß der Flip-Flop-Schaltung 10 der Vorzugs-Setzart über dem Verbindungspunkt »C« verbunden. Die Flip-Flop-Schaltung 10 enthält den Inverter 11 und das NOR-Gatter 12, wobei der Inverter 11 mit dem einen Anschluß des mechanischen Schalters S₂ und mit dem NOR-Gatter 12 verbunden ist. Der Inverter 11 besteht aus einem P-Kanal MOS-Transistor

14 und einem N-Kanal MOS-Transistor 13, wobei die Steuer- und die Senkenanschlüsse der MOS-Transistoren 13 und 14 miteinander verbunden sind. Das NOR-Gatter 12 besteht aus den P-Kanal MOS-Transistoren 15,16 und 17 und dem N-Kanal MOS-Transistor 18, wobei die Steueranschlüsse der MOS-Transistoren

15 und 18 sowie die Steueranschlüsse der MOS-Transistoren 16 und 17 miteinander verbunden sind. Die MOS-Transistoren 15,16,17 und 18 sind untereinander wie in F i g. 4 angedeutet verbunden. Der Eingangsan-Schluß »D«, an dem die höhere Spannung anliegt, ist mit dem Quellenanschluß des MOS-Transistors 15 verbunden, sowie mit dem Quellenanschluß des MOS-Transistors 14 in dem Inverter 11. Die Steueranschlüsse der

• MOS-Transistoren 16 und 17 sind mit den Senkenanschlüssen der MOS-Transistoren 14 und 13 des Inverters 11 verbunden. Die Steueranschlüsse der MOS-Transistoren 13 und 14 des Inverters 11 sind mit dem Verbindungspunkt der MOS-Transistoren 16,17 und 18 verbunden. Die Quelle des MOS-Transistors 13 des Inverters ist mit dem anderen Verbindungspunkt der MOS-Transistoren 17 und 18 verbunden.

Das Bezugszeichen 19 bezeichnet die Signalerzeugungsschaltung, die aus dem Eingangsanschluß A, an ι ο den der Taktimpuls bestehend aus zwei vorbestimmten aufeinanderfolgenden Spannungsniveaus angelegt wird, und dem Inverter 20, der mit dem Eingangsanschluß A verbunden ist, besteht, wobei der eine Taktimpuls direkt von dem Eingangsanschluß A und der andere is Taktimpuls, der hierzu komplementär ist, über den Inverter 20 abgenommen werden. Der Inverter 20 ist mit dem Steueranschluß der MOS-Transistoren 15 und 18, die den Rücksetzanschluß der Flip-Flop-Schaltung 1 bilden, welche eine Vorzugs-Setzfunktion aufweist, über den Verbindungspunkt »B« verbunden. Die Flip-FIop-Schaltung 10 kann zu einer Flip-Flop-Schaltung mit Vorzugs-Setzfunktion werden durch Einstellung des Widerstands auf einen vorläufigen Wert zur Vergrößerung des Widerstands des mechanischen Schalters 52 und zur Verminderung des Schaltwiderstands des mechanischen Schalters S 2 entsprechend dem Widerstand zwischen Source- und Drainelektrode der MOS-Transistoren im leitenden Zustand.

Das Bezugszeichen 21 bedeutet eine Speicherschaltung, die aus den Durchlaßgattern 22 und 23 und den Invertern 24,25 besteht, die in Reihe geschaltet sind. Die Steueranschlüsse der Durchlaßgatter 22 und 23 sind miteinander verbunden, wobei je einer der Steueranschlüsse mit dem Eingangsanschluß A der Signalerzeugungsscnaltung 19 verbunden ist. Der jeweils andere der Steueranschlüsse ist mit dem Inverter 20 über den Verbindungspunkt B verbunden. Der Eingangsanschluß des Durchlaßgatters 22 ist mit den Verbindungspunkten der MOS-Transistoren 16,17 und 18 verbunden, welche den Teil des NAND-Gatters 12 bilden. Der Ausgangsanschluß des Durchlaßgatters 22 ist mit dem Eingangsanschluß des Durchlaßgatters 23 verbunden. Der Ausgangsanschluß des Durchlaßgatters 23 ist mit dem Ausgangsanschluß F der Speicherschaltung 21 verbun- « den. Des weiteren sind die Inverter 24 und 25 parallel zum Durchlaßgatter 23 angeschlossen.

Im folgenden soll auf den Betrieb des Schaltkreises anhand der in Fig.5 dargestellten Signalverläufe eingegangen werden. Wenn der Taktimpuls Q, wie in Fig.5(a) dargestellt, an den Eingangsanschluß A der Signaleraeugungsschaltung 19 angelegt wird, erscheint das Impulssignal »b«, das mit dem Impulssignal »Q« synchronisiert ist, wie in Fig.5(b) dargestellt, an dem Verbindungspunkt B. Wenn der mechanische Schalter Si in die AUS-Lage gebracht ist, wird das Ausgangssignal der Fiip-Flop-Schaltung 10 auf dem niedrigeren Niveau gehalten. Wenn das Impulssignal b das höhere Niveau einnimmt, wird das Schaltsignal c mit dem höheren Niveau, das das Prellen aufweist, wie dies in Fig.5(c) dargestellt ist, an den Eingangsverbindungspunkt der Flip-Flop-Schaltung 10 angelegt, was dadurch geschieht, daß der mechanische Schalter S₂ in die EIN-Lage gebracht wird Der MOS-Transistor 14 des Inverters 11 der Flip-Flop-Schaltung 10 kommt daher in die AUS-Stellung, der MOS-Transistor 13 kommt in die EIN-Stellung und der MOS-Transistor 16 und das NAND-Gatter 12 kommen in die EIN-Stellung.

Dadurch kommt das Spannungsniveau, das an dem Ausgangsanschluß der Flip-Flop-Schaltung 10 erscheint, der mit dem Verbindungspunkt »C« verbunden ist, auf das höhere Niveau, da der EIN-Widerstand des MOS-Transistors 18 größer ist als der Schaltwiderstand des mechanischen Schalters S₂.

Das Schaltausgangssignal mit niedrigerem Niveau, das von der Speicherschaltung 21 gespeichert wird und an den Ausgangsanschluß »F« über das Durchlaßgatter 22 der Speicherschaltung 21 gelangt, gerät in die AUS-Lage. Wenn nach einer Zeit das Impulssignal £>das niedrigere Niveau einnimmt, gerät der MOS-Transistor 15 in die EIN-Lage, der MOS-Transistor 18 in die AUS-Lage und die Flip-Flop-Schaltung 10 nimmt vollständig das höhere Niveau ein. Das Ausgangssignal vom höheren Niveau der Flip-Flop-Schaltung 10 wird dem Ausgangsanschluß F über die Inverter 24 und 25 durch die EIN- und AUS-Lagen der Durchlaßgatter 22 und 23 in der Speicherschaltung 21 zugeführt und nimmt die umgekehrte Lage ein. Auf diese Weise erscheint das Schaltausgangssignal / von dem höheren Niveau, das kein Schalterprellen zeigt, an dem Ausgangsanschluß F.

Im folgenden soll auf den Betrieb beim Ausschalten des mechanischen Schalters S₂ eingegangen werden, wenn das Impulssignal b das untere Niveau einnimmt Die MOS-Transistoren 14 und 15 der Flip-Flop-Schaltung 10 nehmen dann die EIN-Lage ein, die MOS-Transistoren 13, 16, 17 und 18 nehmen die AUS-Lage ein. Das Ausgangssignal der Flip-Flop-Schaltung 10 wird jedoch auf dem höheren Niveau gehalten durch den mechanischen Schalter S₂, der in EIN-Stellung ist und den MOS-Transistor 16, der in EIN-Stellung gelangt.

Wenn anschließend das Impulssignal »b« das höhere Niveau einnimmt und der mechanische Schalter S₂ in die AUS-Stellung gebracht wird, gerät der MOS-Transistor 18 in die EIN-Stellung, so daß das Ausgangssignal der Flip-Flop-Schaltung 10 das niedrigere Niveau einnimmt Die Speicherschaltung 21 speichert jedoch das höhere Niveau und hält das Schaltausgangssignal auf dem höheren Niveau durch das Durchlaßgatter 23 der Speicherschaltung 21, welches die EIN-Stellung einnimmt Wenn anschließend das Signal b wieder das niedrigere Niveau einnimmt, gerät das Durchlaßgatter 22 in die EIN-Stellung und das Ausgangssignal vom niedrigeren Niveau in der Flip-Flop-Schaltung 10 wird dem Ausgangsanschluß Füber die Speicherschaltung 21 zugeführt Das Schaltausgangssignal vom niedrigeren Niveau, das kein Schalterprellen zeigt, erscheint somit an dem Ausgangsanschluß F.

Wenn also das Impulssignal b das niedrigere Niveau einnimmt, der mechanische Schalter S₂ in den EIN-Zustand gebracht wird, bzw., wenn das Impulssignal b das höhere Niveau einnimmt, wenn der mechanische Schalter S₂ in die AUS-Stellung gebracht wird, wird wie in Fig.5 dargestellt, ein Ausgangssignal erhalten, das kein Schalterprellen zeigt

Gemäß der zweiten Ausführungsform der Erfindung ist die Rücksetz-Flip-Flop-Schaltung mit der Vorzugs-Setzfunktion an dem Schaltkreis gehaltert, wobei das Schaltsignal, welches die EIN- und AUS-Betriebsvorgänge des mechanischen Schalters betrifft dem Verbindungspunkt der Setz-Seite der Flip-Flop-Schaltung zugeführt wird. Das Impulssignal, das eine Synchronisierung zu dem Taktimpuls vornimmt wird dem Verbindungspunkt der Rücksetzseite zugeführt Das Ausgangssignal der Flip-Flop-Schaltung wird als Schaltausgangssignal über die Speicherschaltung herausgeführt weiche es synchron zu dem Taktimpuls

speichert Man kann somit ein prellfreies Schaltausgangssignal herausführen unabhängig vom Prellen in dem mechanischen Schalter und erhält eine verbesserte Zuverlässigkeit. Des weiteren ist hiermit eine Miniaturisierung der Konstruktion des mechanischen Schalters s möglich, und es gelingt der Aufbau eines einfachen EIN-AUS-Schalters.

Im folgenden soll die dritte Ausführungsform der Erfindung unter Bezugnahme auf die Fig.6 und 7 erläutert werden. ι ο

Das Bezugszeichen 30 kennzeichnet eine Signalerzeugungsschaltung, welche den Eingangsanschluß CL enthält, an dem ein Taktimpuls mit zwei unterschiedlichen, vorbestimmten aufeinanderfolgenden Spannungsniveaus angelegt wird. Die Signalerzeugungsschaltung 30 enthält des weiteren einen Inverter 31, der mit dem Eingangsanschluß CL verbunden ist, sowie ein Flip-Flop 32, mit Eingangsanschlüsscn CP] und ÜF\. Der Eingangsanschluß CP\ ist mit dem Eingangsanschluß CL verbunden, der Eingangsanschluß CP~\ mit dem Inverter 31. Die Signalerzeugungsschaltung enthält des weiteren ein Flip-Flop 33, dessen Eingangsanschlüsse CPi und Cp₂ mit den Ausgangsanschlüssen Qi bzw. φ des Flip-Flops 32 verbunden sind, sowie ein mit drei Eingängen versehenes NOR-Gatter 34, wobei diese Eingänge mit den Ausgängen des Inverters 31, dem Ausgang Qi des Flip-Flops 32 und dem Ausgang Q₂ des Flip-Flops 33 verbunden sind. Die Signalerzeugungsschaltung 30 enthält schließlich den Ausgangsanschluß A, der mit dem Ausgangsanschluß Qi des Flip-Flops 33 verbunden ist, sowie einen Ausgangsanschluß B, der mit dem Ausgangsanschluß des NOR-Gatters 34 verbunden ist Am Ausgangsanschluß A wird das Steuersignal als erstes Signal, und am Ausgangsanschluß B der Rücksetzimpuls als zweites Signal abgenommen.

Das Bezugszeichen 52 bezeichnet einen mechanischen EIN-AUS-Schalter. Der eine Anschluß des Schalters Si ist konstant mit dem Eingangsanschluß //verbunden, an dem das hohe Spannungsniveau angelegt wird. Der andere Anschluß des Schalters 52 liegt an einem Verbindungspunkt C der Eingangsseite von einer Flip-Flop-Schaltung 35 an. Die Flip-Flop-Schaltung 35 enthält einen Inverter 36, der an dem Verbindungspunkt C angeschlossen ist, und ein mit zwei Eingängen versehenes NOR-Gatter 37. Der eine Eingangsanschluß des NOR-Gatters 37 ist mit der Ausgangsseite des Inverters 36 verbunden. Der Ausgangsanschluß B der Signalerzeugungsschaltung 30 ist mit dem anderen Eingangsanschluß des NOR-Gatters 37 verbunden. Ein Ausgangsanschluß D der Flip-Flop-Schaltung 35 ist mit der Ausgangsseite des NOR-Gatters 37 verbunden. Der Ausgangsanschluß D und der Verbindungspunkt C sind schließlich ebenfalls miteinander verbunden.

Der Eingangsar.schiuß des Darchlaßgattcrs 3S als Ausschaltkreis ist mit dem Ausgangsanschluß D der Flip-Flop-Schaltung 35 verbunden. Die Ausgangsseite des Durchlaßgatters 38 ist mit der Eingangsseite eines Durchlaßgatters 39 verbunden, welches einen Teil einer Speicherschaltung 40 bildet Die Speicherschaltung 40 enthält neben dem Durchlaßgatter 39 Inverter 41 und 42, die in Reihe geschaltet parallel an das Durchlaßgatter 39 angeschlossen sind. Der Ausgangsanschluß E ist mit der Ausgangsseite des Durchlaßgatters 39 in der Speicherschaltung 40 verbunden. Ein Paar der Steueranschlüsse der Durchlaßgatter 38 und 39 ist parallel zueinander an dem Anschlußpunkt A der Signalerzeugungsschaltung 30 angeschlossen, während das andere Paar der Steueranschlüsse der Durchlaßgatter 38 und 39 an dem Anschlußpunkt A über einen Inverter 43 angeschlossen ist.

Im folgenden soll der Betrieb der in F i g. 6 gezeigten Ausführungsform anhand der in Fig.7 gezeigten Signalverläufe beschrieben werden. An den Eingangsanschluß CL von Fig.6 sei beispielsweise ein Taktimpuls angelegt, der einen Signalverlauf aufweist, wie er in Fig.7 in der mit CL bezeichneten Zeile wiedergegeben ist. Das hohe Spannungsniveau liegt am Eingangsanschluß H an, des weiteren wird der mechanische Schalter 52 in AUS-Stellung gehalten.

Wenn der Schaltkreis diesen Zustand einnimmt, wird der Taktimpuls dem Eingangsanschluß CPl des Flip-Flops 32 zugeführt, während der umgekehrte Taktimpuls mit dem Signalverlauf CLl an den Eingangsanschluß CFl angelegt ist Mit Q1 ist in F i g. 7 ein Signal bezeichnet, dessen Impulsfolge die halbe impulsfrequenz des Taktimpulses aufweist. Dieses Signal erscheint an dem Ausgangsanschluß Qi der Flip-Flop-Schaltung 32. Das Steuersignal A entsprechend dem mit (A) in Fig.7 wiedergegebenen Kurvenzug wird als ersten Signal durch Division der Impulsfolgefrequenz des Signals Q\ durch den Faktor 2, wobei dieses Signal A dem Ausgangsanschluß Q 2 der Flip-Flop-Schaltung 33, der das unterteilte Signal Q1 zugeführt wird, abgenommen wird. Der Rücksetzimpuls B, der als zweites Signal entsteht, ist in F i g. 7 durch den mit (BJ bezeichneten Kurvenzug wiedergegeben. Dieses Signal erscheint am Ausgang des NOR-Gatters 34, an dessen Eingängen der umgekehrte Taktimpuls CL1, das unterteilte Signal Q1 und das Steuersignal A erscheinen. Der Rücksetzimpuls B weist eine geringe Breite auf, welche die gleiche ist wie diejenige des Taktimpulses, wobei er dann auftritt, wenn das Steuersignal »A« sein niedriges Niveau einnimmt Bei der Flip-Flop-Schaltung 35, welcher der Rücksetzimpuls B über einen Eingangsanschluß zugeführt wird, ist der andere Eingangsanschluß mit dem mechanischen Schalter 52 verbunden, und das Signal an dem Ausgangsanschluß D nimmt ein niedriges Niveau ein, wie dies in dem Signalverlauf (D) von F i g. 7 dargestellt ist, bis der mechanische Schalter in die EIN-Lage gebracht wird. Wenn das Steuersignal A sein hohes Niveau einnimmt, findet folgende Steuerung der Durchlaßgatter 38 und 39 statt die von dem Steuersignal A gesteuert werden. Wenn zu Beginn das Steuersignal A seinen hohen Wert einnimmt, gelangt das Durchlaßgatter 38 in seine EIN-Lage und das Durchlaßgatter 39 in seine AUS-Lage. Es entsteht daher das Schaltausgangssignal mit einem niedrigen Niveau an dem Ausgangsanschluß Eüber die Inverter 41 und 42. Wenn dann das Niveau des Steuersignals A geändert wird, verbleibt das niedrigere Spannungsniveau in der

Speicherschaltung 40 gespeichert

Im folgenden wird auf den Fall eingegangen, daß der mechanische Schalter die EIN-Lage einnimmt, während das Steuersignal A sein niedrigeres Niveau und der Rücksetzimpuls B sein höheres Niveau aufweist Wenn der mechanische Schalter S₂ eingeschaltet wird, d. h. in seine EIN-Lage gelangt, erhält man das Schaltsignal C, das in Fig.7 mit der in (C) bezeichneten Zeile dargestellt ist und das ein Schalterprellen aufweist an dem einen Eingangsanschluß Cder Flip-Flop-Schaltung 35. Es entsteht dann ein Signal D, das in der mit (D) bezeichneten Zeile von Fig.7 dargestellt ist, an dem Ausgangsanschluß D der Flip-Flop-Schaltung 35, das ebenfalls ein Schalterprellen zeigt Da jedoch das Durchlaßgatter 38 in seiner AUS-Lage gehalten wird,

verbleibt das Ausgangssignal an dem Ausgangsanschluß £der Speicherschaltung 40 auf dem niedrigeren Niveau. Wenn das Steuersignal A sein höheres Niveau einnimmt, wodurch das Durchlaßgatter 38 in die EIN-Lage gelangt, und das Durchlaßgatter 39 in die AUS-Lage, erscheint an dem Ausgangsanschluß E der Speicherschaltung 40 das Schaltausgangssignal E mit einem hohen Niveau, wie dies von der Kurve (E) in F i g. 7 dargestellt ist. Die Schaltung wird in diesem Zustand gehalten, bis der nächste Vorgang einsetzt

Im folgenden wird der Fall behandelt, daß der mechanische Schalter Si ausgeschaltet wird, d. h. in die AUS-Lage kommt, während das Steuersignal A sein höheres Niveau einnimmt. Das Schaltsignal Q das ein Schalterprellen enthält, erhält das niedrigere Niveau is durch das Ausschalten des mechanischen Schalters & Da jedoch der Rücksetzimpuls B, der sein niedrigeres Niveau einnimmt, an dem anderen Eingangsanschluß der Flip-Flop-Schaltung 35 anliegt, entsteht ein Ausgangssignal mit höheren Niveau an dem Ausgangsanschluß D der Flip-Flop-Schaltung 35. Wenn der Rücksetzimpuls sein höheres Niveau einnimmt, wird das Ausgangssignal am Ausgangsanschluß D der Flip-Flop-Schaltung 35 auf das niedrigere Niveau gebracht. Da zu diesem Zeitpunkt das Steuersignal A sein niedrigeres Niveau einnimmt, befindet sich das Durchlaßgatter 38 im AUS-Zustand und das Durchlaßgatter 39 im EIN-Zustand, wobei die Speicherschaltung 40 den früheren Zustand beibehält, d.h. das höhere Niveau. Wenn anschließend das Steuersignal A sein höheres Niveau einnimmt, kommt es zu einer Umkehr der EIN-AUS-Zustände der Durchlaßgatter 38 und 39, so daß die Speicherschaltung 40 das untere Signalniveau speichert Es erscheint dann das Schaltausgangssignal E mit einem niedrigeren Niveau an dem Ausgangsanschluß Fder Speicherschaltung 40.

Im folgenden soll der Fall beschrieben werden, bei dem der mechanische Schalter eingeschaltet wird, d. h. in die EIN-Lage gebracht wird und das Steuersignal A sein höheres Niveau einnimmt. Das Schaltsignal C das folgend mit einem Prellen behaftet ist, gelangt an den Anschlußpunkt C der Flip-Flop-Schaltung 35 entsprechend dem EIN-Schaltvorgang des mechanischen Schalters Si. Da zu diesem Zeitpunkt der Rücksetzimpuls B das niedrigere Niveau einnimmt der an dem anderen Eingangsanschluß der Flip-Flop-Schaltung 35 anliegt erscheint an dem Ausgangsanschluß D der Flip-Flop-Schaltung 35 ein Ausgangssignal mit einem höheren Niveau. Darüber hinaus nimmt das Steuersignal A sein höheres Niveau ein, so daß das Durchlaßgatter 38 in die AUS-Lage gelangt und das Schaltausgangssignal E mit einem höheren Niveau an dem AusgangsanschluB E über die Inverter 41 und 42 der Speicherschaltung 40 erscheint Nach einiger Zeit geht das Steuersignal A auf sein niedrigeres Niveau über, so daß das Durchlaßgatter 38 in die AUS-Lage gelangt wobei die Speicherschaltung das höhere Niveau speichert Das Schaltausgangssignal E, das an dem Ausgangsanschluß E erscheint, wird daher auf dem höheren Niveau gehalten.

Wenn schließlich der Rücksetzimpuls B sein höheres Niveau einnimmt während der mechanische Schalter S₂ ausgeschaltet wird, d. h. in AUS-Lage kommt nimmt das Ausgangssignal D der Flip-Flop-Schaltung 35 sein niedrigeres Niveau ein aufgrund der Änderung des Spannungsniveaus des Schaltsignals C durch Betätigen des mechanischen Schalters Sj. Da zu diesem Zeitpunkt das Steuersignal A sein niedrigeres Niveau einnimmt, behält die Speicherschaltung 40 ihr vorhergehendes höheres Niveau bei. Wenn anschließend das Steuersignal A auf das höhere Niveau umgeschaltet wird, gerät das Durchlaßgatter 38 in die EIN-Lage, so daß an dem Ausgang E über die Inverter 41 und 42 der Speicherschaltung ein Schaltausgangssignal mit niedrigem Niveau erscheint Man erhält somit bei obiger Ausführungsform der Erfindung bei den EIN- und AUS-Schaltvorgängen des mechanischen Schalters unter allen Umständen jeweils ein Schaltausgangssignal, das frei von einem auf den Betrieb des mechanischen Schalters zurückzuführendes Schalterprellen ist

Die Erfindung ist nicht auf die vorstehend erwähnte Ausführungsform beschränkt da beispielsweise das als Ausschaltsschaltung verwendete Durchlaßgatter gegen eine Schaltung ausgetauscht werden kann, die aus gewöhnlichen Transistoren zusammengesetzt ist

Bei dem erfindungsgemäßen Schaltkreis wird von der Signalerzeugungsschaltung das Steuersignal als erstes Signal und der Rücksetzimpuls als zweites Signal erzeugt wobei das zweite Signal zu dem ersten Signal synchronisiert ist und eine engere Impulsbreite aufweist als die Impulsbreite des Steuersignals. Das Ausgangssignal der Flip-Flop-Schaltung, das man erhält, indem man den Rücksetzimpuls und das Schaltsignal des mechanischen Schalters anlegt wird selektiv der Speicherschaltung über die Ausschaltschaltung zugeführt, welche eine Synchronisierung zu dem Steuersignal vornimmt so daß das Schaltausgangssignal von der Speicherschaltung erhalten wird. Durch die enge Impulsbreite und die kurze Zeitdauer, mit der das Flip-Flop 35 auf dem höheren Niveau gehalten wird, läßt sich der Stromverbrauch herabsetzen. Da darüber hinaus das Prellen während der Erzeugungszeit des Rücksetzimpulses hervorgerufen wird, entsteht das Ausgangssignal des Flip-Flops 35 an dem Ausgang £ in dem früheren Zustand, der von der Speicherschaltung gespeichert ist Man kann dann ein Schaltsignal erhalten, das kein Prellen zeigt unabhängig von der Größe des Schalterprellens.

Im folgenden soll die vierte Ausführungsform der Erfindung anhand der F i g. 8 und 9 erläutert werden.

Bei der in Fig.8 dargestellten Ausführungsform enthält der erfindungsgemäße Schaltkreis eine Signalerzeugungsschaltung 50. Die Signalerzeugungsschaltung 50 enthält einen Eingangsanschluß A, an den Taktimpulse angelegt werden, die vorbestimmte hohe und niedrige Spannungsniveaus aufweisen. Des weiteren enthält die Signalerzeugungsschaltung 50 einen Inverter 51, der mit dem Eingangsanschluß A verbunden ist sowie ein erstes Flip-Flop 52. Die Eingangsanschlüsse CP, und UP, des ersten Flip-Flops 52 sind mit dem Eingangsanschluß A bzw. mit dem Ausgangsanschluß B des Inverters 51 verbunden. Die Signalerzeugungsschaltung 50 enthält ferner ein zweites Flip-Flop 53, dessen Eingangsanschlüsse CPi und CPi mit den entsprechenden Ausgangsanschlüssen Qi, φ des Flip-Flops 52 verbunden sind. Schließlich enthält die Signalerzeugungsschaltung 50 ein NOR-Gatter 54 mit drei Eingangsanschlüssen. Der eine der Eingangsanschlüsse ist mit dem AusgangsanschluB B des Inverters verbunden, der andere Eingangsanschluß ist mit dem Ausgangsanschluß Q\ des Flip-Flops 52 verbunden. Der dritte Eingangsanschluß zu dem NOR-Gatter 54 ist mit dem Ausgangsanschluß Qi des Flip-Flops 53 verbunden. Die Signalerzeugungsschaltung 50 enthält ferner einen Ausgangsanschluß C, der mit dem Ausgangsanschluß Qi des Flip-Flops 53 verbunden ist, und an dem ein

Steuersignal als erstes Signal vorhanden ist, sowie einen Ausgangsanschluß D, der mit dem Ausgangsanschluß des NOR-Gatters 54 verbunden ist, und an dem ein Rücksetzimpuls als zweites Signal abgenommen werden kann.

Ein EIN-AUS-Schalter S₂ wird als mechanischer Schalter betrieben. Ein Eingangsanschluß E, an den eine Spannung mit hohem Spannungsniveau angelegt wird, ist mit einem Ende des Schalters S₂ verbunden. Das andere Ende des Schalters S₂ ist an einem Verbindungspunkt F angeschlossen, der einen Eingang von einer Schaltsignalsteuerschaltung 55 bildet. Die Schaltsignalsteuerschaltung 55 enthält einen N-Kanal MOS-Transistor 56 zur Erzeugung einer Vorspannung. Ein Steueranschluß des MOS-Transistors 56 ist mit dem Anschlußpunkt £ verbunden. Ein Senken-Anschluß des MOS-Transistors 56 ist mit dem Verbindungspunkt F, ein Quellen-Anschluß mit einem Eingangsanschluß G der Signalsteuerschaltung verbunden, an den eine Spannung mit niedrigem Spannungsniveau angelegt wird. Des weiteren enthält die Signalsteuerschaltung 55 einen Inverter 57, der an den Verbindungspunkt F angeschlossen ist, sowie ein NAND-Gatter 58 mit zwei Eingangsanschlüssen, von denen der eine mit dem Ausgangsanschluß des Inverters 57 über einen Verbindungspunkt H angeschlossen ist Ein weiteres Bauelement der Signalsteuerschaltung 55, ein P-Kanal MOS-Transistor 59, ist mit seinem Steuereingang an dem Ausgang des Inverters 57 angeschlossen. Ein P-Kanal MOS-Transistor 60, der ebenfalls zu der Schaltsignalsteuerschaltung 55 gehört, ist mit seiner Steuerelektrode an dem Ausgang des NAND-Gatters 58 angeschlossen. Der Ausgangsanschluß D der Signalerzeugungsschaltung 50 ist mit dem anderen Eingangsanschluß des NAND-Gatters 58 verbunden. Die Senken-Anschlüsse der MOS-Transistoren 59 und 60 sind schließlich miteinander derart verbunden, daß sie gleichzeitig an dem Eingangsanschluß E angeschlossen sind. Ihre Quellenanschlüsse sind mit Eingangsanschlüssen K und L einer Flip-Flop-Schaltung 61 *° verbunden. Die Flip-Flop-Schaltung 61 enthält Inverter 62 und 63, wobei der Ausgangsanschluß des Inverters 62 mit dem Eingangsanschluß L des Inverters 63 verbunden ist, während der Ausgangsanschluß M des Inverters 63 mit dem Eingangsanschluß K des Inverters ⁴S 62 verbunden ist Man erkennt, daß das Ausgangssignal der Flip-Flop-Schaltung 61 von dem Ausgangsanschluß Λ/des Inverters 63 erzeugt wird.

Eine Speicherschaltung 64 ist mit dem Ausgangsanschluß M der Flip-Flop-Schaltung 61 verbunden. Die Speicherschaltung 64 enthält Durchlaßgatter 65 und 66 als elektronischen Schalter und Inverter 67 und 68, die in Reihe geschaltet sind. Die Steueranschlüsse der Durchlsßgatter 65 und 66 sind parallelgeschaltet, Je einer von ihnen ist mit dem Ausgangsanschluß C der Signalerzeugungsschaltung 50 verbunden, während jeweils der andere von ihnen an dem Ausgangsanschluß C über den Inverter 69 angeschlossen ist Der Ausgangsanschluß des Durchlaßgatters 66 ist an dem Ausgangsanschluß N der Speicherschaltung 64 angeschlossen, wobei die Inverter 67 und 68 parallel zu dem Durchlaßgatter 66 geschaltet sind.

Im folgenden sollen die Signalverläufe der in F i g. 8 dargestellten Ausführungsform anhand von Fig.9 näher diskutiert werden.

Wenn dem Eingangsanschluß A der Signalerzeu-■ gungsschaltung ein Taktimpuls a angelegt wird, der den in Fig.9(a)dargestellten Signalverlauf aufweist, gerät dieser Taktimpuls zu dem Eingangsanschluß CPi des Flip-Flops 52. An den Eingangsanschluß CPi wird das an dem Inverter 51 umgekehrte Signal b angelegt, das in F i g. 9(b) dargestellt ist Der Taktimpuls a wird durch die Flip-Flop-Schaltung 52 auf die halbe Frequenz reduziert, so daß ein Signal Qi mit dem in F i g. 9 (Q\) gezeigten Verlauf an dem Ausgangsanschluß Qi des Flip-Flops 52 erzeugt wird. Dieses Signal Qi wird abermals auf die halbe Impulsfolgefrequenz reduziert, was durch das Flip-Flop 53 erfolgt, so daß ein Steuersignal c entsteht, das den in Fig.9(c) gezeigten Verlauf aufweist. Das Steuersignal c liegt als erstes Signal am Ausgangsanschluß Q₂ des Flip-Flops 53. Des weiteren werden der umgekehrte Taktimpuls b und das Signal Qi mit halber Impulsfolgefrequenz sowie das Steuersignal c an das NOR-Gatter 54 angelegt, so daß ein Rücksetzimpuls d am Ausgangsanschluß D desselben als zweites Signal vorhanden ist, das den in F i g. 9(d) gezeigten Verlauf aufweist Der Rücksetzimpuls d, der während des niedrigen Signalniveaus des Steuersignals c erzeugt wird, hat eine kleine Impulsbreite, die gleich derjenigen des Taktimpulses ist

Die Schaltsignalsteuerschaltung 55 verarbeitet das Schaltsignal des mechanischen Schalters S₂, indem sie den Rücksetzimpuls d aufnimmt und in der Ausschaltstellung des Schalters 52 ein Signal m mit einem niedrigen Niveau erzeugt das in Fig.9(m) gezeigt ist Dies bedeutet daß dann, wenn der mechanische Schalter S₂ ausgeschaltet, d. h. in die AUS-Lage gebracht ist, ein niedriges Spannungsniveau am Verbindungspunkt F durch den MOS-Transistor 56 liegt Zu diesem Zeitpunkt wird ein Eingangssignal h mit hohem Niveau, das den in Fig.9(h) gezeigten Verlauf aufweist an den Verbindungspunkt //angelegt, der über den Inverter 57 an den Verbindungspunkt Fangeschlossen ist.

Der von der Signalerzeugungsschaltung 50 kommende Rücksetzimpuls d und das Eingangssignal h werden dem NAND-Gatter 58 angelegt. Wenn das Niveau des Rücksetzimpulses dgroß wird, erzeugt das NAND-Gatter 58 ein Signal mit niedrigem Niveau, durch das der MOS-Transistor 60 in die EIN-Lage gebracht wird, so daß ein Signal /mit hohem Niveau, das den in Fig.9(1) gezeigten Verlauf aufweist erzeugt wird. Dies führt dazu, daß die Flip-Flop-Schaltung 61, an die das Ausgangssignal / der Schaltsignalsteuerschaltung 55 angelegt wird, an ihrem Ausgangsanschluß M ein Signal m mit niedrigem Niveau erzeugt, das den in Fig.9(m) gezeigten Verlauf aufweist

In der Speicherschaltung 64, welche das Signal m empfängt ist das Durchlaßgatter 65 in die EIN-Lage gebracht wenn das Niveau des Steuersignals c hoch ist, während gleichzeitig das Durchlaßgatter 66 ausgeschaltet ist Es wird daher an dem Ausgangsanschluß N über die Inverter 67 und 68 ein Schaltausgangssignal mit niedrigem Niveau erzeugt Bei niedrigem Niveau des Steuersignals c ist das DurchlaBgatter 65 in die AUS-Stellung gebracht, während sich das Durchlaßgatter 66 in EIN-Stellung befindet, so daß die Speicherschaltung in dem zuvor genannten Zustand, d.h. im Zustand mit niedrigem Niveau verbleibt

Als nächstes soll der Fall beschrieben werden, bei dem der mechanische Schalter Sj geschlossen ist, wenn das Niveau des Steuersignals c niedrig und das Niveau des Rücksetzimpulses {/hoch ist Wenn der mechanische Schalter Si geschlossen ist, gelangt ein Schaltsignal /mit hohem Niveau zusammen mit einem Prellen zu dem Verbindungspunkt Fder Schaltsignalsteuerschaltung 55.

Sobald das Spannungsniveau an dem Verbindungspunkt F seinen hohen Wert einnimmt, wird an dem über den Inverter 57 angeschlossener. Verbindungspunkt H ein Signal h mit niedrigem Niveau erzeugt, das dem Eingangsanschluß des NAND-Gatters 58 zugeführt wird, so daß das Spannungsniveau an dem Eingangsanschluß desselben niedrig wird. Selbst wenn daher an dem anderen Eingangsanschluß der Rücksetzimpuls d mit hohem Niveau oder mit niedrigem Niveau angelegt ist, wird das Ausgangssignal des NAND-Gatters 58 nicht auf das niedrige Niveau herabgesetzt

Der MOS-Transistor 59 wird daher in die EIN-Lage gebracht, während der MOS-Transistor 60 in die AUS-Lage gebracht wird. Die Transistoren 59 und 60 sind daher nicht gleichzeitig in der EIN-Lage. Ein Signal k mit hohem Niveau wird dem Eingangsanschluß K der Flip-Flop-Schaltung 61 angelegt Die Flip-Flop-Schaltung 61 erzeugt ein Ausgangssignal m mit hohem Niveau am Ausgangsanschluß M. Das Ausgangssignal der Flip-Flop-Schaltung 61 wird an die Speicherschaltung 64 angelegt Zu diesem Zeitpunkt befindet sich das Durchlaßgatter 65 in der AUS-Lage, während die Speicherschaltung 64 noch immer den Zustand mit niedrigem Niveau beibehält Wenn anschließend das Niveau des Steuersignals c hoch wird, gerät das Durchlaßgatter 65 in die EIN-Stellung, während das Durchlaßgatter 66 in die AUS-Stellung gerät

Es wird daher das Ausgangssignal m der Flip-Flop-Schaltung 61 mit hohem Spannungsniveau dem Ausgangsanschluß N über die Inverter 67 und 68 zugeführt Dies bewirkt, daß ein Schaltsignal η mit hohem Niveau erzeugt wird, das von dem Ausgangsanschluß Nabgenommen werden kann. Anschließend wird die Speicherschaltung 64 auf dem hohen Niveau gehalten, selbst wenn das Steuersignal c auf das hohe Niveau umschaltet

Als nächstes soll der Fall beschrieben werden, daß ein öffnen des mechanischen Schalters & erfolgt, wenn das Niveau des Steuersignals c niedrig ist. Wenn der mechanische Schalter & geöffnet wird, gelangt ein Schaltsignal /mit niedrigem Niveau gemeinsam mit dem Schalterprellen an den Verbindungspunkt F der Schaltsignalsteuerschaltung 55, da der MOS-Transistor für die Vorspannung sich in der EIN-Lage befindet Sobald das Spannungsniveau an dem Verbindungspunkt F abfällt, wird ein Signal h mit hohem Niveau an dem Verbindungspunkt H erzeugt der mit dem Verbindungspunkt F über dem Inverter 57 verbunden ist. Dieses Signal h mit hohem Niveau wird dem einen Eingangsanschluß des NAND-Gatters 58 angelegt Da jedoch das Ausgangssignal des NAND-Gatters 58 auf dem hohen Niveau gehalten wird, wenn das Niveau des Rücksetzimpulses d niedrig ist, erzeugt die Schaltsignalsteuerschaltung 55 ein Ausgangssignal mit hohem Niveau in der gleichen Weise, als wenn der mechanische Schalter Sj geschlossen wäre. Das an dem Ausgangsanschluß N über die Flip-Flop-Schaltung 61 und die Speicherschaltung 64 erzeugte Ausgangssignal N wird daher kontinuierlich auf dem hohen Niveau gehalten. Wenn anschließend das Niveau des Rücksetzimpulses d hoch wird, erzeugt das NAND-Gatter 58 ein Ausgangssignal mit niedrigem Niveau und bewirkt, daß der MOS-Transistor 60 in die EIN-Lage gerät, so daß ein Signal 1 mit hohem Niveau an den EingangsanschluB L der Flip-Flop-Schaltung 61 gelangt Da der MOS-Transistor 59 zu diesem Zeitpunkt die AUS-Lage einnimmt, erzeugt die Flip-Flop-Schaliung 61 ein Ausgangssignal jji mit niedrigem Niveau. Die Speicherschaltung 64 liefert jedoch kontinuierlich ein Schaltausgangssignal mit hohem Niveau an den Ausgangsanschluß, ohne das Ausgangssignal m von der Flip-Flop-Schaltung zu empfangen, da das Steuersignal csich auf dem niedrigen Niveau befindet, wenn das Niveau des Rücksetzimpulses d hoch ist Anschließend wird ein Schahausgangssignal π mit niedrigem Niveau an dem Ausgangsanschluß N erzeugt, wenn das Niveau des Steuersignals c hoch wird, da das Signal m mit niedrigem Niveau von der Flip-Flop-Schaltung 66 an der Speicherschaltung 64 anliegt Da das Schalterprellen lediglich zu Beginn und am Ende des Schaltvorganges von einem mechanischen Schalter auftritt bezweckt der erfindungsgemäße Schaltkreis die Entfernung dieses unangenehmen Schalterprellens, da der Rücksetzimpuls d mit dei Einlese- und Speicherzeit der Speicherschaltung synchronisiert ist Weil darüber hinaus das Setz-Signal und das Rücksetz-Signal der Flip-Flop-Schaltung 61 nicht gleichzeitig angelegt werden, was auf die Funktion des NAND-Gatters 38 zurückzuführen ist gelingt es, ein prellfreies Schaltausgangssignal zu erhalten, wobei det Stromverbrauch gering ist

Die Erfindung ist nicht auf die in den Figuren dargestellte Ausführungsform beschränkt So kann beispielsweise der MOS-Transistor 56 für die Vorspannung durch ein Widerstandselement ersetzt werden Des weiteren ist es möglich, das in der Speicherschaltung als elektronischer Schalter verwendete Durchlaßgatter durch eine Schaltung zu ersetzen, die einen gewöhnlichen Transistor enthält Auf diese Weis« werden verschiedene Änderungen und Abwandlungen möglich.

Da, wie vorstehend erwähnt der erfindungsgemäß« Schaltkreis die Signalerzeugungsschaltung enthält welche den Steuerimpuls als erstes Signal und der Rücksetzimpuls als zweites Signal erzeugt, sowie die Signalsteuerschaltung zur Steuerung des durch der Betrieb des mechanischen Schalters erzeugten Schaltsignals, die mit dem Steuersignal synchronisierte Flip-Flop-Schaltung und die von dem Steuersigna gesteuerte Speicherschaltung zur Erzeugung der Schalt ausgangssignale, gelangen der Setz-Impuls, der von den EIN-AUS-Betrieb des mechanischen Schalters erzeug¹ wird, und der Rücksetz-Impuls d, der von dei Signalerzeugungsschaltung erzeugt wird, nicht gleich zeitig zu der Flip-Flop-Schaltung. Die Flip-Flop-Schal tung ist daher geschützt, da kein hoher Strom durch si« fließt Des weiteren wird das Schaltausgangssignal ohne ein Prellen erzeugt das bei dem Schaltvorgang de; mechanischen Schalters gerne auftritt indem di< Frequenz des Steuersignals geeignet eingestellt wird. Ei ist schließlich möglich, den Stromverbrauch herabzuset zen, da die Breite des von der Signalerzeugungsschal tung gelieferten RUcksetz-Signals geringer ist al:

diejenige des Steuersignals selbst Schließlich gelingt es einen einfachen EIN-AUS-Schalter als mechanischer Schalter zu verwenden, so daß die Konstruktion de: Schaltkreises vereinfacht wird.

Hierzu 6 Blatt Zeichnungen

Claims (4)

1 Patentansprüche:

15

ΐ. Schaltkreis zur Vermeidung von Schalterprellen eines mechanischen Schalters, dadurch gekennzeichnet, daß an den Schalter (S2) eine Speicherschaltung angeschlossen ist, die eine den Schaltzustand des Schalters (S 2) speichernde und durch ein Rücksetzimpulssignal (R 2) zurücksetzbare Flip-Flop-Schaltung (FF) enthält, und daß an die Speicherschaltung eine durch ein mit dem Rücksetzimpulssignal (R 2) synchrones Taktimpulssignal (Φ) steuerbare Sperrschaltung (5), die mindestens zwei Inverter (IA, IS) enthält, zur Erzeugung eines kein Schalterprellen zeigenden Ausgangssignals (Aus) angeschlossen ist

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (S 2) über einen C-MOS-Inverter (1) an den Eingang der Fiip-Flop-Sshaltung (FF) angeschlossen ist, dem das Rücksetzimpulssignal (R 2) zuführbar ist (F i g. 1 und 2). »

3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet daß ein als Taktimpulssteuersignal (a) zur Steuerung der Sperrschaltung (21) dienendes Taktimpulssignal über einen Inverter (20) zur Erzeugung des Rücksetzimpulssignals (b) der Flip-Flop-Schaitung (10) zuführbar ist (F i g. 4 und 5).

4. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet daß einer Frequenzteiler-Signalerzeugungsschaltung (30) ein Taktimpulssignal (CL) zur Erzeugung des Taktimpulssteuersignals (A) und des eine geringere Impulsbreite aufweisenden synchronen Rücksetzimpulssignals (B) zuführbar ist und daß der Ausgang der Flip-Flop-Schaltung (35) mit einer Reihenschaltung von zwei in der Sperrschaltung (40) enthaltenen Durchlaßgattern (38,39) verbunden ist, deren parallel geschalteten Steueranschlüssen das Taktimpulssteuersignal (A) zuführbar ist (F i g. 6 und