DE2123513A1 - Bistabiler elektronischer Kreis - Google Patents

Description

Bistabiler elektronischer Kreis

Die vorliegende Erfindung bezieht sich auf bistabile elektronische Kreise in der Art der Flip-Flop-Schaltkreise.

Flip-Flop-Schaltkreise sind Kreise zur Speicherung eines binären Informationsinhalts, der als einer von zwei, verschiedenen elektrischen Potentialen an ihren Eingang angelegt wurde, wobei sie einen von zwei stabilen Zuständen annehmen, wenn ein geeigneter, den Weg freigebender Zeit-Impuls an einen passenden Eingang gelegt worden ist. Bei Nichtvorliegen des Zeitimpulses kann der Zustand des Kreises durch irgendeine Änderung der an den Informationseingang angelegten Potentiale nicht geändert werden. Normalerweise ist ein besonderer Voreinstelleingang vorgesehen, um den Flip-Flop in einen vorbestimmten Zustand zu bringen, unabhängig vom Zustand des Informationseinganges.

Es sind verschiedene Arten von Flip-Flop-Schaltkreisen bekannt, je nach Art der verwendeten Bauelemente und Technologien.

10984Ö/17Ö0

" ²"

Diese bistabilen Kreise werden in starkem Maße zum Aufbau von komplexen logischen Netzwerken, z. B. bei elektronischen Datenverarbeitungsanlagen verwandt und normalerweise wird eine hohe Arbeitsgeschwindigkeit von ihnen verlangt. Im weiteren wird noch erläutert werden, wofür die Arbeitsgeschwindigkeit bestimmt ist und wie sie definiert ist. Die Arbeitsgeschwindigkeit hängt sowohl von der benutzten Technologie als auch von der Gestaltung des Flip-Flop-Kreises ab. Eine für schnelle integrierte Schaltungen erfolgreich angewandte Technologie ist jene mit der Bezeichnung TTL (Transistor-Transistor-Logik) und auf diese bezieht sich die folgende Beschreibung im besonderen.

Aufgabe der vorliegenden Erfindung ist es, einen verbesserten Flip-Flop-Schaitkrels anzugeben, der infolge einer sehr einfachen logischen Gestaltung eine hohe Arbeitsgeschwindigkeit besitzt und eine verringerte Anzahl von Bauelementen erfordert und geeignet ist, sowohl in diskreter Technik als auch im integrierter Technik, im besonderen in TTL-Technik ausgeführt zu werden.

Weitere Einzelheiten und Vorteile der Erfindung werden klarer durch die ausfuhrliche Beschreibung einiger Ausführungsbeispiele, die unter Bezug auf die zugehörigen Zeichnungen dargestellt sind, wobei:

Die Figuren la und Ib anhand von Diagrammen die verschiedenen Parameter zeigen, die den Zeitverlauf in einem bistabilen Kreis erläutern.

Die Figur 2 die logische Schaltung des ersten AusfUhrungsbeispiels des erfindungsgemäßen Kreises zeigt.

Die Figuren 3 und 4 zwei Varianten der logischen Schaltung nach Fig 2 zeigen.

Die Figur 5 die logische Schaltung einer Vielzahl von erfindungs-

109848/1790

gemäßen Kreisen zeigt, die eine Speichereinheit bilden.

Die Figur 6 eine Ausführung des bistabilen Kreises nach Figur 2 zeigt unter Benutzung von diskreten Bauelementen.

Die Figur 7 eine Ausführung des bistabilen Kreises nach Figur k zeigt unter Benutzung von diskreten Bauelementen.

Die Figur 3 eine Ausführung des bistabilen Kreises nach Figur 3 zeigt unter Benutzung der integrierten Technik.

Vor der Beschreibung des verbesserten bistabilen Kreises nach der Erfindung ist es nützlich, einige allgemeine Betrachtungen zum besseren Verständnis der Tatsachen und der Funktionsweise vorzunehmen. Es ist bekannt, daß im allgemeinen ein Flip-Flop eine logische Einrichtung ist mit einem Zeiteingang C, einem Dateneingang D, einem direkten Ausgang Q und einem invertierten Ausgang Q oder wenigstens mit einem dieser beiden Ausgänge. Die an den Eingängen angelegten Signale und die ausgangsseitig erscheinenden Signale sind binäre Signale, d.h. sie bestehen aus einem von zwei vorgegebenen elektrischen Potentialen, die den logischen Werten "1" und "0" zugeordnet sind.

Die für die Belange der vorliegenden Erfindung zu definierenden Parameter sind in dem Zeitdiagramm der Fig. ia dargestellt, und zwar: Tpdl (D-q) ist die Durchgangszeit bei einer Änderung des Eingangssignals von "0" nach "1" (daher ein positiver Verlauf) vom Dateneingang D zum direkten Ausgang Q, wo ein positiver Verlauf erscheint.TpdO (D-Q) ist die Durchgangszeit bei einer Änderung des Eingangssignals von "1" nach "0" (daher ein negativer Verlauf) vom Eingang D zum Ausgang Q, wo ein negativer Verlauf erscheint.

Tpd 0 (D-Q) ist die Durchgangszeit bei einer Änderung des

109848/1790

Eingangssignals von "0" nach "I¹¹ (d äier ein positiver Verlauf) vom Eingang D zum Ausgang Q, wo ein positiver Verlauf erscheint, Tpd 1 (D-Q) ist die Durchgangszeit bei einer Änderung des Eingangssignals von "1" nach "0" (daher ein negativer Verlauf) vom Eingang D zum Ausgang Q, wo ein positiver Verlauf erscheint. Diese Parameter werden gemessen, wenn ein fester Bezugswert "1" am Zeiteingang C anliegt (so daß der Dateneingang ständig frei ist) und die Verzögerung wird wie definiert gemessen. Die folgenden Parameter, werden gemessen, wenn am Dateneingang zunächst ein fester Wert "1" und dann ein fester Wert "0" anliegt und in beiden Fällen am Zeiteingang ein Zeit-Signal anliegt. Die am Eingang anliegende Information wird so zum Ausgang mit einer gewissen Verzögerung durchgegeben bei Anliegen des Zeit-Signals.

Die Verzögerungen sind folgendermaßen definiert:

Tpd 1 (C-Q) ist die Verzögerungszeit, nach welcher eine am Dateneingang anliegende "1" als positiver Verlauf am Ausgang Q erscheint unter Berücksichtigung der Zeit des Anliegens eines Zeit-Signals. Tpd 0 (C-Q) ist die Verzögerungszeit, nach welcher eine am Dateneingang anliegende "0" als negativer Verlauf am Ausgang Q erscheint unter Berücksichtigung der Zeit des Anliegens eines Zeit-Signals. Tpd 0 (C-Q) ist die Verzögerungszeit, nach welcher eine am Dateneingang liegende "1" als negativer Verlauf am Ausgang Q erscheint unter Berücksichtigung der Zeit des Anliegens des Zeit-Signals.

Tpd i (C-Q) ist die Verzögerungszeit,nach welcher eine am Dateneingang anliegende "0" als positiver Verlauf am Ausgang Q erscheint unter Berücksichtigung der Zeit des Anliegens des Zeit-Signals. Es sei bemerkt, daß bei den aa meisten benutzten Technologien in integrierter Teohnik oder in diskreter Technik, d.h. DTL (Dioden-Transistor-Logik), RTL (Widerstand-Transistor-Logik), TTL (Transistor-Transistor-Logik) die

109848/1790

stärksten Verzögerungszeiten nur durch jene Elemente hervorgerufen werden, die eine logische Inversion des Eingangssignals bewirken, das sind die als NOR-, NAND-Glieder und Invertoren bekannten Grundschaltungen. Deshalb kann die Durchlaufgeschwindigkeit bei solchen Technologien auf einfache Weise optimiert werden durch Verwendung einer geeigneten logischen Gestaltung unter Annahme einer ersten Näherung, so daß, wo logische, nicht invertierende Elemente, wie AND- und OR-Glieder keine Verzögerungen hineinbringen, jeder invertierende Elementarkreis eine gleiche Verzögerung hineinbringt, die mit Δ gekennzeichnet werden soll.

Figur 2 zeigt den logischen Aufbau eines erfindungsgemäßen Flip-Flops in seiner einfachsten Form. Es enthält ein erstes NOT-Glied 1, drei AND-Glieder 2, 3 und k, mit zwei Eingängen, ein NOR-Glied 5 mit drei Eingängen und ein zweites NOT-Glied Der Dateneingang D ist verbunden mit dem ersten Eingang der AND-Glieder 3 und 4.

Der Zeit-Eingang C ist verbunden über die Leitung 7 mit dem zweiten Eingang des AND-Gliedes h und über das NOT-Glied i mit dem ersten Eingang des AND-Gliedes 2. Der zweite Eingang der AND-Glieder 2, 3 ist verbunden mit dem Ausgang des NOT-Gliedes Die Ausgänge der AND-Glieder 2,3 und h sind verbunden mit dem Ausgang des NOT-Gliedes 6. Die Ausgänge der AND-Glieder 2, 3 und k sind verbunden mit den drei Eingängen des NOR-Gliedes 5» dessen Ausgang direkt verbunden ist mit dem invertierten Ausgang Q und über das NOT-Glied 6 mit dem direkten Ausgang Q.

Die Wirkungsweise des Kreises ist folgende:

In Ruhezustand liegt ein "O"-Signal am Eingang C:

Der Kreis kann sich dabei in einem der beiden stabilen Zustände befinden: Die Ausgänge Q und Q können deshalb jeweils einen der

109848/1790 ~⁶~

— D —

beiden Zustände "1" oder ¹¹O" einnehmen.

In der Tat, es ist zu sehen, daß bei Anliegen von "O" am Eingang C das AND-Glied 4 gesperrt ist und an seinem Ausgang "O" erscheint, während das AND-Glied 2 so vorbereitet ist, daß an seinem Ausgang der gleiche logische Wert auftritt wie an seinem zweiten Eingang, d.h. wie am direkten Ausgang Q des Flip-Flop. Falls dieser Wert "0" beträgt, ist auch das AND-Glied 2 gesperrt und das gleiche gilt auch für das AND-Glied 3 unabhängig von dem am Eingang D anliegenden Wert. Folglich liegt an allen drei Eingängen des NOR. -Gliedes 5 der Wert "0" und sein Ausgang, der der Q-Ausgang ist, hat den Wert "1". Dieser Wert hält infolge des NOT-Gliedes 6 den Ausgang Q auf "0" und er wird in der gleichen Weise auch auf "1" gehalten.

Wenn der Wert am Ausgang Q "1" beträgt, und der Eingang C an "0" anliegt, haben beide Eingänge des AND-Gliedes 2 eine "1" und sein Ausgang ebenfalls "1". Falls daher wenigstens ein Eingang des NOR-Gliedes 5 eine "i" hat, ist sein Ausgang auf "0" und über das NOT-Glied 6 hält dies die "1" am Ausgang Q aufrecht, auf die gleiche Weise wird die "0" aufrechterhalten.

Daher ist der Flip-Flop in einer stabilen Lage, wenn der Eingang C auf "0" liegt und behält diesen Zustand bei, unabhängig von den Bedingungen am Dateneingang D.

Es soll tun angenommen werden, daß am Eingang D eine "i" vorliegt und daß am Eingang C ein Zeit-Signal "1" anliegt. Der Ausgang des AND-Gliedes 4, der der erste Eingang des NOR-Gliedes 5 ist, hat den Wert "1", der Ausgang des NOR-Gliedes 5 hat daher den Wert "0", unabhängig von den anderen Eingängen. Über das NOT-Glied 6 hat der Ausgang Q den Wert "1": Dieser Wert, angelegt an den zweiten Eingang desAND-Gliedes 3, dessen erster

109848/1790

Eingang auch den Wert ⁿiⁿ hat, ergibt den Wert ¹¹I" am zweiten Eingang des NOR-Gliedes 5» So wird dieser Zustand aufrechterhalten und ändert sich nicht, auch wenn das Zeit-Signal nicht mehr anliegt. Sobald das Zeit-Signal nicht mehr anliegt, nimmt der Ausgang des NOT-Gliedes den Wert "1" an, so daß das AND-Glied 2 so vorbereitet wird, daß an seinem Ausgang der Wert ⁿi^B erscheint.

In diesem Zeitpunkt kann das Datensignal geändert werden, ohne daß sich der Zustand des Flip-Flops ändert, da ein Wert ^Mi" immer an einem Eingang des NOR-Gliedes 5 bleibt.

Durch ähnliche Betrachtungen ist einzusehen, daß alle drei AND-Glieder 2,3,^ gesperrt sind und ihr Ausgang folglich den Wert "0" hat, wenn der Eingang D den Wert "0" hat und der Zeit-Eingang C den Wert "1" hat.. Der Ausgang des NOR-Gliedes 5 hat deshalb den Wert ⁿlⁿ und der Ausgang des NOT-Gliedes 6 hat den Wert ^Ml^w. Dieser Zustand wird aufrechterhalten, auch wenn das Zeit-Signal nicht mehr anliegt.

Nach dieser kurzen Erläuterung des statischen Verhaltens des Kreises soll nun das dynamische Verhalten betrachtet werden: d.h., die verschiedenen Durchgangszeiten und Verzögerungen, die schon definiert wurden, sollen nun berücksichtigt werden unter der Annahme, daß die AND-Glieder keinerlei Verzögerungen verursachen und daß die NOT-Glieder sowie das NOR-Glied eine Verzögerung .Δ hervorruft.

Diese Betrachtungen werden erleichtert werden durch die Benutzung von Bool¹sehen Ausdrücken, die die aufeinanderfolgenden Zustände des Kreises beschreiben. Die Bool'sehe Algebra wird weitgehend als Mittel zur Untersuchung von logischen sowie aufeinanderfolgenden Netzwerken benutzt und ihre grundlegenden Regeln können als im allgemeinen bekannt vorausgesetzt werden.

109848/1790

-8-

Die Yeränderliotaen, die aa Zeit-Eingang C, Dateneingang D, direkten Ausgang Q und am invertierten Ausgang Q der Figur 2 auftreten, werden im folgenden mit den gleichen Buchstaben bezeichnet.

Der Index ο kennzeichnet den Vert der Ausgangsveränderlichen !■ Normalzustand und der Index 1 kennzeichnet den Wert der gleichen Veränderlichen, den diese im folgenden Zustand infolge einer Änderung des Eingangswertes einnimmt.

Der Ausdruck, der die Wirkungsweise des Kreises wiedergibt, sowie den Wert des invertierten Ausgange Q, kann man leicht bei Betrachtung der Figur 2 erhalten:

Q₁ χ= DC + DQ₀ + CQ₀ (i).

Bei Nlchtvorllegen des Zeit-Impulses hat C den Wert "O" und es ist dahers

Q₁ = D Q_{0 +} Q₀ . (ξ _t

d.h., der Kreis ist in einem stabilen Zustand und behält diesen Zustand zur Zeit 1 bei, den er zur Zeit ο hatte, unabhängig vom Wert des Einganges D.

Es wird nun die Wirkungsweise betrachtet unter der Bedingung, wie sie in Fig. la dargestellt ist, d.h. der Eingang C behält den Wert ⁿiⁿ. Aus Gleichung 1 folgt:

Q₁ = D + DQ₀ = D

D.h. im Zustand 1 ist der Wert des invertierten Ausgangs gleich dem Invertierten des Wertes am Eingang D. Bei Betrachtung der Figur 2 sieht man, daß sioh auf dem Weg von Eingang D zum Ausgang Q* nur ein invertierendes Glied (das NOR-Glied 5) befindet, infolgedessen beträgt die Verzögerung, nach welcher Q" einer Änderung des Wertes am Eingang D folgt, Ά .

Daher gilt: Tpd i (D-Q) = Λ und Tpd O (D-Q) ■ Λ

10 9 848/1790

Veil Q seinen Endwert über das NOT-Glied 6 erreicht, das eine Verzögerung4 einführt, vrird in Hinblick auf Q:

Tpd O (D-Q) = 2 ■& Tpd 1 (D-Q) a

Es sollen nun die ZuStandsänderungen betrachtet werden, unter den in der Fig. Ib dargestellten Bedingungen, d.h., die Verzögerungen nach denen die Ausgänge die Endwerte erreichen nach einer Änderung an Eingang G unter den beiden verschiedenen Bedingungen, daß an Eingang D ständig *O^H sowie ständig "1" anliegt. Mit

D s 0 folgt aus Gleichung 1: Q₁= C Q * C + Q₀

Das bedeutet, daß Q₁ sich nioht nehr ändert, wenn Q schon « ist, wenn Q_q = 0, Q. « C ist. Die Betrachtung der Fig. 2 zeigt, daß Q₁ den gleichen Vert von C über eine doppelte Inversion einninnt. (NOT-Glied 1 und NOB-Glied 5) Deshalb ist Tpd 1 (C-Q) a 2 Δ und Tpd 0 (C-Q) * 3 Δ ♦

Mit Dsl, folgt aus Gleichung 1: Q₁ = C + Q₀ + XJQ₀ = C + Q₀ = C . Q₀,

das bedeutet, daß sich Q₁ nioht ändert, wenn Q schon 0 ist, wenn Q_Q » 1, Q₁ s C ist. Das heißt, daß in diesen Fall Q₁ den invertierten Vert von C einninnt über ein einziges invertierendes Glied (NOR-Glied 5) und es gilt daher:

Tpd 0 (C-<3) = Δ und Tpd i (C-Q) « 2Δ

Folglich ist daraus zu sehen, daß die Durchgangszeit eines Infornatinns-Signals von D nach Q inner A und diejenige von D

- 10 -

1 09848/1790

nach Q 2 Δ beträgt und daß die längste Durchgangs ze it eines Zeit-Signals von C nach Q 24beträgt und nor die Durchgangszeit von C nach Q 34 betragen kann.

Diese Verzögerungen sind wesentlich geringer als die Verzögerungen, die in den Meisten, vom Stande der Technik her bekannten Flip-Flop-Schaltkreisen erreicht werden.

Im weiteren soll betrachtet werden, was geschieht, wenn ein Zeit-Signal angelegt oder entfernt worden ist, während der Kreis sich sohon !■ Endzustand befindet, d.h., wenn Q=D ist. Für DaO und Q_o a O folgt aus Gleichung Is

Q₁ =0+0+0=1, in jedem Falle

und für D=I und Q_Q = 1:

(2) Q₁ = C + 1 + C = 0, ebenfalls in jedem Falle.

In beiden Fällen können Veränderungen von C, auch nicht vorübergehend, die Ausgänge beeinflussen. Dies ist so wegen des NAD-Gliedes 3, über das ein Potential unabhängig von C einen Eingang des NOR-Gliedes angelegt ist. Sollte das Glied 3 fehlen, ist zu sehen, daß die Gleichung (l) die Fora bekommen würde:

Q₁ β DO + 0 Q₀ und die Gleichung (2) : Q₁ = C + C

Sogar dieser Endwert von Q₁ wird zu 0; ein Unterschied der Durohgangszeit der Werte von C über zwei verschiedene Wege, von denen nur einer das invertierende Glied 1 enthält, könnte von einem vorübergehenden Streuimpuls des Wertes "1* am Ausgang Q herrühren.

Die logische Gestaltung des Kreises der Figur 2 sieht keinen

- il -

109848/1790

VoreinsteHeingang vor, d.h. einen Setz- oder Rüoksetzeingang, an dem ein Signal angelegt werden kann, um den Kreis in einen vorbestimmten logischen Znstand zu bringen.

Die Fig. 3 zeigt eine Variante des schon beschriebenen logischen Kreises, in welcher ein Voreinstelleingang vorgesehen ist. Dieser Kreis unterscheidet sich von dem Kreis der Fig. 2 dadurch, daß das NOT-Glied 6 durch ein NAND-Glied 8 ersetzt wurde. An dem Vorstelleingang R wird normalerweise der logische Wert "1" angelegt, deshalb ist die Wirkungsweise des Kreises bei dieser Bedingung die gleiche wie die des Kreises nach Fig. 2. Wenn nun das an den Eingang R angelegte Niveau auf den Wert ¹¹O" gebracht wird, nimmt der Ausgang Q des NAND-Gliedes 8 den logischen Wert ^wl^w an und, angenommen der Zeitgeberwert am Eingang C hat den Wert ¹¹O", wird über das NAND-Glied 2 der Wert "1" an einen Eingang des NOR-Gliedes 5 angelegt, der seinen Ausgang Q auf den Wert ⁿ0^M bringt. Dieser Wert hält den Ausgang Q auf dee Wert "1", sogar wenn das Voreinstellsignal nicht mehr am Eingang R anliegt.

Der Kreis, der in der Fig. 4 gezeigt wird, ist eine zweite Variante, bei der ebenfalls ein Vorstelleingang R vorgesehen ist.

In diesem Fall weicht der Kreis von dem der Fig. 2 dadurch ab, daß das NOT-Glied 6 durch ein NOR-Glied 9 ersetzt ist. Hier liegt normalerweise der logische Wert ^M0^M am Eingang It an, und unter dieser Bedingung weicht die Wirkungsweise des Kreises nicht von der des in der Fig. 2 dargestellten Kreises ab. Venn das am Eingang R anliegende Signal auf den Wert "1" gebracht wird, nimmt der Ausgang Q den Wert "O" an und der Ausgang Q den Wert "l^w an. Es ;Lst leicht einzusehen, daß dieser Zustand sogar dann aufrechterhalten bleibt, wenn das Signal nicht mehr am Eingang

109848/1790

R anliegt.

Die Fig. 5 zeigt eine Gruppe von bistabilen Kreisen der Art, wie sie in der Fig. 3 dargestellt sind. Meist sind bistabile Kreise zusammengeschaltet zur Bildung eines Registers, in das die verschiedenen binären Daten gleichzeitig durch ein einziges Zeitgebersignal eingespeist werden und die Voreinstellung geschieht ebenfalls gleichzeitig durch ein einziges Voreinstellsignal. Das invertierende Glied 1 kann, wie es in Fig. 5 dargestellt ist, einer Vielzahl von bistabilen Kreisen gemeinsam sein und jeder bistabile Kreis kann auf seine einfachste Form reduziert werden, die drei AND-Glieder 2, 3» ^> ein NOR-Glied 5 sowie ein Bauteil enthält, das wahlweise aus einem invertierenden Glied, einem NOR- oder NAND-Glied bestehen kann (für den Fall des Kreises nach Fig. 5: NAND-Glied b), und einen Dateneingang D hat sowie möglicherweise einen Voreinstelleingang R und zwei Zeit-Eingänge, einen direkten C und einen invertierten C.

Die unterbrochen gezeichnete Linie 10 umschließt einen solchen bistabilen Kreis.

Eine Vielzahl solcher bistabiler Kreise, z.B. vier von ihnen, kann zusammen mit den zusätzlichen Elementen, wie dem NOT-Glied und anderen Hilfselementen - leicht in integrierter Technik auf einem einzigen Halbleiterplättchen hergestellt werden und in einem einzigen Gehäuse untergebracht werden. Der Kreis kann aber auch aus diskreten Bauelementen zusammengestellt werden.

Es ist klar, daß es nicht wesentlich ist, daß der Ausgang Q als Ausgang zugänglich ist, da das direkte Signal vom Ausgang Q über ein invertierendes Glied erhalten werden kann.

Die Beschreibung bezog sich bisher auf die logisohen Diagramme, um zu zeigen, daß das Leistungsverhalten eines logisohen Kreises hauptsächlich von der logisohen Gestaltung abhängt.

109848/1790

- 13 -

Die Herstellung des erfindungsgemäßen Flip-Flop-Kreises kann durch verschiedene elektronische Technologien erreicht werdenund ist nicht auf eine von ihnen beschränkt.

Um dies zu belegen und zur besseren Erläuterung der charakteristischen Merkmale der Erfindung wird nun die schaltungsmäßige Ausführung des logischen Kreises nach der Erfindung beschrieben.

Im besonderenwerden einige Ausführungsbeispiele beschrieben, bei denen eine Technologie mit diskreten Elementen verwendet wird, λ d.h. Dioden und Transistoren, bekannt als DTL (Dioden-Transistor-Logik) sowie eine Ausführung, bei der die als TTL (Transistor-Transistor-Logik) bekannte integrierte Technik verwendet wird, Es ist offensichtlich, daß durch geeignete Einführung der erforderlichen Änderungen des Kreises die gleiche logisohe Gestaltung auch bei Benutzung anderer Technologien erhalten werden kann.

Fig. 6 zeigt den Schaltplan des logischen Kreises nach Fig. unter Benutzung von diskreten Elementen, d.h. Dioden, Transistoren und Widerstände. Jedes logisohe Element ist von einer unterbrochenen Linie umschlossen und durch die gleichen Bezugsziffern gekennzeichnet, die in der Fig. 2 verwendet wurden und ™ hier jedoch unterstrichen sind.

Das NOT-Glied 1 besteht aus einem Transistor Tl, einem Kollektor-Last-Widerstand 52, der zwisohen dem Kollektor des Transistors Tl und einer geeigneten positiven Spannungsquelle +V liegt. Der Emitter des Transistors liegt auf Erdpotential und seine Basis ist über einen Widerstand 53 mit eina" geeigneten negativen Spannungsquölle -V sowie über den Widerstand 51 mit der Eingangsklemme G verbunden.

- Xk -

109848/1790

Venn die Klemme C auf Null-Potential gebracht ist, ist die Basis-Emitter-Verbindung des Transistors Tl mit Sperrspannnung belegt und der Transistor ist gesperrt.

Da kein Strom zwischen Kollektor und Emitter fließt, entsteht am Widerstand 52 kein Spannungsabfall und der Kollektor liegt auf einem positiven Potential, das dem Potential +V entspricht.

.Wenn stattdessen die Klemme C auf positives Potential gebracht wurde,z.B. +V,ist die Basis-Emitter-Verbindung des Transistors Tl positiv vorgespannt und der Transistor ist leitend.

Das Kollektorpotential geht daher auf Nullpotential herunter. Das Kollektorpotential entspricht daher dem Entgegengesetzten des Eingangspotentials und folgt seinen Änderungen mit einer Verzögerung, die von der Sehaltzeit des Transistors abhängt.

Das stark negative Potential kann den logischen Wert ⁿ0" darstellen und das positive Potential den logischen Wert "I". Es ist dann offensichtlich, daß der Kreis ein invertierendes Verhalten hat, wenn der Ausgang des Kreises mit de« Kollektor des Transistors Tl verbunden ist.

Auf ähnliche Weise ist zu sehen, daß die mit dem Knotenpunkt 5& verbundene Diode 55 > Diode 56 sowie der Widerstand 57 die logische Funktion AND darstellen und das AND-GIied j2 aufbauen . Die Diode 55 ist mit dem Kollektor des Transistors Tl und dem Knotenpunkt 5^S verbunden, wobei die Durchlaßrichtung vom Knotenpunkt zum Kollektor verläuft.

Die Diode 56 ist mit der Ausgangsklemme Q und dem Knotenpunkt 58 verbunden, wobei die Durchlaßrichtung vom Knotenpunkt zur Ausgangskiemne verläuft.

Der Widerstand 57 ist mit der Spannungsquelle +V und dem Knoten-

109848/1790 - 15 -

punkt 5^Ö verbunden. Der Knotenpunkt 58 hat daher nur dann positives Potential, wenn sowohl der Kollektor des Transistors Tl als auch die Ausgangskiemme Q auf positivem Potential liegen: Im anderen Pail geht das Potential des Knotenpunktes auf einen :ert herunter, der in der Nähe des niedrigsten Potentials liegt, das zwischen dem Kollektor und der Eingangsklemme liegt.

Die Wirkungsweise des Kreises, der die Dioden 59, 60 und den Widerstand 6± umfaßt und insgesamt damit das AND-Glied 3_ aufbaut, ist die gleiche wie oben beschrieben.

Die Diode 59 ist mit dem Eingang D und dem Knotenpunkt 62 verbunden, wobei die Durchlaßrichtung vom Knotenpunkt zum Eingang verläuft.

Die Diode 60 ist mit der Ausgangsklemme Q und dem Knotenpunkt verbunden, wobei die Durchlaßrichtung voe Knotenpunkt zur Ausgangsklemme verläuft. Der Widerstand bl liegt zwischen dem Knotenpunkt 62 und der Spannungsquelle +¹V.

Ebenfalls identisch zu den letztgenannten Kreisen ist die Wirkungsweise des Kreises, der aus den Dioden 63, 6k und dem Widerstand 65 besteht und das AND-Glied J^ aufbaut.

Die Diode 63 ist mit dem Eingang D und dem Knotenpunkt 66 verbunden, wobei die Durchlaßrichtung vom Knotenpunkt zum Eingang D hin verläuft. Die Diode 64 ist mit dem Eingang C und dem Knotenpunkt 6b verbunden, wobei die Durchlaßrichtung vom Knotenpunkt zum Eingang C hin verläuft. Der Widerstand 65 liegt zwischen den Knotenpunkt 66 und der Spannungsquelle +V.

Das NOit-Glied wird, wie es in der Fig. 6 zu sehen ist, von den drei Dioden 67, όβ, 69, den Widerständen 70, 71, 72 und dem Transistor T2 gebildet. Die drei Dioden 6?, 6c* und 69 sind

109848/1790

kathodenseitig mit dem einen Ende des Widerstandes 70 verbunden, wobei dessen anderes Ende mit der Basis des Transistors T2 verbunden ist.

Der Emitter des Transistors T2 liegt auf Erdpotential und der Kollektor liegt über dem Widerstand 71 an der Spannungsquelle +V.

üie Basis des Transistors T2 ist darüberhinaus über den Widerstand 72 mit der bpannungsquelle -V verbunden.

Die Anoden der Dioden 67, 68, 69 sind jeweils mit den Knotenpunkten 5ö, 62 und 66 verbunden, d.h. mit den Ausgängen der AND-Glieder 2, 2» ^und ä-

Die Wirkungsweise des Kreises ist bekannt; Wenn an die Eingänge des Kreises, die die Anoden der Dioden 67, 68, 69 darstellen, kein positives Potential angelegt ist, wird die Basis des Transistors T2 über den Widerstand 72 auf stark negativem Potential gehalten und der Transistor ist daher gesperrt. In diesem Fall liegt der Kollektor des Transistors T2, der mit der Ausgangsklemme (^ verbunden ist, praktisch an der Spannung +V.

Wenn eine positive Spannung an irgendeinen der Eingänge angelegt wird, wird die Basisspannung des Transistors T2 positiv und der Transistor wird leitend, wodurch die Kollektorspannung und damit die Spannung der Ausgangsklemme Q fast zu Null wird. Die erhaltene logische Funktion ist daher eine NOR-Funktion.

Die Widerstände 73, 7^, 75 und der Transistor T3 bilden das NOT-Glied ^S₁ das dem schon beschriebenen NOT-Glied jL identisch ist und in der Weise den bistabilen Kreis vervollständigt, daß der Kollektor des Transistors T3 mit dem direkten Ausgang Q verbunden ist und die Basis des Transistors T3 über den Widerstand 73 mit invertierten Ausgang Q verbunden ist.

- 17 109848/1790

Die Pig. 7 zeigt den Schaltplan des logischen Kreises nach der Fig. h bei Verwendung der gleichen Technologie. Infolge der Unterschiede zwischen der Gestaltung des Kreises nach der Fig. und der nach der Fig. k, unterscheidet sich der elektrische Kreis der Fig. 7 vor dem der Fig. 6 nur dadurch, daß das NOT-Glied j6 durch ein Element J9 ersetzt wurde, das die logische Funktion NOR erfüllt.

Dieses Element ist dem NOR-Glied j? im wesentlich identisch und soll deshalb nicht beschrieben werden.

Auf die gleiche Weise kann der Kreis nach der Fig. 6 durch Zwischenschalten eines den Elementen £, J5, oder ^k identischen AND-Gliedes zwischen das NOT-Glied 6 und das NOR-Glied f> so abgeändert werden, daß man ein Element S_- mit der logischen Funktion NAND erhält, wie es im logischen Diagramm der Fig. gezeigt ist.

Die Fig. β zeigt die Schaltung eines erfindungsgemäßen bistabilen Kreises bei Benutzung der integrierten Technik TTL. Der Schaltplan der Fig. 8 bezieht sich auf den logischen Kreis der Fig. und umfaßt ein NOT-Glied I₁ ein NAND-Glied IB und ein Element 1Λ, das die AND-OR-NOT-Funktionen liefert, d.h. es liefert alle logischen Funktionen, die die Glieder 2, 3, h und 5 der Fig. liefern.

Das NOT-Glied 1 umfaßt die Transistoren T4, T5, T6, T7, die Widerstände 101, 102, 103, lO^t und eine Diode Dl. Die Basis des Transistors T4 ist mit einer geeigneten Spannungsquelle +V verbunden, der Emitter ist mit dem Zeit-Eingang C und der Kollektor ist mit der Basis des Transistors T5 verbunden.

Der Kollektor des Transistors T5 ist über den Widerstand 102 mit Spannungsquelle +V verbunden und der Emitter liegt über

- 18 -

109848/1790

einem Widerstand 104 auf Erdpotential. Die Basis des Transistors To ist mit dem Emitter des Transistors T5 verbunden.

Die Transistoren T7 und T6 sind in Reihe geschaltet, d.h. der Kollektor des Transistors T7 liegt über den Widerstund 101 an der' Spannungsquelle +V, der Emitter des Transistor 1'7 ist über eine Diode Dl mit dem Kollektor des Transistors T6 verbunden und der Emitter des Transistors T6 liegt auf Erdpotential.

Der Kreis zeigt ein invertierendes Verhalten: Wenn die am P Emitter des Transistors T4 angelegte Spannung fast Null beträgt, ist die Basis-Emitter-Strecke des Transistors T4 positiv vorgespannt und der Transistor T4 ist leitend. Fast das gleiche-Null-Potential liegt an der Basis des Transistors T5 und dieser ist daher gesperrt. Demzufolge liegt die Basis des Transistors T7 praktisch auf dem Potential +V. Die Basis des Transistors T6 ist geerdet und der Transistor T7 ist daher leitend, während der Transistor T6 gesperrt ist. Der Knotenpunkt 105, der als Ausgang des invertierenden Gliedes betrachtet werden kann, liegt auf einem positiven Potential, das etwa dem Potential +V entspricht.

fe Im anderen Falle,-wenn eine positive Spannung an den Eingang C gelegt ist, wird diese Spannung an die Basis des Transistors T5 geleitet, der demzufolge leitend ist.

Die Kollektorspannung des Transistors T5 wird um den Spannungsabfall längs des Widerstandes 102 verringert und die Emitterspannung des Transistors T5 wächst durch den Spannungsabfall längs des Widerstandes 104. Der Transistor T6 ist leitend, der Transistor T7 gesperrt und der Knotenpunkt 105 liegt praktisch auf Null-Potential.

Das Element 11 liefert die logischen Funktionen AND-OR-NOT und umfaßt einen ersten Mehreiiitter-Transistor T8, einen zweiten

109848/1790 " - 19 -

— xy —

Mehremitter-Transistor T9_f einen dritten Mehremitter-Transistor TlO, drei Transistoren TIl, T12 und T13, die jeweils am Emitter und am Kollektor miteinander verbunden sind, sowie zwei Ausgangstransistoren Tl^t und T15»eine Diode Ώ2 und die Widerstände 107, 10b, 109, IiO, 111, 112. Von den beiden Emittern des Transistors Τβ ist der eine mit dem Ausgang des NOT-Gliedes I^ und der andere mit der Ausgangsklemme Q verbunden. Die Basis des Transistors To ist über den Widerstand 111, der sie mit der Spannungsquelle +V verbindet, positiv vorgespannt. Daher folgt die Kollektorspannung des Transistors T8 dem niedrigeren der an den Emittern anliegenden Potentiale und der Transistor To liefert die AND-Funktion.

Die Meliremitter-Transistoren T9 und TlO arbeiten ähnlieh. Der eine der Emitter des Transistors T9 ist mit der Ausgangsklemme Q und der andere mit der ßingangsklemme D verbunden und die Emitter des Transistors TlO sind entsprechend uiit dem Eingang D und dem Eingang C verbunden.

Die Kollektoren der Transistoren To, T9 und TlO sind jeweils mit der Basis der Transistoren TIl, T12 und T13 verbunden.

Die Emitter dieser Transistoren sind direkt miteinander verbunden | und liegen über dem Widerstand 112 auf Mrdpotential und die Kollektoren sind ebenfalls direkt miteinander verbunden und liegen über dem Widerstand 108 an der positiven Spannung +V.

Falls nur ein einziges der an die jeweiligen Basen gelegten Potentiale positiv wird, wird der entsprechende Transistor der Transistoren TIi, T12 und T13 leitend und der Knotenpunkt steigt potehtialmäßig vom Erdpotential zu einer stark positiven Spannung an, die aber merklich niedriger ist als die positive

- 20 -

109848/1790

Spannung +V. Diese gleiche Spannung liegt im wesentlichen sowohl an der Basis des Transistors Ti5, der leitend wird, und an der Basis des Transistor T14, der gesperrt wird.

Folglich erhält der Ausgang Q fast Nullpotential. Es kann gesehen werden, daß der Kreis _!! wirksam die NOR-Funktion der AND-Funktionen liefert in Hinfelielc auf die Eingänge C und D, D und Q, Q und den Ausgang des NOT-Gliedes JL, d.h. das invertierte C.

Der Kreis 8, der die logische Funktion NANS liefert, umfaßt einen Mehreiaitter-Transistor T20, die Transistoren T21, T22, T23, T24 uni die Widerstände 120, 121, 122;, 123, 124 und 125.

Einer der Ssaitter des Transistors T20 ist mit der Ausgangsklemme Q und der andere mit dem Voreinstelleiugaiag R verbunden und die Basis ist über den Widerstand 120 durch die Spannungsquelle +V positiv vorgespannt.

Der Kollektor des Transistors T20 ist iait der Basis des Transistors T2i verbunden und der Voreinstelleingang R liegt normalerwiese auf einem positiven Potential, das in der Nähe des Potentials +V liegt, so daß der Kollektor den Potentialänderungen des Ausgangs Q folgt, Der Transistor T20 liefert daher die AND-Funktion der Eingänge R und Q. Der verbleibende Teil des Kreises liefert die inverse Funktlons Der Transistor T21 ist leitend, wenn seine Basis auf positivem Potential in der Nähe von +V liegt. Der Kollektor des Transistors T21 führt ein Potential, das infolge des Spannungsabfalls längs des Widerstandes 121 entspreohend geringer ist als das Potential +V.

Dieses hält den Transistor T22 gesperrt. Der Emitter des Transistors T22, der über den Widerstand 125 geerdet ist, führt

- 21 -

109848/1790

Null-Potential. Der Transistor T23 ist daher gesperrt, wogegen der Transistor T24, der mit seiner Basis mit dem Emitter des gerade leitenden Transistors T21 verbunden ist, leitend ist, da seine Basis-Emitter-Strecke positiv vorgespannt ist. Daher hat der Kollektor des Transistors T24, der mit der Ausgangsklemme Q verbunden ist, Nullpotential. Die entgegengesetzten Bedingungen liegen vor, wenn die Ausgangsklemme Q auf Null-Potential liegt und die Ausgangsklemme Q daher ein positives Potential erhält,+ wie es durch Betrachtung des Kreises gezeigt werden kann.

Das gleiche geschieht, wenn an den Voreinstelleingang R ein Null-Potential angelegt wird. Die Einheit j8 liefert daher, wie gefordert, die NAND-Funktion der Eingänge Q und R.

Selbstverständlich stellen die erwähnten Beispiele nur einige mögliche Ausführungsformen des logischen Kreises entsprechend der Lehre der vorliegenden Erfindung dar und es sind mehrere verschiedene weitere Ausführungsformen denkbar,ohne den Erfindungsgedanken zu verlassen. Hierzu sei bemerkt, daß das NOT-Glied J₁ der Fig. 8 in einer Grundtechnik ausgeführt wurde, die als TTLI bekannt ist (das ist eine mittelsohnelle Transistor-Transistor-Logik), wogegen das NAND-Glied 6J der gleichen Figur in einer Grundtechnik ausgeführt wurde, die als TTL II bekannt ist, d.h. eine sehr schnelle Transistor-Transistor-Logik, Dies (

bekräftigt, daß verschiedene Ausführungsformen für die zuvor beschriebenen logischen Kreise verwendet werden können.

Patentansprüche t

109848/1790

- 22 -

Claims (3)

1. Patentansprüche

   \1JBistabiler elektronischer Kreis nach Flip-Flop-Art, gekennzeichnet durch einen Dateneingang (D) zum Anlegen eines Datensignals, zwei Zeiteingänge (C, C) zum Anlegen eines direkten und eines invertierten Zeitsignals, wenigstens einen Ausgang (q) für invertierte Daten, einen ersten Schaltkreis (h), einen zweiten Schaltkreis (2) und einen dritten Schaltkreis (3) sum Erzeugen der logischen Funktion AND, die wenigstens zwei Eingänge und einen Ausgang hahen; einen vierten Schaltkreis (5) zum Erzeugen der logischen Funktion NOR, der drei Eingänge und einen Ausgang hat} einen fünften Schaltkreis (6) zum Erzeugen einer logischen Funktion, die wenigstens eine Inversion umfaßt und wenigstens einen Eingang und einen Ausgang besitzt; wobei der erste Schaltkreis (k) zwei Eingänge besitzt, von denen der eine mit desa Dateneingang (D) und der andere mit dem Zeiteingang (c) verbunden ist, der zweite Schaltkreis (2) zwei Eingänge hat, von denen der eine mit dem invertierten Zeiteingang (C) und der andere mit dem Ausgang des fünften Schaltkreises (6) verbunden ist und der dritte Schaltkreis (3) zwei Eingänge hat, von denen der erste mit idem Dateneingang (d) und der zweite mit dem Ausgang des fünften Schaltkreises (6) verbunden istj und der Ausgang des ersten Schaltkreises (4), des zweiten Schaltkreises (2) und des dritten Schaltkreises (3) jeweils mit einem der Eingänge des vierten Schaltkreises (5) verbunden ist, wobei der Ausgang des vierten Schaltkreises (5) mit dem Ausgang (Q) für invertierte Daten und dem Eilgang des fünften Schaltkreises (6) verbunden ist.
2. 2. Bistabiler elektronischer Kreis nach Anspruch 1, daduroh gekennzeichnet, daß der fünfte Schaltkreis (6) einen Kreis

   - 23 -

   109848/1790

   zum Erzeugen der logischen Funktion NOH umfaßt, der wenigstens zwei Eingänge besitzt, wobei ein zusätzlicher Voreinstelleingang (R) mit einem dieser beiden Eingänge verbunden ist.
3. 3. Bistabiler elektronischer Kreis nach Anspruch i, dadurch

   gekennzeichnet, daß der fünfte Schaltkreis (6) einen Kreis zum Erzeugen der logischen Funktion NAND umfaßt, der wenigstens zwei Eingänge besitzt, wobei ein zusätzlicher Voreinstelleingang mit einem dieser beiden Eingänge verbunden ist.

   Bistabiler elektronischer Kreis nach den Ansprüchen 1 bis 3» dadurch gekennzeichnet, daß der Kreis statt des invertierten Zeiteinganges (C) einen sechsten Schaltkreis (l) zum Erzeugen der logischen Funktion NOT enthält, der einen Eingang und einen Ausgang besitzt, wobei der Eingang des sechsten Schaltkreises (l) mit dem direkten Zeiteingang (c) und der Ausgang mit dem einen Eingang des zweiten Schaltkreises (2) verbunden ist.

   i/Sch - 22 612

   109848/1790