DE2805217B2 - Monolithisch integrierte I2 L-Schaltung für ein Zweiphasen-Schieberegister - Google Patents
Monolithisch integrierte I2 L-Schaltung für ein Zweiphasen-SchieberegisterInfo
- Publication number
- DE2805217B2 DE2805217B2 DE2805217A DE2805217A DE2805217B2 DE 2805217 B2 DE2805217 B2 DE 2805217B2 DE 2805217 A DE2805217 A DE 2805217A DE 2805217 A DE2805217 A DE 2805217A DE 2805217 B2 DE2805217 B2 DE 2805217B2
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- memory cell
- collector
- monolithically integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 24
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Shift Register Type Memory (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft eine monolithisch integrierte PL-Schaltung für ein Zweiphasen-Schieberegister der
im Gattungsbegriff des Anspruchs 1 genannten Art, wie es aus der DE-OS 24 42 773 bekannt wan
Bei diesem monolithisch integrierten Schieberegister
werden an die voneinander getrennten Injektoren der Slave-Speicherzellen bzw. der Master-Speicherzellen
die Impulse zweier sich nicht überlappender Taktsignale angelegt
Aufgabe der Erfindung ist, eine solche monolithisch integrierte PL-Schaltung bei möglichst gevingem
Schaltungsaufwand platzsparend und bei möglichst hohen Pulsfrequenzen betreibbar zu realisieren.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Schaltungsmaßnahmen
gelöst
Die Erfindung und deren Weiterbildungen werden im folgenden anhand der Zeichnungen erläutert deren
F i g. 1 zur Erläuterung der Grundform einer monolithisch integrierten PL-Schaltung mit zwei Injektorsystemen
dient deren
F i g. 2 das Blockschaltbild eines Johnson-Teilers als Anwendungsbeispiel einer monolithisch integrierten
PL-Schaltung zeigt deren
F i g. 3 eine einfache Ansteuerschaltung für die beiden Taktsysteme zeigt, deren
Fig.4 zur Veranschaulichung der Wirkungsweise und Vorteile der Ansteuerschaltung nach der Fig.3
dient, deren
Fig.5 und 6 die Schaltbilder zweier weiterer Ansteuerschaltungen zeigen, welche je einen Taktgene-
x> ratorzum Erzeugen der Taktsignale enthalten, deren
Fig. 7 das Blockschaltbild einer monolithisch integrierten PL-Schaltung mit einem Vorbereitungs-
und/oder Überwachungsnetzwerk veranschaulicht und deren
« Fig.8 die bevorzugteste Ausgangsschaltung einer
monolithisch integrierten PL-Schaltung zeigt.
Die Fig. 1 zeigt schematisch das Schaltbild der Grundform einer monolithisch integrierten PL-Schaltung
für ein Zweiphasen-Schieberogister nach der ■to Erfindung mit zwei in Reihe geschalteten Flipflop-Schaltungen,
die je eine Master-Speicherzelle M1 bzw. M2 und je eine Slave-Speicherzelle 51 bzw. 52
enthalten. Sämtliche Speicherzellen bei der monolithisch integrierten PL-Schaltung enthalten je ein Paar
<t5 von über Kreuz zu den Basisanschlüssen über erste
Kollektoren galvanisch gekoppelte PL-Transistoren. Die zweiten Kollektoren der PL-Transistoren der
Master-Zellen M I, M2 ... sind galvanisch mit je einem
BasisanschluQ der PL-Transistoren der Slave-Speicherzellen
51, 52 ... derselben Flipflop-Schaltung verbunden. Die zweiten Kollektoren der beiden Transistoren
jeder Slave-Speicherzelle 51,52... liegen jedoch an je
einem Basisanschluß der folgenden Master-Speicherzelle bzw. am Ausgang A. Das Eingangssignal liegt an £",
d. h. zwischen den Basisanschlüssen der beiden PL-Transistoren der ersten Master-Speicherzelle M1.
In der Fig. I und in den weiteren Figuren sind umstrichelte Gebiete eingezeichnet, welche den Injektorsystemen
Im und /5 zugeordnet sind. Über Injektorsystemen
wird im einfachsten Fall eine Injektorzone entsprechend dem bekannten PL-Auslegungsprinzip
verstanden, jedoch auch galvanisch parallelgeschaltete Injektorzonen. Ferner sollen die Bereiche der beiden
Injektorsysteme Is und Im voneinander unabhängig sein, was durch die beiden sich nicht überlappenden und
umstrichelt bezeichneten Bereiche angedeutet ist. Diese Forderung bedeutet, daß das Injektorsystem Im keinen
Einfluß auf die Transistoren des Injektorsystems Is
ausüben kann und umgekehrt. Dies kann durch topologische Auslegung (Wahl der Abstände) oder
durch elektrische Trennung der Injektorsysteme mittels Isolationsbereichen (Isolierzonen, dielektrische Zwischenschichten)
erreicht werden.
Jedem Injektorsystem wird nun entsprechend der Lehre der Erfindung ein eigenes im Prinzip gegenphasiges
Taktsignal zugeführt, indam der injektor oder die
Injektoren jedes Taktsystems mit einer Taktleitung verbunden werden bzw. wird. to
Die Erzeugung der beiden Taktsignale Tm und Ts für
die beiden Taktsysteme Is und Im erfolgt vorzugsweise mittels eines Differenzverstärkers, dessen Prinzipschaltbild
in der Fig.3 zu finden ist Wie diese Fig.3
veranschaulicht, liegen je ein Injektorsystem der beiden Injektorsysteme Im und Is an je einem Kollektor der
beiden Transistoren T3 bzw. TA des Differenzverstärkers, deren Emitter mit der Stromquelle / verbunden
werden. Die beiden Taktsignale Pm und Ps, welche gegenphasig sind, werden an die Basisanschlüsse der
beiden Transistoren T3 und T4 gelegt.
Der Differenzverstärker der F i g. 3 kann a?r;h selbst
als Oszillator ausgebildet werden oder seine beiden Taktsignale Pm und Ps von anderen Schaltungsteilen
erhalten, vorzugsweise von Flipflops, die ebenfalls in I2L-Auslegung realisiert werden. Dies veranschaulichen
die F i g. 5 und 6.
Die Fig.5 und 6 enthalten das aus den beiden
Transistoren Tl und 7'8 bestehende Flipflop, das
vorteilhafterweise direkt Bestandteil einer vorhergehenden Zählerkette sein kann. Zur Verhinderung der
Sättigung in den beiden PNP-Transistoren T3 und T4 des
Differenzverstärkers liegt, je eine Flußdiodenstrecke zwischen jedem Basisanschluß und dem betreffenden
Kollektoranschluß der Transistoren Tl und T8 des «
Flipflops.
Diese Flußdiodenstrecke kann durch je eine PN-Diode D 1 bzw. D 2 gemäß der F i g. 5 gebildet werden, die
raumsparend in der Isolierzone der PNP-Transistoren T3 und Γ 4 ausgebildet werden, oder gemäß der F i g. 6
durch die Ansteuertransistoren T5 und 7"6. Ein Ansteuersignal für den Differenzverstärker kann aber
nicht nur symmetrisch, sondern auch unsymmetrisch sein. Der Differenzverstärker kann auch doppelt
ausgenutzt werden, indem er beispielsweise aktiver Bestandteil ?ines Oszillators ist, dessfcii Frequenz durch
eine I2L-Teilerstufe herabgesetzt wird. Den Stromverlauf
der beiden Injektorströme Im und /5 veranschaulicht die Fig. 4.
Das günstigste Teilerverhältnis, welches mit einem -m
Differenzverstärker und einer Taktsignalfrequenz realisierbar ist, ergibt sich bei Verwendung einer monolithisch
integrierten I2L-Schaltung gemäß der Fig. 1 bei
Verwendung als Johnson-Teiler (Teilerverhältnis 1 :4), der gemäß dem Blockschaltbild der F i g. 2 zu verschal- v>
ten ist. Bei dem Teilerverhältnis von 1 :4 ist hier der Aufwand an Schaltelementen, d. h. der Flächenbedarf,
sehr günstig, da nur eine Taktoszillatorfrequenz erforderlich ist
Mit einer monolithisch integrierten I-L-Schaltung
nach der Erfindung kann ein programmierbarer Teiler oder Zähler aufgebaut werden, der lediglich zwei
Injektorsysteme aufweist, wie er als Blockschaltbild in
der Fig.7 dargestellt ist Der einstellbare synchrone
Teiler mit einem Zweiphasen-Schieberegister gemäß der Fig. 7 enthält ein Vorbereitungs- und/oder
Überwachungsnetzwerk N, das von den Ausgängen derjenigen Speicherzellen, d. h. im vorliegenden Falle
der Slave-Speicherzellen Sl, 52, 53 und 54 angesteuert
wird, die von dem gleichen Taktsignal Is gesteuert werden, von dem das Vorbereitungs-
und/oder Überwachungsnetzwerk N gesteuert wird. Diese Schaltungsmaßnahme ist erforderlich, da die nach
dem Programm eingestellten Verknüpfungsglieder des Netzwerkes N eine gewisse Zeit benötigen, um das
Ausgangssignal zu bilden, das an den Eingang, d. h. an die Master-Speicherzelle M1 gelegt wird.
Bei getakteten Schieberegistern r: allgemein von Nachteil, daß ein ausgekoppeltes Signal nur getaktet
vorliegt. Hier könnte eine statische Zwischenspeicherung Abhilfe schaffen, die jedoch schaltungsmäßig sehr
aufwendig ist. Eine äußerst platzsparende Möglichkeit wird anhand des Schaltungsbildes in der F i g. 8
erläutert, die eine Weiterbildung der Erfindung betrifft und gleichzeitig das vorstehend erwähnte Problem löst.
Die monolithisch integrierte I2L-Schaltung gemäß der
F i g. 8 zeigt die letzte Stufe eines Zweiphasen-Schieberegisters, aus der das Signal auszukoppeln ist. Zu diesem
Zwecke erhält der zweite PL-Transistor T2sn der
Slave-Speicherzelle und der erste I2L-Transistor Tlm„
der Master-Speicherzelle in der letzten Stufe je einen dritten Kollektor 3. Diese beiden dritten Kollektoren 3
werden verbunden und das an ihnen anliegende Ausgangssignal an den Eingang des nichtgetakteten
Verstärkers Vgelegt, der durch den Basisanschlußeines Eingangstransistors Tvdargestellt ist. Der Verstärker V
wird vorzugsweise natürlich ebenfalls in I2L-Auslegung realisiert, erhält aber keinen getakteten Injektor bzw.
kein jetaktetes Injektorsystem. Auf diese Weise wird eine Auskoppel-Schaltung als Übergang von einer
getakteten Logik zu einer statischen Logih auf sehr einfache Weise realisiert.
Am Eingang des Verstärkers l'sind somit die Signale
der beiden Taktimpulssysteme miteinander verknüpft, so daß in beiden Takthälften das Ausgangssignal ansteht
und unmittelbar statische Verknüpfungsschaltungen angesteuert werden können. Ein Vorteil ist, daß vom
Übergang von einem Takt auf den anderen keine Übergangsspitzen auftreten können, wenn die beiden
Taktsignale unter Verwendung eines Differenzverstärkers gemäß den F i g. 3 bis 6 erzeugt werden. So läßt sich
beispielsweise ein statischer Decoder für eine Segmentanzeige direkt von einem getakteten Zähler ansteuern.
Eine Auskoppelschaltung gemäß der Fig. 8 kann
auch mit Vorteil bei der Ansteuerung von Speichern verwendet werden.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Monolithisch integrierte PL-Schaltung für ein Zweiphasen-Schieberegister aus ein Reihe geschalteten
PL-Flipflop-Schaltungen, welche je eine über
einen ersten Injektor von einem ersten Taktsignal gesteuerte Master-Speicherzelle and eine über einen
zweiten Injektor von einem zweiten Taktsignal gesteuerte Slave-Speicherzelle mit je einem Paar
von über Kreuz an den Basisanschlüssen über erste Kollektoren galvanisch gekoppelten I^L-Transistoren
enthält, an weiche I2L-Schaltung das Eingangssignal
an die Basisanschlüsse der beiden PL-Transistoren der Master-Speicherzelle angelegt und von
der das Ausgangssignal an je einem der zweiten Kollektoren der PL-Transistoren der Slave-Speicherzelle
abgegriffen wird, deren erste Kollektoren galvanisch mit je einem zweiten Kollektor des
Transistorpsares der Master-Speicherzelle verbunden
sind, dadurch gekennzeichnet, daß
das erste Taktsignal (Tm) von dem Kollektor eines ersten Transistors (T3) eines Differenzverstärkers
mit zwei Transistoren abgegriffen wird und an ein Master-Injektorsystem (Im) der ersten Injektoren
angelegt wird und daß das zweite Taktsignal (Ts) von dem Kollektor eines zweiten Transistors (T4)
des Differenzverstärkers abgegriffen wird und an ein Slave-Injektorsystem (Is)dzr zweiten Injektoren
angelegt wird.
2. Monolithisch integrierte PL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ausgangsseitig
das Signal eines dritten Kollektors (3') eines der PL-Transistoren (T:m.)der Master-Speicherzelle
(Mn) zusammen mit dem S gnal eines dritten Kollektors (3) desjenigen PL-Transistors (T2m) der
Slave-Speicherzelle (Sn), deren zweiter Kollektor (2)
mit dem zweiten Kollektor (2') des den dritten Kollektor (3') aufweisenden PL-Transistors (T\m„)
der Master-Speicherzelle (Mn) verbunden ist, an den Eingang eines nichtgetakteten Verstärkers (V)
gelegt wird (F ig. 8).
3. Monolithisch integrierte PL-Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der
Differenzverstärker als Oszillator ausgebildet ist.
4. Monolithisch integrierte PL-Schaltung nach
Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Taktsignale (Tm, Ts) von mindestens einem
der Basis- oder Kollektoranschlüsse der Transistoren eines Flipflop abgegriffen werden, der aus zwei
über Kreuz von den Kollektoren zu den Basisanschlüssen galvanisch gekoppelten Transistoren (TT,
TS) besteht (F ig. 6).
5. Monolithisch integrierte PL-Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß ein getaktetes Vorbereitungs- und/oder Überwachungsnetzwerk (N) vorgesehen ist, das von
Ausgängen einer Mehrzahl von solchen Speicherzellen angesteuert wird, die von dem gleichen
Taktsignal gesteuert werden, von dem das Vorbereitungs- und/oder Überwachungsnetzwerk gesteuert
wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2805217A DE2805217C3 (de) | 1978-02-08 | 1978-02-08 | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister |
JP346179A JPS54111728A (en) | 1978-02-08 | 1979-01-18 | Twoophase shift register |
GB7903120A GB2014390B (en) | 1978-02-08 | 1979-01-30 | Monolithically integrated two-phase shift register |
IT19774/79A IT1193174B (it) | 1978-02-08 | 1979-02-01 | Circuito monoliticamente integrato del tipo i2l per un registro a scorrimento a due fasi |
FR7903074A FR2417165B1 (fr) | 1978-02-08 | 1979-02-07 | Circuit i2l integre monolithique |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2805217A DE2805217C3 (de) | 1978-02-08 | 1978-02-08 | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2805217A1 DE2805217A1 (de) | 1979-08-09 |
DE2805217B2 true DE2805217B2 (de) | 1980-03-27 |
DE2805217C3 DE2805217C3 (de) | 1980-11-20 |
Family
ID=6031395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2805217A Expired DE2805217C3 (de) | 1978-02-08 | 1978-02-08 | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS54111728A (de) |
DE (1) | DE2805217C3 (de) |
FR (1) | FR2417165B1 (de) |
GB (1) | GB2014390B (de) |
IT (1) | IT1193174B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4341960A (en) * | 1980-02-21 | 1982-07-27 | General Instrument Corporation | I2 L Static shift register |
GB2080583B (en) | 1980-07-11 | 1985-01-09 | Fairchild Camera Instr Co | Cycle counter for microprocessor integrated circuit |
DE3302248A1 (de) * | 1983-01-24 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Schieberegister |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1494481A (en) * | 1973-12-21 | 1977-12-07 | Mullard Ltd | Electrical circuits comprising master/slave bistable arrangements |
-
1978
- 1978-02-08 DE DE2805217A patent/DE2805217C3/de not_active Expired
-
1979
- 1979-01-18 JP JP346179A patent/JPS54111728A/ja active Granted
- 1979-01-30 GB GB7903120A patent/GB2014390B/en not_active Expired
- 1979-02-01 IT IT19774/79A patent/IT1193174B/it active
- 1979-02-07 FR FR7903074A patent/FR2417165B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2014390B (en) | 1982-03-31 |
DE2805217A1 (de) | 1979-08-09 |
IT7919774A0 (it) | 1979-02-01 |
FR2417165A1 (fr) | 1979-09-07 |
JPS54111728A (en) | 1979-09-01 |
GB2014390A (en) | 1979-08-22 |
JPS623519B2 (de) | 1987-01-26 |
FR2417165B1 (fr) | 1986-02-28 |
DE2805217C3 (de) | 1980-11-20 |
IT1193174B (it) | 1988-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3222607A1 (de) | Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden | |
DE2616641B2 (de) | Schaltanordnung zur Spannungserhöhung | |
DE2837855C2 (de) | Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2819524A1 (de) | Taktgesteuerte spannungsvergleichsschaltung | |
DE2755714C3 (de) | Logische Schaltung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2037023B2 (de) | Seriell arbeitende, digitale Spei cheranordnung | |
EP0360888A1 (de) | CMOS-Pulsweitenmodulator | |
DE2805217C3 (de) | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE3719512A1 (de) | Schaltungsanordnung zum kompensieren des ruhestromes eines pufferverstaerkers, insbesondere in einem saegezahngenerator | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2315201A1 (de) | Flip-flop-schaltung | |
DE2556735C3 (de) | MOS-Leistungsstufe zum Erzeugen zweier nichtüberlappender Taktsignale | |
DE2524044B2 (de) | Universelles Verknüpfungsglied für den Subnanosekundenbereich | |
DE3687446T2 (de) | Symmetrischer oszillator. | |
DE2442773C3 (de) | Integrierte Master-Slave-Flipflopschaltung | |
DE1945602A1 (de) | Frequenzuntersetzungssystem | |
DE2002578C3 (de) | Multistabile Schaltung | |
DE1766295B2 (de) | Schaltbarer Oszillator mit wenigstens einem Transistor | |
DE69735075T2 (de) | Verzögerungsschaltkreis | |
DE2703903C2 (de) | Master-Slave-Flipflopschaltung | |
DE3042058C2 (de) | Integrierte Frequenzteilerschaltung | |
DE3524768A1 (de) | Anordnung zur synchronisation der pulsbreitenmodulierten schalttakte mehrerer getakteter gleichspannungswandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |