DE2556735C3 - MOS-Leistungsstufe zum Erzeugen zweier nichtüberlappender Taktsignale - Google Patents

Description

Eine Hauptgruppe integrierter MOS-Schaltungen sind die sogenannten Zweiphasen-Schaltungen, d. h. Schaltungen, zu deren Betrieb Taktsignale erforderlich sind, die sich nicht überlappen (vgl. das Buch von D. Becker und H. Mader »Hochintegrierte MOS- wi Schaltungen«, Stuttgart, 1972, Seiten 60 bis 71). Solche Schaltungen bestehen im allgemeinen ausschließlich aus MOS-FETs, wobei dies eine Abkürzung der englischen Bezeichnung »metal oxide semiconductor field-effect transistor« ist, die derzeit jedoch nicht mehr ausschließ- *ί lieh auf Feldeffekttransistoren mit einer Oxidschicht als unter dem Gate-Anschluß liegender Isolierschicht wegen inzwischen anderer bekannter Isolierschicht

materialien beschränkt ist.

Aus dem genannten Buch ist es auch bekannt, den Oszillator für die beiden Taktsignale auf demselben Halbleiterkristall wie die an den beiden Taktsignalen zu betreibende MOS-Schaltung anzuordnen. Der Taktoszillator besteht dabei aus einer geeigneten Oszillatorschaltung, die ein Rechtecksignal mit einem Tastverhältnis kleiner als 0,5 erzeugt, und einer Verknüpfungs- und Leistungsendstufe, die aus diesem Rechtecksignal die beiden nicht überlappenden Taktsignale bildet

Je nach Größe und Komplexität der integrierten MOS-Schaltung, die beim gegenwärtigen Stand der Technik eine Kristallfläche von maximal etwa 20 mm² zu realisieren gestattet, wobei auf dieser Fläche bis zu 10 000 MOS-FETs angeordnet sind, wird in der Leistungsendstufe des Taktgenerators eine beträchtliche Verlustleistung umgesetzt.

Zur Erläuterung dieses Sachverhalts wird auf die F i g. 1 und 2 verwiesen, wovon F i g. 1 eine von der Anmelderin bisher verwendete Leistungsendstufe zeigt. In F i g. 1 speist der Taktoszillator 1 die binäre Frequenzteilerstufe 2 und jeweils einen Eingang der NAND-Gatter 3, 4, während deren jeweils anderer Eingang von den beiden Ausgängen der binären Frequenzteilerstufe 2 angesteuert ist. Der Ausgang des NAND-Gatters 3 liegt am Gate-Anschluß des MOS-Leistungstransistors 5, dessen Hauptstrompfad einerseits am Schaltungsp.ullpunkt und andererseits über den diffundierten Widerstand 6 mit der Versorgungsspannung Udo verbunden ist. In gleicher Weise steuert der Ausgang des NAND-Gatters 4 den MOS-Leistungstransistor 7 mit dem diffundierten Widerstand 8. Am Verbindungspunkt von Transistor 5 und Widerstand 6 wird das Taktsignal F1 und an dem von Transistor 7 und Widerstand 8 das Taktsignal F2 abgenommen.

Fig.2a zeigt den zeitlichen Verlauf des Rechteck-Ausgangssignals des Taktoszillators 1, dessen Tastverhältnis kleiner als 0,5, im vorliegenden Fall 0,25, ist. Fig.2b zeigt das Ausgangssignal Q der binären Frequenzteilerstufe 2, dessen Frequenz ersichtlich halb so groß ist wie die Frequenz des Reehtecksignals A. Die Fig. 2c, 2d zeigen schließlich die beiden Taktsignale Fl, F2 mit der Periodendauer T.

Wie diesen beiden Figuren zu entnehmen ist, ist jeder Leistungstransistor 5,7 während 3 778 gesperrt, d. h., die Taktsignale Fl, F2 nehmen während dieser Zeit praktisch den Wert von Udo an. Während 5 778 sind die Leistungstransistoren 5, 7 dagegen leitend, d. h., die Taktsignale FI, F2 nehmen praktisch das Potential des Schaltungsnullpunkts an. Während der Zeit 5 778 fließt somit in den Transistoren 5, 7 Strom, und es tritt die erwähnte Verlustleistung auf.

Der Erfindung liegt die Aufgabe zugrunde, eine MOS-Leistungssiufe der im Oberbegriff des Anspruchs I angegebenen Art anzugeben, bei der die auftretende Verlustleistung gegenüber der Leistungsendstufe nach Fig. 1 erheblich reduziert ist, so daß der Halbleiterkristall wesentlich weniger stark erwärmt wird als bei der bisherigen Anordnung. Diese Aufgabe wird von der Erfindung durch die Merkmale des kennzeichnenden Teils des Anspruchs I gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand zweier Ausführungsbeispiele näher erläutert, die in den weiteren F i g. 3 bis 5 gezeigt sind.

Fig. 3 zeigt ein erstes Ausfuhrungsbeispiel der Erfindung;

Figr4 zeigt bei der Anordnung nach Fig.3 auftretende Kurvenformen, und

Fig.5 zeigt ein weiteres Ausführungsbeispiel der Erfindung.

Im Ausführungsbeispiel nach Fig.3 steuert der Taktoszillator 1 den Gate-AnschluG des MOS-Leistungstransistors 9, dessen Hauptstrompfad einerseits am Schaltungsnullpunkt und andererseits über den diffundierten Widerstand 10 an der Versorgungsspannung Udd angeschlossen ist. Ferner ist der Ausgang des tu Taktoszillators 1 mit dem Eingang der binären Frequenzteilersulfe 2 verbunden, so daß an deren Ausgängen Q, ζ)zwei zueinander inverse Hilfsrechtecksignale entstehen, deren Tastverhältnis 0,5 beträgt und deren Frequenz gleich der halben Frequenz des vom Taktoszillator 1 erzeugten Rechtecksignals ist. Die binäre Frequenzteilerstufe 2 besteht im Ausführungsbeispiel nach Fi g. 3 aus einem üblichen Frequenzteilerflipflop.

Am Verbindungspunkt B von MOS-Leistungstransistör 9 und diffundiertem Widerstand 10, also am Ausgang der von Transistor 9 und Widerstand 10 gebildeten MOS-Leistungsinverterstul'e, sind nun die Hauptstrompfade der MOS-Transistoren 11, 12 angeschlossen, deren jeweiliger Gate-Anschluß über den Kondensator 13 bzw. 14 mit dem zugehörigen, den Ausgang des jeweiligen Taktsignals Fl, F2 bildenden inverterabgewandten Ende des Hauptstrompfades verbunden isL Die genannten Gate-Anschlüsse sind mit den Ausgängen Q, Q der binären Frequenzteilerstufe 2 so verbunden, d. h., der Gate-Anschluß des Transistors 11 liegt am Ausgang Q und der des Transistors 12 am Ausgang Q.

In Fig.4a ist wiederum das Ausgangssignal des Taktoszillators 1 gezeigt und in Fi g. 4b das Ausgangs- v> signal der MOS-Leistungsinverterstufe am Punkt ß. Es ist ersichtlich, daß diese beiden Signale zueinander invers sind. F i g. 4c zeigt das Ausgangssignal Q der binären Frequenzteilerstufe 2 und die F i g. 4d, 4e die nicht überlappenden Taktsignale Fl, F2. 4»

Das Taktsignal Fl ergibt sich aus dem am Punkt B auftretenden Signal und dem Signal Q wie folgt. Am Beginn t\ der Perioderdauer T wird der MOS-Leistungstransistor 9 vom Taktoszillator 1 leitend gesteuert, so daß die Spannung am Inverterausgang B *'-, praktisch auf das Potential des Schaltungsnullpunkts absinkt (Fig.4b). Da, wenn man die in der binären Frequenzteilerstufe 2 auftretende Umschaltverzögerung zunächst außer Betracht läßt, praktisch gleichzeitig die Spannung am Ausgang Q ihren maximalen positiven Wert annimmt (Fig.4c). wird der MOS-Transistor 12 ebenfalls leitend, so daß der Ausgang für das Taktsignal FI ebenfalls das Potential des Schaltungsnullpunkts annimmt.

Wird der MOS-Leistungstransistor 9 vom Rechtecksignal des Taktoszillators 1 zur Zeit /2 wieder gesperrt, so steigt am Ausgang B der Leistungsiinverterstufe das Potential ebenfalls auf die Versorgungsspannung Udd an, welches Potential wegen des leitenden Transistors 12 somit auch am Ausgang für das Taktsignal F1 auftritt mi (Fig.4d).

Dieser Zustand bleibt sq lange aufrechterhalten, bis der MOS-Transistor 9 durch das Rechtecksignal des Taktoszillators 1 zur Zeit h wieder leitend gesteuert wird, wodurch das Potential am Ausgang B wieder auf . den Schaltungsnullpunkt abgesenkt wird (Fig.4b). Da zu diesem Zeitpunk' die binäre Freqmenzleilerstufe in ihren anderen Zustand umgeschaltet wird, dies jedoch mit der erwähnten Schaltverzögerung erfolgt, sinkt cias Signal am Ausgang Q zeitlich verzögert ab, so daß der MOS-Transistor 12 erst nach dem Absinken des Potentials am Ausgang B gesperrt wird. Dadurc·; gelangt dieses Absinken des Potentials am Punkt önoch zum Ausgang für das Taktsignal Fl, so daß dieses ebenfalls das Potential des Schaltungsnullpunkts annimmt.

Das Sperren des MOS-Leistungstransistors 9 zur Zeit u und somit das Ansteigen des Potentials am Punkt B hat auf das Taktsignal Fl keine Wirkung, da der MOS-Transistor 12 bis zum nächsten Öffnen des MOS-Transistors 9 gesperrt bleibt. Daher verharrt das Taktsignal Fl auf dem Potential des Schaltungsnullpunkts, bis der MOS-Transistor 9 am Ende h der Periodendauer T wieder gesperrt wird. Die Periodendauer Γ ist somit gleich der doppelten Periodendauer /3— /| des Rechtecksignals A. Der Ablauf der Wirkungsweise beginnt nun wieder von neuem.

Die Steuerung des MOS-Transistors 11 über den Ausgang Qder binären Frequenzteilerstufe 2 und somit die Erzeugung des Taktsignals F2 ^iolgt in analoger Weise, lediglich um die halbe Periodenduer Tversetzt, so daß sich die in F i g. 4e gezeigte Kurvenform ergibt.

Anstatt eines Frequenzteilerflipflops als binäre Frequenzteilerstufe können auch andere Anordnungen verwendet werden, wenn sie nur zwei inverse Rechtecksignale mit dem Tastverhältnis 0,5 erzeugen. So kann beispielsweise ein sogenannter Johnson-Zähler benutzt werden, wie er aus dem eingangs genannten Buch, Seiten 132 bis 134, an sich begannt ist. Beim Johnson-Zähler handelt es sich um ein Schieberegister, dessen Ausgangssignal über einen Inverter auf den Eingang zurückgekoppelt ist. Dadurch ergibt sich die Eigenschaft des Johnson-Zählers, daß seine Zählkapazität doppelt so groß wie die Stufenzahl ist.

Betrachtet man einen gesamten Zählumlauf, beginnend von einer Stellung, in der sämtliche Stufen im binären Zustand Null sind, so »wandern« von Zählschritt zu Zählschritt vom Eingang her Einsen in die einzelnen Stufen »ein« und am Ende Nullen »aus«, bis nach der Hälfte der Zählschritte sämtliche Stufen sich im Zustand Eins befinden. Dann wird vom Eingang her der Zustand jeder Stufe wieder in eine Null geändert, bis nach dem letzten Zählschritt sich sämtliche Stufen wieder im Zustand Null befinden.

Betrachtet man die Zustandsänderung einer einzelnen Stufe des Johnson-Zählers, so stellt man fest, daß in einer Stufe während eines Zählzyklus ein einziger Null-Eins-Wechsel und ein einziger Eins-Null-Wechsel auftritt. Diese Eigenschaft macht den Johnson-Zähler zur Frequenzteilung geeignet. Durch geeignete Abnahme der Zustände der einzelnen Stufen und deren logische Verknüpfung lassen sich somit in einem festen VerhMt.jis zur Frequenz des Taktsignals des Johnson-Zählers stehende Impulse unterschiedlichen Tastverhältnisses einschließlich des TastVerhältnisses 0,5 ableiten.

Diese bekannten Eigenschaften des Johnson-Zählers sind im Ausführangsbeispiel nach F i g. 5 sowohl zur Erzeugung der zueinander inversen Hilfsrechtecksignale als auch zur Erzeugung des die MOS-Leistungsinverterstufe steuernden Rechtecksignals herungezogen. Im Ausführungsbeispiel der Fig. 5 ist ein vierstufiger (Stufen I ... IV) Johnson-Zähler gezeigt. Jede Stufe besteht aus zwei Halbstufen, die jeweils ein invertierendes Gatter mit nachgeschaltetem Koppeltransistor enthalten. Die erste Halbstufe der ersten

Stufe I und die Stufen Il bis !V enthalten als invertierende Gatter die Inverter 51 und 53 ... 58, während in der zweiten Halbstufe der Eingangsstufe I das NOR-Gatter 52 vorgesehen ist.

Dieses NOR-Gatter dient zusammen mit dem NOR-Gatter 60 dazu, die oben geschilderte beabsichtigte Wirkungsweise des )ohnson-Zählers sicherzustellen, da rückgekoppelte Schieberegister im allgemeinen mehrere unterschiedliche Zählzyklen aufweisen, von denen die unerwünschten unterdrückt werden müssen. Dies wird beim |ohnson-Zähler dadurch erreicht, dab der Ausgang der dritten Stufe III und der Eingang der ersten St'ifr I über das NOR-GaUer60 mit dem Eingang der /weiten Halbstufe der ersten .Stufe I NOR-verknüpft werden.

Der Johnson-Zähler wird mittels der Zweiphasen-Taktsignalc /'3. F 4 gesteuert, und zwar derart, daß die ungeradzahligen Koppeln.insistoren 61, 63, 65, 67 am Taktsignal Fi und die geradzahligen Koppeltransistoren 62, 64, 66, 68 am Taktsignal F 4 betrieben sind. Der Gesamtaufbau des in F i g. 5 gezeigten Johnson-Zählers besteht somit aus der zyklischen Hintereinanderschaltung der Schaltungsteilc 51, 61; 52, 62;... 58,68; 59. wobei der Inverter 59 der den Ausgang mit dem Eingang rückkoppelndc Inverter ist.

Das den MOS-Leistungstransistor 9 steuernde, dem Rechlccksignal des Taktoszillatw:. 1 bei der Anordnung nach I" i g. 3 entsprechende Rechtecksignal wird dadurch erzeugt, dali die beiden Eingänge ti'.; ersten UND-Schaltung 71 mit jeweils dem Ausgang der Inverter 56, 58 verbunden sind, die zu jeweils der /weiten Halbstufc der Stufen III. IV des Johnson-Zählcrs gehören, d. h., die Eingänge des UND-Gatters sind mit jeweils dem Ausgang zweier Inverter, die zu gleichen Halbstufcn zweier aufeinanderfolgender Stufen des Johnson-Zählers gehören, verbunden. Die beiden Eingänge des zweiten UND-Gatters 72 sind mit den entsprechenden Eingängen dieser Inverter 56, 58 verbunden. Die Ausgänge der beiden UND-Gatter 71, 72 sind mittels des NOR-Gatters 73 verknüpft, dessen Ausgang mit dem Gate-Anschluß des MOS-Leistungstransistors 9 verbunden ist.

Die Gate-Anschlüsse der am Ausgang B der MOS-Leistungsinvertcrstufe angeschlossenen MOS-Transistoren 11, 12 werden von den Ausgängen der Inverterstufen 75, 76 gesteuert, deren Eingänge mit dem Eingang bzw. Ausgang des zwischen den Inverlern 56, 58 liegenden Inverters 57 verbunden sind. Durch diesen Abgriff an einem Inverter zwischen den beiden Invertern, die die Eingänge der beiden UND-Gatter 71, 72 steuern, wird die beim Ausführungsbeispiel nach Fig. 3 durch die Schaltverzögerung der binären Frequenzteilerstufe 2 erreichte Wirkungsweise auch bei diesem Ausführungsbeispiel sichergestellt, daß nämlich der MOS-l.eisuingstransistor 9 jeweils kurz vor dem Offnen der MOS-Transistoren 11, 12 durchgesteucrl wird.

Bei dem /weiten Ausführungsbeispiel nach I i g. ; treten die gleichen Kurvcnformen auf. wie sie in F-" i g. A für das Ausführungsbeispiel nach F i g. 3 gezeigt sind Die Frequenz der Johnson-ZählerTaktsignalc f'3. FA iM achtmal größer als die Freq. "/ der am Inverter abgegriffenen Signale und sech/ehnmal prößcr als die Frequenz der Taktsignale FX, F2.

Bei e>ni. ■■ realisierten MOS-Leistungsstufe hat dci MOS-Leistungstransistor 9 ein Verhältnis der Kanal zonenbreite w zur Kanal/nnenlänge / von w/l— 100 während der gleiche Wert für die MOS Transistoren 11 12 etwa 20 beträgt. Der diffundierte Widerstand hai dabei einen Widerstandswert von I8kn±35% unc wir·.! von 225 Flachenelemcnten mit einem flachenwiderstand von (80 ± JO) Ω/D gebildet.

Aus der F i g. 4b läßt sich im Vergleich zu den F" i g. 2c 2d entnehmen, daß der MOS-l.cisUingstransistor 9 bei der Erfindung lediglich während 2 77H -!uichgeschaltcl ist und somit lediglich während dieser Zeit Verlustleistung in ihm entsteht, während im Gegensatz hierzu bei der Anordnung nach F i g. 1. bezogen auf T, in zwei l.eistungstransistoren jeweils während 5 778 Verlustleistung entsteht. Gegenüber der bisher verwendeten Anordnung ergibt sich somit eine Verlustleistungsminderung um den Faktor 5. d. h.. in einer integrierter MOS-Schaltung mit der MOS-Lcistungsstufe nach der Erfindung entstehen nur 20% der Verlustleistung der bisher verwendeten Anordnung.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. MOS-Leistungsstufe zum Erzeugen zweier nicht überlappender Taktsignale, die auf demselben ■> Halbleiterkristall wie die an den Taktsignalen, die aus einem Rechtecksignal mit einem Tastverhältnis kleiner als 0,5 erzeugt werden, zu betreibende MOS-Schaltung angeordnet ist, dadurch gekennzeichnet, daß das Rechtecksignal eine MOS-Leistungsinverterstufe (9,10) steuert, an deren Ausgang (B) jeweils der Hauptstrompfad zweier MOS-Transistoren (11, 12) angeschlossen ist, deren Gate-Anschluß jeweils über einen Kondensator (13, 14) mit dem zugehörigen, den Ausgang des !5 jeweiligen Taktsignals (Fl, F2) bildenden inverterabgewandten Ende des Hauptstrompfades verbunden ist, und daß jeder Gate-Anschluß von jeweils einem von zwei zueinander inversen Hilfsrechtecksignalen gesteuert ist, deren Tastverhältnis 0,5 beträgt und deren Frequenz gleich der halben Frequenzdes Rechtecksignals ist.

2. MOS-Leistungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich zur MOS-Leistungsinverterstufe (9, 10) eine binäre Frequenzteilerstufe (2) vom Rechtecksignal gesteuert ist, mit deren beiden Ausgängen jeweils ein Gate-Anschluß der MOS-Transistoren (11,12) verbunden ist.

3. MOS-Leistungsstufe nach Anspruch 1 für ein Rechtecksignal, das durch logische Verknüpfung der Ausgangssignale von Stufen eines Johnson-Zählers erzeugt wird, dadurch gekennzeichnet, daß jeweils ein Gate-Anschluß der MOS-Transistoren mit dem Eingang bzw. Ausgang des In·-jrters einer Halbstufe des Johnson-Zählers verbunden ist. »5

4. MOS-Leistungsstufe nach Anspruch 3, dadurch gekennzeichnet, daß der Johnson-Zähler vierstufig ist, daß die logische Verknüpfung aus zwei UND- und einem deren Ausgängen nachgeschalteten NOR-Gatter (71, 72; 73) besteht, wobei die beiden 4» Eingänge des ersten UND-Gatters (71) mit jeweils dem Ausgang zweier Inverter (56, 58), die zu gleichen Halbstufen zweier aufeinanderfolgender Stufen (III, IV) des Johnson-Zählers gehören, und di.; beiden Eingänge des zweiten UND-Gatters (72) mit 4-i den entsprechenden Eingängen dieser Inverter (56, 58) verbunden ist, und daß die Gate-Anschlüsse der MOS-Transistoren über jeweils eine Inverterstufe (74,75) mit dem Ausgang bzw. Eingang des zwischen diesen Invertern (56, 58) liegenden Inverters (57) verbunden ist.