DE2216024A1 - Speicherzelle für Verschieberegister - Google Patents
Speicherzelle für VerschieberegisterInfo
- Publication number
- DE2216024A1 DE2216024A1 DE19722216024 DE2216024A DE2216024A1 DE 2216024 A1 DE2216024 A1 DE 2216024A1 DE 19722216024 DE19722216024 DE 19722216024 DE 2216024 A DE2216024 A DE 2216024A DE 2216024 A1 DE2216024 A1 DE 2216024A1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- cell
- collectors
- emitters
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000352 storage cell Anatomy 0.000 title description 2
- 230000015654 memory Effects 0.000 claims description 26
- 230000000295 complement effect Effects 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 38
- 238000009792 diffusion process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Shift Register Type Memory (AREA)
- Bipolar Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
Böblingen, den 28. März 1972
ru-sz
Anmelderin: IBM Deutschland GmbH
Pascalstraße 100 7000 Stuttgart 80
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 970 082
Die Erfindung betrifft eine Speicherzelle für Verschieberegister, die insbesondere aus zwei Halbzellen mit bipolaren Transistoren
besteht, wobei den Flipflop-Transistoren komplementäre Transistoren
zugeordnet sind.
Speicherzellen, die aus direkt kreuzgekoppelten bipolaren Transistorflipflops
aufgebaut sind, deren beide Kollektorlastwiderstände zwei gleiche steuerbare Stromquellen in Form von Halbleiterbauelementen
sind, sind prinzipiell durch die US-Patentschrift 3 218 613 bekannt. Es handelt sich hierbei um eine bistabile
Schaltung, deren Lastwiderstände durch Epitaxie-Bahnwiderstände innerhalb einer monolithischen Schaltung dargestellt werden können.
Diese Speicherzelle eignet sich zwar für matrixförmige Speicherschaltungen,
jedoch nicht ohne zusätzliche Torschaltungen für Schieberegister, da an Speicherzellen für Schieberegister besondere
Anforderungen gestellt werden müssen, weil die Schieberegi-
209850/102,5
sterspeicherzellen gesteuert sowohl Information von der vorhergehenden
Zelle aufnehmen müssen als auch gespeicherte Informationen an die nächstfolgende Zelle abgeben müssen.
Durch die deutsche Auslegeschrift 1 817 481 ist eine weitere
monolithisch integrierte Speicherzelle aus einem direkt kreuzgekoppelten bipolaren Transistorflipflop, dessen beide Kollektor-Lastwiderstände zwei -gleiche als steuerbare Stromquellen
wirkende, aktive Halbleiterbauelemente sind, bekannt geworden, die dadurch charakterisiert ist, daß die beiden aktiven Halbleiterbauelemente zwei zu den Flipflop-Transistoren komplementäre Transistoren mit gemeinsamer Basis sind.
monolithisch integrierte Speicherzelle aus einem direkt kreuzgekoppelten bipolaren Transistorflipflop, dessen beide Kollektor-Lastwiderstände zwei -gleiche als steuerbare Stromquellen
wirkende, aktive Halbleiterbauelemente sind, bekannt geworden, die dadurch charakterisiert ist, daß die beiden aktiven Halbleiterbauelemente zwei zu den Flipflop-Transistoren komplementäre Transistoren mit gemeinsamer Basis sind.
Diese Speicherzelle weist insbesondere die Vorteile auf, daß
ein äußerst geringer Leistungsverbrauch während des Ruhezustands erforderlich ist, so daß dadurch eine überhitzung, der Speicherzellen vermieden wird. Außerdem hat diese Speicherzelle den Vorteil, daß sie einen äußerst geringen Platzbedarf in integrierter Technik benötigt, da die vielen Trenndiffusionen vermieden werden.
ein äußerst geringer Leistungsverbrauch während des Ruhezustands erforderlich ist, so daß dadurch eine überhitzung, der Speicherzellen vermieden wird. Außerdem hat diese Speicherzelle den Vorteil, daß sie einen äußerst geringen Platzbedarf in integrierter Technik benötigt, da die vielen Trenndiffusionen vermieden werden.
Wie jedoch zu sehen ist, ist auch diese Speicherzelle nicht für Speicherzellen, die insbesondere zum Einbau in Schieberegister
benötigt werden, geeignet. Auch diese Speicherzelle kann nämlich nicht eine Information aufnehmen, ohne die in ihr gespeicherte
Information zu zerstören. Um demnach eine derartige Speicherzelle in ein Schieberegister einzubauen, müßten Zwischenspeicher
in Form weiterer Flipflops oder andere Zwischenspeicher
eingebaut werden.
eingebaut werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Speicherzelle
für Schieberegister zu schaffen, die die Vorteile der letztgenannten Speicherzelle für Speichermatrizen ausnutzt und ohne
Isolationsdiffusionen aufgebaut werden kann.
Fi 970 082 209850/102 5
~3~ 221602A
Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß
die Flipflop-Transistoren jeder Halbzelle Doppelemitter-NPN-Transistoren
sind, deren äußere Emitter mit Leitungen für die nächstfolgende Halbzelle verbunden sind, daß die Emitter dieser
beiden Transistoren mit einer gemeinsamen Masseleitung verbunden sind, mit der außerdem die Emitter von invers arbeitenden NPN-Transistoren
verbunden sind, deren Kollektoren mit den Kollektoren der Transistoren verbunden sind, und daß die Emitter der
PNP-Transistoren mit einer Speiseleitung verbunden sind, während dem die Taktimpulse über PNP-Transistoren zugeführt werden.
Der Vorteil der vorliegenden Speicherzelle besteht darin, daß das Layout mit bekannter Technologie für die integrierte Halbleitertechnik
in nur zwei Diffusionsschritten hergestellt werden kann und daß keine Isolationsdiffusionen erforderlich sind,
wodurch diese Speicherzelle trotz der vorhandenen Vielzahl einzelner Bauelemente in integrierter Technik einen äußerst kleinen
Platzbedarf aufweist.
Die Erfindung wird nun an Hand eines in den Zeichnungen dargestellten
Ausführungsbeispiels näher beschrieben.
Es zeigen:
Fig. I ein Schaltbild eines Teils eines Schieberegi
sters mit zwei Halbzellen und
Fig. 2 ein Layout des in Fig. 1 dargestellten Schiebe
registerteils .
Wie aus Fig. 1 zu sehen ist, besteht das Schieberegister aus hintereinandergesehalteten
Zellen, die aus zwei identischen Halbzellen, in der Fig. 1 mit A und B bezeichnet, bestehen. In Fig.
ist zum besseren Verständnis der Erfindung nur eine Zelle abgebildet, wobei zu beachten ist, daß die anderen im Schieberegister
vorhandenen Zellen genauso aufgebaut sind.
Fi '970 082 2098E0/1025
"4~ 2216Q2A
Jede Halbzelle A und B besteht aus einem Flipflop, der aus den Transistoren Tl und T2 besteht. Es soll außerdem hier erwähnt
sein, daß alle NPN-Transistoren in Fig. 1 invers arbeiten. Der
Kollektor Cl des Transistors Tl ist mit der Leitung 11 verbunden, die ihrerseits mit der Basis B2 des Transistors T2 verbunden ist,
und der Kollektor C2 des Transistors T2 ist über die Leitung 12 mit der Basis Bl des Transistors Tl verbunden. Außerdem ist der
Kollektor Cl mit dem Kollektor C3 des PNP-Transistors T3 verbunden und der Kollektor C4 des anderen PNP-Transistors T4 ist mit
dem Kollektor C2 des Transistors T2 verbunden. Die Basis B3 und die Basis B4 der Transistoren T3 und T4 sind mit Masse verbunden.
Die Emitter E3 und E4 der Transistoren T3 und T4 sind mit der Leitung 13 verbunden, die ihrerseits mit der Leitung 14 verbunden
ist. Die anderen nicht dargestellten Zellen des Schieberegisters können über die Leitungen 13' mit der Leitung 14 verbunden werden.
Die Emitter El und E2 der invers arbeitenden Transistoren Tl und
T2 sind mit der Masseleitung 15 verbunden. Mit der Masseleitung 15 sind außerdem die Emitter E5 und E6 der invers arbeitenden
Transistoren T5 und T6 verbunden. Die Kollektoren C5 und C6 der beiden letztgenannten Transistoren sind über die Leitungen 16
bzw. 17 mit den Kollektoren C3 bzw. C4 und Cl bzw. C2 verbunden. Der Kollektor C7 des lateralen PNP-Transistors T7 ist mit
der Basis B5 des Transistors T5 und der Kollektor C8 des Transistors T8 ist mit der Basis B6 des Transistors T6 verbunden.
Die Basen B7 und B8 der Transistoren T7 bzw. T8 sind mit der Masseleitung 15 verbunden. Die Eingänge CPl für die Taktimpulse
des Zellenteils A sind mit den Emittern E7 bzw. E8 der Transistoren T7 bzw. T8 der Halbzelle A verbunden und die Eingänge
CP2 mit den Emittern E7 bzw. E8 der Transistoren T7 bzw. T8 der anderen Halbzelle B. Die Taktimpulse an den Eingängen CP2
sind zu den Taktimpulsen an den Eingängen CPl verzögert.
Eine Leitung 18 verbindet den äußeren Kollektor Cl1 des Transistors
Tl der Halbzelle A mit dem Kollektor C7 und der Basis B5
Fi 970 082 209850/102 5
der Transistoren T7 bzw. T5 der Halbzelle B. Außerdem verbindet eine Leitung 19 den äußeren Kollektor C21 des Transistors T2
der Halbzelle A mit dem Kollektor C8 und der Basis B6 der Transistoren T8 bzw. T6 der Halbzelle B. Die. in Fig.'l gezeigten
Leitungen 20, 21, 22 und 23 dienen zur Verbindung der Registerzelle mit den jeweils davorliegenden bzw. den nachfolgenden Registerzellen.
Tm nachfolgenden wird nun das Layout an Hand der Fig. 2 der Zelle
nach Fig. 1 beschrieben. Es wird vor allem gezeigt, daß diese Struktur mit nur zwei Diffusionsschritten hergestellt werden
kann, wodurch der große technische Fortschritt der vorliegenden Struktur unterstrichen wird. Im ersten Schritt werden die
beiden horizontalen Streifen 31 und 32 sowie die vier rechteckigen Bereiche 33, 34, 35 und 36 aus P-leitendem Material hergestellt.
Danach wird eine zweite N -Diffusion vorgenommen, um die invers arbeitenden Kollektoren Cl, Cl1; C2, C21 und C5, C6 herzustellen.
Es soll noch erwähnt sein, daß in den Fign. 1 und 2 die identischen Elemente mit gleichen Bezeichnungen versehen
sind.
Wie aus dem Layout der Fig. 2 eindeutig hervorgeht, benötigt die Zelle nach Fig. 1 einen äußerst kleinen Platz, da keinerlei Isolations-Diffusionen
erforderlich sind. Außerdem soll erwähnt sein, daß die Emitter E3 und E4 vom P-Typ für die lateralen PNP-Ladetransistoren
T3 und T4 von vielen Zellen verwendet werden. Die Kollektoren C3 und C4 der Transistoren T3 und T4 sind identisch
mit den Basen Bl und B2 der invers arbeitenden Transistoren Tl und T2. Außerdem werden die Emitter E7 und E8 für die Taktimpulseingänge
der Transistoren T7 und T8 verwendet und die Kollektoren C7 und C8 sind identisch mit den Basen B5 und B6 der Transistoren
T5 und T6.
Im nachfolgenden soll nun die Arbeitsweise des Schieberegisters beschrieben werden.
Fi 970 082 209850/1025
Die Zelle selbst nimmt in der Ruhestellung nur einen sehr kleinen
Zellstrom auf. Die beiden Transistoren T5 und T6 sind ausgeschaltet, weil an den Taktimpulseingängen CPl und CP2 keine Impulse
anliegen. Eine gespeicherte 1 wird hier definiert, wenn der Tran sistor T2 der Halbzelle A leitend ist und wenn der Transistor Tl
der Halbzelle B leitend ist. Die Information wird von der Halbzelle A zur Halbzelle B verschoben, indem positive Taktimpulse
an den Eingängen CP2 einen Kollektorstrom in den Transistorzellen T7 und T8 der Halbzelle B hervorrufen. Wenn der Transistor
T2 der Halbzelle A leitend ist, übernimmt der äußere Kollektor C2" der Halbzelle A den Kollektorstrom des Transistors T8 der
Halbzelle B, wodurch der KoI.Lektorstrom des Transistors T7 der
Halbzelle B in die Basis B5 des Transistors T5 der Halbzelle iließen wird. Der Transistor T5 wird daher eingeschaltet und
schaltet den Transistor der Halbzelle B aus. Damit ist der Transistor Tl der Halbzelle B leitend und speichert dieselbe Information,
die in der Halbzelle A gespeichert ist.
Genauso wird eine in der Halbzelle B gespeicherte Information zur Halbzelle A der nächstfolgenden Zelle verschoben, wenn die
entsprechenden Taktimpulse an die Eingänge CPl der folgenden Zelle angelegt werden.
Fi 970 082 209850/1025
Claims (3)
- PATENTANSPRÜCHE(Iy Speicherzelle für Verschieberegister und -speicher, die insbesondere aus zwei Halbzellen mit bipolaren Transistoren besteht, wobei den Flipflop-Transistoren komplementäre Transistoren zugeordnet sind, dadurch gekennzeichnet, daß die Flipflop-Transistoren (Tl und T2) jeder Halbzelle (A und B) Doppelemitter-NPN-Transistoren sind, deren äußere Kollektoren (Cl1 und C2') mit Leitungen (22 und 23) für die nächstfolgende Halbzelle verbunden sind, daß die Emitter (El und E2) dieser beiden Transistoren mit einer gemeinsamen Masseleitung (15) verbunden sind, mit der außerdem die Emitter (E5 und E6) von invers arbeitenden NPN-Transistoren (T5 und T6) verbunden sind, deren Kollektoren (C5 und C6) mit den Kollektoren (Cl bzw. C2 und C3 bzw. C4) der Transistoren (Ti, T2 und T3, T4) verbunden sind, und daß die Emitter (E3 und E4) der PNP-Transistoren (T3 und T4) mit einer Speiseleitung (14) verbunden sind, während dem die Taktimpulse (CPl und CP2) über PNP-Transistoren (T-^ und T8) zugeführt werden»
- 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet g daß alle NPN-Transistoren einer Speicherzelle (z. B. Tl and T2) invers betrieben werden.
- 3. Speicherzelle nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Taktimpulse (CPl und CP2) an die jeweilige Halbzelle (A und B) über PNP-Transistoren (T7 und T8) angelegt werden, deren Kollektoren (C7 bzw. C8) mit der Basis (B5 bzw. B6) der Transistoren (T5 bzw. T6) der einen Halbzelle (B) verbunden sind, und daß die Kollektoren (C7 bzw. C8) der Transistoren (T7 bzw. T8) außerdem mit den äußeren Kollektoren (Cl1 bzw. C21) der Flipflop-Transi-Fi 970 082 209850/10252/Π6024a tor Qi) (ζ. B. T] und 1J'?.) dei vo) hoi gehenden Halbzelle im ScIi j ebo]oyi ;;ter verbunden sjnd.Ί. iijjed clierze] Je nach don 7m;;])] iiolion ] bin 3, dadurch ge-];enn55(ii chnet, daß die Kiiiiit.en" (K3 und 1J4) v(jm P-Typ fiii'die latnalen PIJP-Ladf?! j ansi stoi cn ('J'3 und 'J'4) für inehrcj-re Ha]JiZCi-IlGn ven-^emdiii: we] den.•ι «»/η ι r.' 2 0 9 ί? ί: ' , 1 IK .•JL ö e r s θ ι \ e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13115471A | 1971-04-05 | 1971-04-05 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2216024A1 true DE2216024A1 (de) | 1972-12-07 |
DE2216024B2 DE2216024B2 (de) | 1979-07-05 |
DE2216024C3 DE2216024C3 (de) | 1980-03-13 |
Family
ID=22448137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2216024A Expired DE2216024C3 (de) | 1971-04-05 | 1972-04-01 | Speicherzelle für Verschieberegister |
Country Status (5)
Country | Link |
---|---|
US (1) | US3655999A (de) |
JP (1) | JPS5237742B1 (de) |
DE (1) | DE2216024C3 (de) |
FR (1) | FR2131960B1 (de) |
GB (1) | GB1333193A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936813A (en) * | 1973-04-25 | 1976-02-03 | Intel Corporation | Bipolar memory cell employing inverted transistors and pinched base resistors |
NL7309453A (nl) * | 1973-07-06 | 1975-01-08 | Philips Nv | Geheugenmatrix. |
DE2442773C3 (de) * | 1974-09-06 | 1978-12-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierte Master-Slave-Flipflopschaltung |
US4150392A (en) * | 1976-07-31 | 1979-04-17 | Nippon Gakki Seizo Kabushiki Kaisha | Semiconductor integrated flip-flop circuit device including merged bipolar and field effect transistors |
FR2375722A1 (fr) * | 1976-12-21 | 1978-07-21 | Thomson Csf | Element logique a faible consommation |
US4200811A (en) * | 1978-05-11 | 1980-04-29 | Rca Corporation | Frequency divider circuit |
WO1981000332A1 (en) * | 1979-07-19 | 1981-02-05 | Motorola Inc | Bistable circuit and shift register using integrated injection logic |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE25978E (en) * | 1960-08-19 | 1966-03-08 | Multi-collector transistor forming bistable circuit | |
US3573754A (en) * | 1967-07-03 | 1971-04-06 | Texas Instruments Inc | Information transfer system |
DE1764241C3 (de) * | 1968-04-30 | 1978-09-07 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Halbleiterschaltung |
-
1971
- 1971-04-05 US US131154A patent/US3655999A/en not_active Expired - Lifetime
-
1972
- 1972-02-08 FR FR7204906A patent/FR2131960B1/fr not_active Expired
- 1972-02-24 GB GB853372A patent/GB1333193A/en not_active Expired
- 1972-03-03 JP JP47021613A patent/JPS5237742B1/ja active Pending
- 1972-04-01 DE DE2216024A patent/DE2216024C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2216024C3 (de) | 1980-03-13 |
US3655999A (en) | 1972-04-11 |
GB1333193A (en) | 1973-10-10 |
FR2131960B1 (de) | 1974-08-02 |
JPS5237742B1 (de) | 1977-09-24 |
DE2216024B2 (de) | 1979-07-05 |
FR2131960A1 (de) | 1972-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2232189C3 (de) | Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE1499843A1 (de) | Speicherzelle | |
DE2217456B2 (de) | Transistorschaltung mit Antisättigungsschal tung | |
DE2156805C3 (de) | Monolithischer Halbleiterspeicher | |
DE1942559B2 (de) | Speichereinrichtung fur Binann formation | |
DE2738678C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2216024A1 (de) | Speicherzelle für Verschieberegister | |
DE2061990C3 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
EP0078335B1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE1574651A1 (de) | Monolithische Schaltung mit Pinch-Widerstand | |
DE2612666A1 (de) | Hochintegrierte, invertierende logische schaltung | |
DE2855342C2 (de) | Speicherschaltung | |
DE2816949A1 (de) | Monolithisch integrierte halbleiteranordnung und deren verwendung zum aufbau einer speicheranordnung | |
DE3137010C2 (de) | Grenzflächenanordnungen zwischen aufeinander gelegten und mit verschiedenen Spannungen polarisierten Schichten logischer Injektionsschaltungen | |
DE2259432A1 (de) | Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen | |
DE2750432C2 (de) | I↑2↑L-Logik-Schaltungsanordnung | |
DE1285529B (de) | Aus mindestens zwei Dioden-Transistor-Logikelementen aufgebauter ODER-Schaltkreis | |
DE2034889C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2004090B2 (de) | Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |