DE2723821A1

DE2723821A1 - Programmierbare logische anordnung

Info

Publication number: DE2723821A1
Application number: DE19772723821
Authority: DE
Inventors: Robert Russell Williams
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-06-01
Filing date: 1977-05-26
Publication date: 1977-12-15
Also published as: US4032894A; GB1516817A; FR2354002B1; FR2354002A1; JPS52147038A; DE2723821C2

Description

Böblingen, den 25. Mai 1977 te-se/sz

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10504

Amtliches Aktenzeichen:

Aktenzeichen der Anmelderin:

Neuanmeldung RO 975 013

Vertreter:

Patentassessor Dipl. -Phys. F. Teufel

7030 Böblingen

Bezeichnung:

Programmierbare logische Anordnung

709850/0894

Die Erfindung betrifft eine programmierbare logische Anordnung nach dem Oberbegriff von Anspruch 1.

Unter programmierbarer logischer Anordnung (PLA) versteht man (i.a.,integrierte Halbleiter-)Schaltungen mit regelmäßiger Struktur zur Durchführung logischer Operationen. Diese Anordnungen können je nach der gewünschten logischen Funktion {personalisiert werden und dienen somit als Ersatz für speziell zugeschnittene logische Schaltungen. Ein Anwendungsgebiet der PLAs ist der Steuerteil von mikroprogrammierten Datenverarbeitungsanlagen .

Eine programmierbare logische Anordnung kann unter verschiedenen Gesichtswinkeln betrachtet werden. Ihre Eingänge können einmal als Wortadressen eines potentiell sehr großen Festwertspeichers (ROS) aufgefaßt werden, wobei dann die Ausgänge den Inhalt des adressierten Worts darstellen; dabei ist jedoch nur eine relativ geringe Anzahl der potentiell !adressierbaren Wörter tatsächlich im PLA schaltungsmäßig vorhanden. In einer anderen Betrachtungsweise stellt sich das PLA als assoziativ oder inhaltsadressierbarer Speicher (CAM) dar. Seine Eingänge entsprechen dann einem Suchargument, die Ausgänge der logischen Summe aller Treffer für dieses Argument. Schließlich kann ein PLA auch als verallgemeinerter logischer Schaltkreis für eine zweistufige Boolesche Logik aufgefaßt werden, mit dem eine gewisse Anzahl von Produkttermen aus irgendwelchen der Eingangssignalen realisiert werden kann und der auswählbare Terme nit einer ODER-Bedingung zu einem beliebigen Ausgangssignal verknüpft.

Dieser dritten Betrachtungsweise wird die tatsächliche physikalische Struktur des PLA am ehesten gerecht. Der Beiutζer des PLA mag es zwar bequemer finden, das Bild eines ROS oder CAM zugrundezulegen. Die Auffassung als Bool'scher Schaltkreis zeigt ihm aber doch, daß die tatsächlich ver-

RO 975 Ot?

709850/0894

fügbaren Betriebsmittel zur Realisierung dieser Konzepte auf eine feste und relativ kleine Anzahl von logischen Funktionen einer bestimmten Art beschränkten. Diese

! Funktionen werden üblicherweise als "Produktterme"

!bezeichnet, obwohl sie bei einigen Realisierungen nicht !unbedingt einfache logische Produkte darstellen. Um eine ;PLA am wirkungsvollsten auszunutzen, müssen für die zu : realisierende Gesamtfunktion die üblichen Minimisierungstechniken (z.B. Karnaugh-Abbildung) verwendet werden. Wenn es darum geht, das Vorhandensein von bestimmten Eingangskombinationen zu erkennen, sind die üblichen PLA-Strukturen sehr wirkungsvoll. Ein Ausgangssignal, das anzeigt, ob die bestimmte Eingangskombination 10011110 vorliegt oder ein Mitglied der Gruppe 1110XXXX (wobei X einen willkürlichen Wert darstellen kann, "dont't care"), kann jeweils mit nur einem einzigen Produktterm erzeugt werden. i

j Es ist jedoch ebenso wahrscheinlich, daß der Benutzer ein · Ausgangssignal verlangt, das die Abwesenheit einer bestimmten j Kombination anzeigt (also nicht ihr Vorhandensein). Beispiels-j weise kann die Aufgabe darin bestehen, einen Zähler für alle ' Eingangskombinationen, außer 10011110 weiterzuzählen oder ; das Nichtauftreten eines Operationscodes der Gruppe 1110XXXX festzuhalten. Derartige negative Bedingungen können mit konventionellen PLAs nur sehr schwierig dargestellt werden, da sie in diesem Fall eine sehr große Anzahl von Produkttermen erfordern. Eine andere häufig auftretende Anforderung betrifft · das Ansetzen eines Ausgangsbits beim gleichzeitigen Auftreten einer positiven und einer negativen Bedingung, so z.B., wenn die ersten vier Eingangssignale alle Null sind, die nächsten vier Eingangssignale jedoch nicht alle Eins. Beispielsweise kann in einer Mikroprogrammsteuereinheit eine Instruktion verlangen, eine Aktion eine bestimmte Anzahl von Malen hintereinander durchzuführen. Die Bedingung für diese Wieder-

RO 975 013 709850/0894

holung kann am einfachsten dadurch bestimmt werden, daß ein bestimmter Operationscode vorhanden ist und ein Zählerregister seinen Wert Null noch nicht erreicht hat. Mit konventionellen PLA-Strukturen können derartige Bedingungen nur mit sehr großen Kosten bezüglich der Anzahl von Produkttennen realisiert werden, die auf einem einzelnen Leiterplättchen Platz finden.

Die», vorliegende Erfindung hat es sich deshalb zur Aufgabe gemacht, eine programmierbare logische Anordnung anzugeben, die mit geringem zusätzlichen Schaltungsaufwand eine erhöhte Flexibilität für den Benutzer ermöglicht und es insbesondere gestattet, Bedingungen nach Art der Negation und Mehrfachbedingungen unter Einschluß der Negation ebenso einfach zu verarbeiten, wie normale positive Bedingungen. i

piese Aufgabe ist durch die im Hauptanspruch angegebene technische Lehre gelöst; Ausgestaltungen und Weiterbildungen der Erfindung sind in den ünteransprüchen enthalten.

JEm wesentlichen handelt es sich bei der Erfindung um eine kuf einem Halbleiterplättchen enthaltene programmierbare logische Anordnung mit einem Satz von Eingangsleitungen und piner Suchmatrix (UND-Matrix), die selektiv mit den Eingangs- |leitungen verbunden werden kann. Eine komplementäre Matrix

(Inverter-Matrix), besitzt eine Mehrzahl von Inverterschaltungep, äie selektiv mit den Ausgängen der Suchmatrix verbunden weräen können. Eine Lese-Matrix (ODER-Matrix), weist Eingänge auf, die selektiv mit den Ausgängen der komplementären Matrix verbunden werden können. Bei der Erfindung wird also eine programmierbare komplementäre Matrix zwischen die programmierbare Suchmatrix und die Lesematrix einer üblichen PLA eingeschoben. Die komplementäre Matrix kann ebenfalls so aufgebaut sein, daß sie Zwischenverbindungen unter ihren Ausgangssignalen erlaubt. Diese PLA kann ebenso wie die üblichen Strukturen einer PLA mit AusgangsSignalen für die Rückkopplung

ro T75 συ 709850/0Θ84

versehen sein, mit Eingangs-Decodierern usw.

Der Vorteil der Erfindung besteht im wesentlichen darin, daß

eine Vielzahl von üblicherweise auftretenden logischen ;

j Funktionen mit weniger Schaltkreisen als bei konventionellen j

PLAs realisiert werden können und zwar dadurch, daß die logi- :

sehen Funktionen entweder in ihren wahren oder in ihrer '

komplementären Form minimisiert werden oder aber sogar in \

einer Kombination dieser beiden Formen. j

i Ein Ausführungsbeispiel der Erfindung wird nun anhand von :

Zeichnungen näher erläutert; es zeigen: j Fig. 1 die schematische Darstellung einer PLA mit |

einer Invertenaatrix, !

Fig. 2 einen Teil der UND- und NICHT-Schaltkreise

von Fig. 1,

Flg. 3 eine andere Ausfuhrungsform der Schaltkreise

in Fig. 2.

Fig. 1 zeigt eine PLA 100, die als integrierte Schaltung auf einem einzelnen Halbleiterplättchen enthalten ist.

Zum Eingangskreis 110 gehört ein Satz von Eingangsleitungen 111, ein Satz von Eingangsdecodierern 112 und ein Satz von Eingangszeilen 113. Die Decodierer 112 können wie üblich durch eine gemeinsame Taktleitung 101 aktiviert werden. Die Decodierer 112 können dabei als Konverter aufgefaßt werden, die von einer Leitung auf zwei Leitungen übersetzen. Werden die Eingangsklemmen 111 also mit A, B, C usw. bezeichnet, so stellen die Leitungen 113 A, Ä, B, B, C, C usw. dar.

975 013 709850/0814

Die Suchmatrlx 120 besitzt einen Satz von UND-Gliedern, die durch die vertikalen Linien 121 dargestellt sind. Jede Schaltung 121 in der Matrix 120 besitzt an ihrem Kreuzungspunkt mit jeder Zeile 113 einen auswählbaren Eingang. Entsprechend der üblichen Darstellung sind die tatsächlich verbundenen Eingänge durch Kreise, wie beispielsweise 122 dargestellt. Die Schaltung 121a erzeugt beispielsweise eine "Eins", wenn an den Eingangskleiranen 111 die Kombination A-CE-F-G anliegt. Die Anzahl der UND-Glieder 121a bis 121g auf einem Halbleiterplättchen bestimmt, wieviele Produktterme verfügbar sind.

Die Ausgänge (Spalten) 123 der UND-Glieder 121 sind mit den Invertera 131 der komplementären Matrix 13O verbunden. Die Leitungen 132 verbinden die Ausgangsleitungen 133 der Inverter-Matrix selektiv entweder mit den entsprechenden Ausgangsspalter 123 der UND-Matrix oder mit dem Ausgang eines Inverters 131. Die Verbindung 132a überträgt beispielsweise die wahre Form des UND-Glieds 121a zur Leitung 133, während die Verbindung 132c die komplementäre Form des UND-Glieds 121c auswählt. Die Verbindungsleitungen 132 können in derselben bekannten Art personalisiert werden, wie die Eingangssignale für die UND-Glieder 121: beispielsweise durch eine Metallisierungsmaske während der Herstellung der PLA 1OO. Es können auch andere bekannte Personalisierungsverfahren verwendet werden, so beispielsweise durchbrennbare Verbindungen oder Effekte, die auf eingefangenen Ladungen beruhen.

Zusätzlich zu den auswählbaren Verbindungen 132 sind in der Matrix 130 auswählbare Verbindungen 134 zwischen verschiedenen Tennen vorgesehen. Mit diesen kann das Ausgangssignal jeder Spalte der komplementären Matrix mit dem Ausgang von einer oder mehreren anderen Spalten verbunden werden, wie es beispielsweise bei 134d und 134f gezeigt ist. Werden die Spalten in dieser Weise zur Herstellung einer ODER-Ver-

HO y7b 013

709850/0894

-«Κ-3

knüpfung miteinander leitend verbunden ("ODER-Verbindung"), so sind (außer einer) alle Ausgangsleitungen 133 dieser Gruppe In der Invertermatrix 13O durch Weglassen der entsprechenden Verbindung 135 stillgelegt. Wenn die den Produkttennen entsprechenden Spalten in einer ODER-Verbindung zusammengefaßt werden, wie beispielsweise bei 134d, wird nur eine der zugehörigen Ausgangsverbindungen 135d hergestellt. An Stellen, an denen die Ausgangsverbindung weggelassen ist, kann auch die gesamte Ausgangsleitung weggelassen werden, wie beispielsweise bei 133f. Auf diese Weise können unerwünschte kapazitive Effekte in einem gewissen Maße herabgesetzt werden. Die nicht benutzte Leitung kann aber auch von einem anderen Term benutzt werden, beispielsweise mit Hilfe einer aufgespaltenen ÜND-Matrix nach dem US-Patent 3 936 812.

Die Lese-(ODER)-Matrix 14O enthält in ihren Ausgangszeilen 141 mehrfache ODER-Glieder. Die Eingänge dieser Glieder werden selektiv mit den Leitungen 133 auf übliche Welse verbunden, so wie es durch die Kreise 142 angedeutet ist. ; Die Leitungen 133 können somit sowohl als Eingangsspalten j für die Matrix 140 aufgefaßt werden, aber auch als Aus- ! gangsleitungen der Matrix 13O. Die von den ODER-Gliedern 141 j erzeugten Signale können an die getakteten Verriegelungsschaltungen 143 gegeben werden, die an den Endklemmen 144 die PLA Ausgangsbits erzeugen. Dabei sind wieder in üblicher Weise einige der Ausgänge, hier mit V und W bezeichnet, intern an die Eingänge G und H zurückgeführt. Die verbleibenden Ausgänge X bis Z stehen für den externen Abgriff zur Verfügung. In einigen PLAs können gewisse Ausgänge sowohl intern als auch extern sein. Die Verriegelungsschaltungen für die ODER-Glieder 141c bis 141g sind als Glieder vom Typ

Polarität bewahren" dargestellt, die den Zustand ihrer Eingangssignale beim Auftreten eines Taktsignals 101 festhalten.

-HTTO-ÖT3 70·β80/0·§4

-/-AO

Die Rückkoppelausgänge V und W sind mit JK-Fllpflops verbunden. Die oberste Verriegelungsschaltung wird beispielsweise beim Auftreten eines Taktimpulses 101 gesetzt, wenn der Ausgang des ODER-Gliedes 141a wahr ist; es wird durch das Taktsignal 101 zurückgesetzt, wenn das ODER-Glied 141b wahr ist. Ist keiner der Eingänge wahr, so bleibt die Verriegelungsschaltung in ihrem vorherigen Zustand; sind beide wahr, schaltet es in den umgekehrten Zustand um. Einige PLAs weisen Verriegelungsschaltungen auf, um beliebige Funktionen einzustellen, beispielsweise "Polaritäts-bewahren" oder JK-Flipflop

Die bisherige Beschreibung ging von einer einfachen Form einer ! PLA 100 aus. Die Erfindung ist jedoch auch mit einer anderen bevorzugten Form der Eingangsdecodierer 112 kompatibel, bei ; der ein Paar von Eingangssignalen in Gruppen von vier Signalen ; umgesetzt wird. Diese Form der Decodierer ist im US-Patent j 3 761 902 beschrieben und hat in dem oben erwähnten US-Patent 3 936 812 Anwendung gefunden.

Betrachtet man beispielshalber die mit A und B bezeichneten Eingänge 111, so erzeugt ein Decodierer 112 Signale, die vier Termen auf vier verschiedenen Ausgängen entsprechen. {Tabelle I zeigt diese Terme sowie die Wirkung einer Ver-Ibindung (*) oder keiner Verbindung (-) dieser Leitungen 'mit den Eingängen einer der UND-Glieder 121.

Α-975-(Π3 "γ,, 9 8 δ (J / (J β · 4

-Al

	A · B Ausgang	TAB	ELLE I	erzeugte Funktion
A · B Ausgang		Ä · B Ausgang	Ä · B Ausgang	immer wahr
	-			A + B,
	-	-	*	A + B
-	-	*	-	A
	*	*	*	Ä + B
-	*	-	-	B
	*	-	*	A = B
-	*	*	-	A · B
-	-	*	*	Ä + B
*	-	-	-	A j« B
*	-	-	*	B
*	-	*	-	A · B
*	*	*	*	Ä
*	*	-	-	A · B
*	*	-	*	Ä · B
*	*	*	-	immer falsch
*	*	*

Diese Decodierer vom Typ "bit partitioning" beeinflussen die Wirkungsweise der vorliegenden Erfindung nicht, sie erhöhen jedoch deren Brauchbarkeit.

Fig. 2 zeigt eine Art, wie die Invertermatrix 130 in der PLA 100 realisiert werden kann. Jedes Glied 121' der Suchmatrix 120 besteht aus einem negativen-UND-Glied mit parallel liegenden Feldeffekttransistoren (FET) 123, deren Gates mit den Leitungen 113 in Fig. 1 verbunden werden können. FET 124' stellt eine Quelle konstanten Stroms dar, die mit der Batteriespannung +V verbunden ist. Der Ausgang 125* der Schaltung 121* liegt dann und nur dann hoch, wenn jedes Eingangssignal seinen niederen Pegel aufweist. (Ein nega-

FD 97b

709850/0894

- 1/ -Al

tives-UND-Glied kann natürlich auch als positives- NOR-Glied aufgefaßt werden, d.h., das Ausgangssignal weist den niederen Pegel auf, wenn eines oder mehrere der EingangsSignaIe hoch liegen.)

Der Inverter 131' umfaßt einen FET 136¹, dessen Gate mit dem Ausgang 125' verbunden ist. Seine Senke ist mit der Batteriespannung +V über den Ladetransistor 137¹ verbunden. Der invertierende Ausgang 138" wird vom Verbindungspunkt der PETs 136' und 137' abgenommen. Die wählbare Verbindung 132 kann dann entweder an die Endklemme 125' oder an die Klemme 136' gelegt werden, um entweder ein wahres oder ein invertiertes (komplernen täres) Ausgangssignal an die Leitung 133 zu geben.

Fig. 3 zeigt eine andere Möglichkeit, die Erfindung in eine j sonst bekannte PLA einzubauen. Die Torschaltung 121" der Such- j matrix 120 ist ebenfalls ein negatives-UND-Glied und besitzt bipolare Eingangstransistoren 123", deren Basen selektiv mit jden Leitungen 113 in Fig. 1 verbunden werden können. Solange die Transistoren 123" ausgeschaltet sind, bleibt der linke Transistor der Differentialstufe 124" ausgeschaltet und seine zugehörige Stromquelle zieht die Ausgangsleitung 125" hoch. Wird jedoch einer der Transistoren 123" angesetzt, so wird die Leitung 125" potentialmäßig nach unten gezogen. Die gemeinsame !Emitterstromsenke zwingt dann den anderen Transistor zum Ab-

schalten, da es sich um einen ungesättigten digitalen logischen Schaltkreis handelt. Der Inverter 131" der Invertermatrix wird dann dadurch gebildet, daß eine externe Leitung 136" nach außen geführt wird, wo sie selektiv mit der Verbindung 132 zur Ausgangsleitung 133 verbunden werden kann. Auf diese Weise kann die für die Invertermatrix 130 erforderliche Inversion ohne zusätzliche aktive Elemente und mit einem nur geringen Zuwachs an Halbleiterfläche erzeugt werden.

709850/0894

jDie Signale auf den Leitungen 133a und 133b in Fig. 1 stehen auch bei einer konventionellen PLA zur Verfügung, da die Verbindungen 135a und 135b beide hergestellt wurden, um die entsprechenden "wahren" Ausgangssignale der komplementären Matrix 130 auszuwählen. Aus Tabelle I ist ersichtlich, daß das Signal auf 133a die Funktion (A+B) · (C+D) · (E+F) darstellt, während die Leitung 133b immer dann ein wahres Signal anzeigt, wenn A wahr ist und zwar unabhängig von den Zuständen aller anderen Elngangsklemmen 111. (In Fig. 1 ist die oberste der Leitungen 113 dem Kombinationssignal Α·Β zugeordnet usw.)

Leitung 133c führt ein Signal, das der in der Einleitung bejschriebenen Situation entspricht, wenn es nämlich gewünscht ist, die Abwesenheit einer bestimmten Eingangskombination und nicht deren Vorhandensein festzustellen. Die Verbindungen zwischen den Leitungen 113 und dem UND-Glied 121c erzeugen ein Signal, wenn die Kombination 110010 der Eingangssignale A bis F anliegt (siehe Tabelle). Die Verbindungsleitung 132c wählt aber das Inverse dieses Signals aus, so daß die Leitung 133c zu allen Zeiten das wahre Signal führt, außer wenn diese Kombination erscheint. Wenn ein Ausgangssignal gewünscht ist, das gerade diese Bedingung alleine anzeigt, so genügt hierzu ein einfacher Inverter an der Ausgangsklemme 144'. Es sind PLAs bekannt, die programmierbare Inverter an ihren Ausgängen aufweisen und es so erlauben, für jedes Bit die Wahl zu treffen, ob der aktive Ausgang hochpegelig oder niedrigpegelig sein sol Der Vorteil der Erfindung zeigt sich weiterhin, wenn andere Bedingungen berücksichtigt werden sollen. In Fig. 1 ist beispielsweise die Leitung 133c mit der Leitung 133a in der ODER-Matrix 130 verbunden, so daß das Ausgangsbit X auf der Leitung 141e immer dann den wahren Wert anzeigt, wenn die Eingänge A bis F nicht den Wert 110010 aufweisen oder wenn mindestens ein Signal jedes Paars AB, CD und EF den wahren Wert aufweist. Die Spezifikation dieses Ausgangsbits erfordert in der PLA 100 nur zwei Produktterme.

^UIJ Ϊ70ΪΪ '

709Ϊ5070ΪΪ4

Die Leitungen 121d und 121e stellen eine weitere Situation dar. Da die Verbindung 132d das nicht invertierte Ausgangssignal der Invertenuatrix 130 auswählt, zeigt ein Signal auf dieser Leitung, daß eine der Kombinationen 110XXX der externen Eingangssignale A bis F anliegt. Die Verbindung 132e ist für die invertierte Position hergestellt, so daß das Signal darauf immer dann wahr ist, wenn die Eingangssignale E bis H nicht alle wahr sind. In diesem Falle ist die Leitung 133e von der Invertermatrix 130 entkoppelt, dafür aber eine Verbindung 134d zwischen die Verbindungen 132e und 135d gelegt. Die Leitung 133d ist somit für eine bestimmte Gruppe von Eingangssignalen wahr, es sei denn, eine weitere definierte Gruppe ist ebenfalls vorhanden. Die Verbindungen 134 sind nicht auf die Benutzung mit den invertierten Ausgängen der Matrixe 130 beschränkt, wie j es in 134f dargestellt ist. Außerdem können die Verbindungen ' 134 Zwischenverbindungen mit jeder beliebigen Anzahl von be- j nachbarten Spalten in der Invertermatrix 130 herstellen, sie isind also nicht auf nur zwei Spalten, wie im Fall von 134d und 134f, beschränkt.

ro 975 013 709 8S0708S4

Leerseite

Claims

2773821

PATENTANSPRÜCHE

Programmierbare logische Anordnung (PLA) mit einer Suchmatrix zur UND-Verknüpfung der Eingangssignale und einer nachgeschalteten Lesematrix mit ODER-Gliedern, dadurch gekennzeichnet, daß zwischen beiden Matrizen eine Invertermatrix (130, Fig. 1) angeordnet ist, die als Eingänge die Ausgangssignale der Suchmatrix empfängt und deren Ausgänge wahlweise in wahrer oder invertierter Form der Lesematrix als Eingangssignale zugeführt werden.

2. PLA nach Anspruch 1, dadurch gekennzeichnet, daß ausgewählten Spalten der Lesematrix wahlweise mehrere wahre oder invertierte Ausgangssignale der Suchmatrix zugeführt werden.

3. PLA nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß : die Invertermatrix für jedes Eingangssignal sowohl eine j durchgehende Verbindung zu ihrem Ausgang als auch einen j Inverter (131, Fig. 1) enthält.

4. PLA nach Anspruch 3, dadurch gekennzeichnet, daß sie i aus Feldeffekttransistoren besteht und daß an die j

Spaltenleitung der Suchmatrix ein invertierender i Feldeffekttransistor (136¹, Fig. 2) angeschlossen ist, ! der über einen Lastwiderstand (137¹) an die Versorgungs- \ ; spannung angeschlossen ist. j

PLA nach Anspruch 4, dadurch gekennzeichnet, daß die j Spaltenleitung (121) aus einem Leiterpaar besteht (Fig. 2), an das mit den Eingangssignalen beaufschlagte Transistoren (123¹) angeschlossen sind und das mit seinem einen Ausgang (125¹) das wahre- Ausgangssignal liefert, während der andere Ausgang an den Inverter-

! transistor angeschlossen ist.

ro 975 013 ιηόρςή/ηοΟλ

709850/0894 ORtGWAL INSPECTED

6. PLA nach Anspruch 3, dadurch gekennzeichnet, daß sie

aus bipolaren Transistoren besteht und daß an die ; Spaltenleitung der Suchmatrix eine aus zwei parallel geschalteten bipolaren Transistoren mit zusammenge- i führten» Emitter bestehende Inverterschaltung angeschlossen ist, an der das wahre (125', Fig. 3) und das invertierte Signal (136¹) wahlweise abgegriffen werden.

7. „ PLA nach einem oder mehreren der Ansprüche 1 bis g,

dadurch gekennzeichnet, daß die Schaltung als integrierte Halbleiterschaltung ausgeführt ist.

8. PLA nach Anspruch 7, dadurch gekennzeichnet, daß die wahlweise Verbindung der Ausgangsleitungen der Invertermatrix mit den Eingängen der Lesematrix durch ein Metallisierungsmuster bei der Herstellung erfolgt.

9. PLA nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß den Eingängen der Suchmatrix Decodierer (112, Fig. 1) vorgeschaltet sind.

10. PLA nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß einige der Ausgänge der Lesematrix zu ausgewählten Eingängen der Suchmatrix zurückgeführt sind.

^{RO 975} °¹³ 709850/0894