DE3750770T2 - Integrierte Schaltung in Hauptscheibentechnik. - Google Patents

Integrierte Schaltung in Hauptscheibentechnik.

Info

Publication number
DE3750770T2
DE3750770T2 DE3750770T DE3750770T DE3750770T2 DE 3750770 T2 DE3750770 T2 DE 3750770T2 DE 3750770 T DE3750770 T DE 3750770T DE 3750770 T DE3750770 T DE 3750770T DE 3750770 T2 DE3750770 T2 DE 3750770T2
Authority
DE
Germany
Prior art keywords
circuit
input
cells
transistors
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3750770T
Other languages
English (en)
Other versions
DE3750770D1 (de
Inventor
Yoshiyuki Suehiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3750770D1 publication Critical patent/DE3750770D1/de
Publication of DE3750770T2 publication Critical patent/DE3750770T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/026—Shaping pulses by amplifying with a bidirectional operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung in Hauptscheibentechnik ("master slice type IC" = IS, deren endgültige Funktion vom Benutzer bestimmt wird), die vielerlei logische Schaltungen ermöglicht, indem die gewünschten Verbindungen der Chips, die durch ein gemeinsames Herstellungsverfahren hergestellt werden, das den endgültigen Verbindungsvorgang nicht umfaßt, erstellt werden. Die vorliegende Erfindung betrifft insbesondere die Verbesserungen der Eingang-/Ausgangs-Zellen, die auf den integrierten Masterslice-Schaltvorrichtungen, wie beispielsweise ein komplementäres Metalloxyd-Halbleitergatterfeld, ausgebildet sind.
  • Dieser integrierte Halbleiter-Schaltungstyp besitzt einen Chip, auf dem matrixförmig angeordnete Basiszellen zusammen mit um die Basiszellen angeordneten Eingangs-/Ausgangs- Zellen ausgebildet sind. Jede Basiszelle besteht allgemein aus mehreren Transistoren. Der endgültige Verbindungsvorgang wurde für die Basiszellen noch nicht durchgeführt. Deshalb können gewünschte logische Schaltungen durch Verbinden der in den Basiszellen vorhandenen Transistoren ausgebildet werden. Eingangs-/Ausgangs-Zellen (im folgenden als E/A- Zellen bezeichnet), die logische Schaltungen auf dem Chip mit Signalen von externen Schaltungen versorgen und/oder Ausgangssignale der logischen Schaltungen externen Schaltungen zuführen, sind in äußeren Gebieten des Chips angeordnet. Eine E/A-Zelle setzt sich im allgemeinen aus einer Schutzschaltung zum Absorbieren einer durch elektrostatische Entladung verursachten Überspannung, einer Logikschaltung mit Logikfunktionen eines Eingangspuffers und/oder eines Ausgangspuffers und einem Anschlußkontakt zusammen.
  • Die zuvor genannten Halbleiterschaltungen haben jedoch, wie noch detailliert beschrieben wird, Nachteile, die darin bestehen, daß die Anzahl der in den äußern Chipgebieten plazierbaren E/A-Zellen einigen Beschränkungen unterliegt und die Bedürfnisse der Kunden nicht notwendigerweise befriedigt. Das liegt daran, daß die aus den E/A-Zellen gebildeten Komponenten in den äußeren Gebieten des Chips angeordnet sind und daher die Größe jeder E/A-Zelle relativ groß ist. Desweiteren ist es schwierig, die E/A-Zellen in ecknahen Gebieten des Chips anzuordnen und damit die Eckbereiche des Chips effizient zu nutzen. Dies führt zu einem Genauigkeitsverlust des Verbindungsprozesses zum Verbinden der Kontaktanschlüsse mit den entsprechenden Leitungsmustern.
  • EP-A-0 136 952 offenbart ein Gatterfeld mit mehreren Basiszellen, die in einem inneren Zellengebiet angeordnet sind. Außerhalb des inneren Zellengebiets gibt es das Eingangs- /Ausgangs-Zellengebiet und im äußersten Gebiet sind als Anschlüsse benutzte Kontaktanschlüsse ausgebildet. Einige der Basiszellen an spezifischen Positionen sind durch Basiszellen ersetzt, die Transistoren mit einem kleineren gm aufweisen, um die zur Ausbildung einer Verzögerungsschaltung notwendigen Basiszellen zu reduzieren und das Erfordernis eines externen Widerstandselements zu beseitigen, das früher erforderlich war, falls eine Pull-up (Hochziehen) oder eine Pull-down (Nachuntenziehen) Schaltung oder ein monostabiler Multivibrator im Gatterfeld eingebaut ist. Die Transistoren mit einem kleineren gm können mit Transistoren des Eingangs-/Ausgangs-Gebiets kombiniert werden, um eine Eingangsschaltung auszubilden.
  • GB-A-2 143 990 offenbart eine integrierte Halbleiterschaltung mit Pufferschaltungen. Diese Schaltung umfaßt Eingangs- und Ausgangspuffer, wobei jeder in Übereinstimmung mit einem Anschlußkontakt vorgesehen ist. Die Schaltung wird entweder für den Eingangspuffer oder den Ausgangspuffer benutzbar gemacht abhängig von einem darauf auszubildenden Verdrahtungsmuster, in dem dieselben Schaltungselemente benutzt werden. Daher müssen die Schaltungselemente, die für Eingabe und Ausgabe benutzte MISFETs enthalten, nicht getrennt ausgebildet werden. Somit wird die besetzte Fläche des Puffers auf ein Maß reduziert, das es ermöglicht, die Anzahl der Anschlüsse zu erhöhen oder die Typgröße zu reduzieren.
  • Patent Abstract of Japan, Vol. 8, No. 155(E-256)[1592] offenbart eine integrierte Halbleiterschaltung des Gatterfeldtyps, die das Eingangs-/Ausgangs-Gebiet auf die notwendigen Elemente, beispielsweise einen Eingangspuffer, eine Schutzdiode und Ausgangstreibertransistoren, reduziert.
  • Es ist entsprechend eine allgemeine Aufgabe der vorliegenden Erfindung, eine neue und nützliche Halbleiterschaltung vorzusehen, in der die zuvor beschriebenen Probleme beseitigt sind.
  • Eine weitere und speziellere Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiterschaltung vorzusehen, in der jede E/A-Zelle in zwei logische Schaltungen unterteilt wird, wobei sich eine in äußeren Chipgebieten befindet und die andere von in einem inneren Zellengebiet angeordneten Basiszellen gebildet wird. Eine Halbleiterschaltung gemäß der vorliegenden Erfindung ist in Anspruch 1 beschrieben.
  • Andere Aufgaben und weitere Merkmale der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung und den dazugehörenden beigefügten Zeichnungen deutlich.
  • Fig. 1 ist ein Grundriß einer herkömmlichen integrierten Halbleiterschaltung,
  • Fig. 2 ist ein Grundriß eines Beispiels einer integrierten Halbleiterschaltung, die die vorliegende Erfindung beinhaltet,
  • Fig. 3(A) ist ein Grundriß eines Teils der in Fig. 2 gezeigten integrierten Schaltung,
  • Fig. 3(B) ist ein Grundriß einer Basiszelle, die in einem inneren Zellengebiet der Fig. 2 gezeigten Halbleiterschaltung angeordnet ist,
  • Fig. 4 ist ein Schaltungsdiagramm einer Schutzschaltung der Halbleiterschaltung in Fig. 2,
  • Fig. 5(A) und 5(B) sind ein Schaltungsdiagramm bzw. das äquivalente Schaltungsdiagramm einer E/A-Zelle, die im erfindungsgemäßen Eingangspuffer, der in der in Fig. 2 gezeigten Halbleiterschaltung benutzt wird, ausgebildet ist,
  • Fig. 6 ist ein Grundriß eines Chip-Eckbereichs der Halbleiterschaltung in Fig. 2, und
  • Fig. 7 ist ein Grundriß eines anderen Beispiels einer Halbleiterschaltung, die die Vorteile der vorliegenden Erfindung beinhaltet.
  • Zunächst wird eine herkömmliche integrierte Halbleiterschaltung beschrieben, um das Verständnis der vorliegenden Erfindung, so wie sie später detailliert beschrieben wird, zu verbessern.
  • Bezugnehmend auf Fig. 1 besitzt ein integrierter Schaltungschip 11, der auf einem Matrizengerüst (engl.: "die stage") 10 einer Baugruppe 100 aufgesetzt ist, E/A-Zellen 12&sub1;, 12&sub2;, . . . , 12i, die in äußeren Gebieten- des Chips 11 angeordnet sind. Jede E/A-Zelle besteht aus einer Schutzschaltung zum Absorbieren einer durch elektrostatische Entladung verursachten Überspannung, eine Logikschaltung (nicht gezeigt) mit Logikfunktionen eines Eingangspuffers und/oder eines Ausgangspuffers und Anschlußkontakten 13&sub1;, 13&sub2;, . . 13i. In einem inneren Gebiet des Chips 11, um das die E/A-Zellen 12&sub1;, 12&sub2;, . . . , 12i, angeordnet sind, sind Basiszellenspalten 15&sub1;, 15&sub2;, . . . , 15j, angeordnet, wobei jede durch Anordnung von Basiszellen in einer bestimmten Richtung ausgebildet ist. Jede Basiszelle setzt sich aus Elementen wie beispielsweise Transistoren zusammen. Der Verbindungsvorgang für die Basiszellen wird entsprechend den Anforderungen des Kunden ausgeführt, um gewünschte Logikschaltungen wie NAND-Gatter, Flip-Flops und ähnliche, auszubilden. Die E/A-Zellen 12&sub1;, 12&sub2;, . . . , 12i, sind jeweils mit den jeweiligen Basiszellen durch Leitungen 14 verbunden. Die Anschlußkontakte 13&sub1;, 13&sub2;, . . . , 13i, sind über Anschlußleitungen 17&sub1;, 17&sub2; . . . mit entsprechenden Leitungsmustern 16&sub1;, 16&sub2;, . . . verbunden.
  • Diese herkömmliche Halbleiterschaltung hat jedoch die vorgenannten Nachteile. D.h., die Anzahl der E/A-Zellen 12&sub1;, 12&sub2;, . . . , 12i ist Beschränkungen unterworfen, da die Größe jeder E/A-Zelle nicht notwendigerweise klein ist. Dies ergibt sich daraus, daß sämtliche eine E/A-Zelle bildenden Elemente in den äußeren Chipgebieten angeordnet sind. Deshalb ist es unmöglich, die E/A-Zellen 12&sub1;, und 12i näher an der Chip-Ecke 11a zu plazieren als ihre jeweilige Position in Fig. 1. Das bedeutet, daß die vier Eckflächen 11a des Chips verschwendet werden. Daher befriedigt die herkömmliche Halbleiterschaltung die Kundenbedürfnisse hinsichtlich Anzahl der E/A-Zellanschlüsse entsprechend der Anzahl der E/A- Zellen nicht. Desweiteren sind die Länge der Anschlußleitung und die Einfallswinkel der Anschlußleitungen bezüglich des Chips Beschränkungen unterworfen, um Anschlußfehler zu verhindern. Falls die Anschlußleitungen zu lang sind und somit durchhängen, wird die Zuverlässigkeit beim Anschließen vermindert. In der in Fig. 1 gezeigten Anordnung liegen die E/A-Zellen 12&sub1; und 12i entfernt von den entsprechenden Verbindungsmustern 16&sub1; und 16&sub2;. Deshalb neigen die Leitungen 17&sub1; und 17&sub2; zu Verlängerungen. Daher ist es wünschenswert, diese Anschlußleitungen zu verkürzen und den Einfallswinkel stumpf zu machen, um eine Vereinfachung und Zuverlässigkeit des Anschließens zu erreichen.
  • Die vorliegende Erfindung sieht im wesentlichen eine Halbleiterschaltung vor, in der die zuvor genannten Probleme beseitigt sind.
  • Nun wird ein Beispiel einer Halbleiterschaltung mit Bezug auf Fig. 2, die ein Grundriß der Halbleiterschaltung darstellt, beschrieben. Die erfindungsgemäße Schaltung wird durch die in Fig. 5(A) gezeigte Verbindung der Eingangs-/Ausgangs-Zelle erreicht.
  • In äußeren Gebieten eines integrierten Schaltungschips 21, der auf einer Plattform 20 einer Halbleiterschaltung 200 aufgesetzt ist, sind Anschlußkontakte 22&sub1;, 22&sub2;, . . . , 22n und erste Logikschaltungen 23&sub1;, 23&sub2;, . . . , 23n vorgesehen. Die Anschlußkontakte 22&sub1;, 22&sub2;, . . . , 22n sind mit den jeweiligen Verbindungsmustern 26&sub1;, 26&sub2;, . . . über Anschlußleitungen 27&sub1;, 27&sub2;, verbunden. Jede erste Logikschaltung besteht aus einem Teil aller eine E/A-Zelle bildenden Elemente und einer Schutzschaltung zum Absorbieren der sich aus einer elektrostatischen Entladung ergebenden Überspannung. Die Schutzschaltung wird nicht unbedingt gebraucht insbesondere bei einem Ausgangspuffer. Die Anschlußkontakte 22&sub1;, 22&sub2;, . . . , 22n sind mit den entsprechenden ersten Logikschaltungen 23&sub1;, 23&sub2;, . . . , 23n ausgerichtet. Beispielsweise ist der Anschlußkontakt 22&sub1; mit der ersten Logikschaltung 23&sub1; in Y-Richtung ausgerichtet. In einem von den ersten Logikschaltungen umgebenen inneren Zellengebiet sind Basiszellenspalten 24&sub1;, 24&sub2;, . . . , 24m ausgebildet, die in bestimmten Abständen in X-Richtung angeordnet sind. Jede Basiszellenspalte setzt sich aus mehreren Basiszellen zusammen, die in Y-Richtung ausgerichtet sind. Die Basiszellenspalten 24&sub1;, 24&sub2;, . . . , 24m umfassen zweite Logikschaltungen 25&sub1;, 25&sub2;, . . . , 25n deren jede aus denjenigen Elementen besteht, die nicht in einer E/A-Zelle, welche in jeder der ersten Logikschaltungen 23&sub1;, 23&sub2;, . . . , 23n vorkommt, enthalten sind. D.h., daß jede zweite Logikschaltung durch Basiszellen gebildet wird. Jede der zweiten Logikschaltungen 25&sub1;, 25&sub2;, . . . , 25n ist mit der jeweiligen ersten Logikschaltung 23&sub1;, 23&sub2;, . . . , 23n verbunden.
  • Wie zuvor beschrieben, ist je eine E/A-Zelle bildende Schaltung in zwei Teile unterteilt, nämlich in eine erste Logikschaltung, die in den äußeren Chipgebieten positioniert ist, und eine zweite Logikschaltung, die durch die Basiszelle oder die Basiszellen in den Basiszellenspalten gebildet ist. Diese Anordnung ermöglicht es, die Anzahl der auf einem Chip untergebrachten E/A-Zellen zu erhöhen und die Anschlußfehler, wie später im Detail beschrieben, effektiv zu vermindern.
  • Fig. 3(A) und 3(B) sind vergrößerte Grundrisse eines Teils des in Fig. 2 gezeigten Chip. Die erste Logikschaltung 23n umfaßt ein n-Kanal MOS-Transistorgebiet 32, in dem Drains/Sources ausgebildet sind, und ein p-Kanal MOS-Transistorgebiet 33, in dem Drains/Sources ausgebildet sind. Die Breite dieser Gebiete entspricht annähernd derjenigen des Anschlußkontakts 22n. Gateelektroden 34 sind auf die n- und p-Kanal Gebiete 32 und 33 aufgesetzt. Die durch die Buchstaben CH gekennzeichneten Symbole stellen Kontaktlöcher dar, die Kontakte zwischen einer ersten Metallisierungsschicht, die durch durchgehende Linien gekennzeichnet ist, und den Source/Draingebieten 32 und 33 herstellen. Die durch die Buchstaben TH gekennzeichneten Symbole stellen Durchgangslöcher dar, die Kontakte zwischen der ersten Metallisierungsschicht und einer zweiten Metallisierungsschicht, die durch gestrichelte Linien dargestellt ist, herstellen. Wie in Fig. 3(A) gezeigt, wird die erste Logikschaltung 23n ausgebildet, indem die Gateelektroden 34 miteinander verbunden werden und die Drains in den n- und p-Kanal Gebieten 32 und 33 gemeinsam verbunden werden. Mehrere Transistoren (im Beispiel sechs) in jedem der n- und p-Kanal Gebieten 32 und 33 sind parallel verbunden. Die zuvor beschriebene Verbindung wird dadurch ausgeführt, daß für die Kontaktlöcher CH, die Durchgangslöcher TH, die erste Metallisierung und die zweite Metallisierung Masken verwendet werden. Es ist sehr wirkungsvoll, mehrere n- und p- Kanal Transistoren für jede E/A-Zelle vorzusehen und einige oder alle dieser Transistoren miteinander parallel zu verbinden. Dies liegt daran, daß die Fähigkeit der E/A-Zellen zur Ansteuerung von Lasten verbessert werden kann, und der Freiheitsgrad beim Entwurf der E/A-Zelle ebenso vergrößert werden kann. Natürlich ist es möglich, einen einzelnen n- Kanal Transistor mit einer relativ hohen Ansteuerungsfähigkeit im n-Kanal Transistorgebiet 32 und einen einzelnen p-Kanal Transistor mit einer relativ hohen Ansteuerungsfähigkeit im p-Kanal Transistorgebiet 33 anzuordnen.
  • Die zweite Logikschaltung 25n der E/A-Zelle ist wie in Fig. 3(B) ausgebildet. Eine Basiszelle besitzt ein n-Kanal Gebiet 35, ein p-Kanal Gebiet 36 und Gateelektroden 37, die über diesen Gebieten liegen. In diesem Beispiel ist eine Basiszelle durch Kombination von zwei n-Kanaltransistoren und zwei p-Kanal Transistoren ausgebildet.
  • Bezugnehmend auf Fig. 3(A) ist eine Schutzschaltungsfläche 38 zwischen dem Anschlußkontakt 22n, der im wesentlichen rechteckförmig ist, und dem n-Kanaltransistorgebiet 32 vorgesehen. Es ist vorteilhaft, für jede E/A-Zelle eine Schutzschaltung auf der Schutzschaltungsfläche 38 vorzusehen, um die sich aus elektrostatischen Entladungen ergebende Überspannung zu absorbieren. Aus diesem Grund ist der in Fig. 3(A) gezeigte Aufbau für einen Eingangspuffer anwendbar, der später beschrieben wird.
  • Fig. 4 ist ein Schaltungsdiagramm eines Beispiels einer Schutzschaltung, die auf der Schutzschaltungsfläche 38 ausgebildet ist. Die gezeigte Schutzschaltung wird gebildet durch hintereinander geschaltete Dioden D&sub1; und D&sub2; zwischen Masse und Versorgungsspannung (nicht gezeigt). D.h., daß die Anode der Diode D&sub2; und die Kathode der Diode D&sub1; mit Masse bzw. der Versorgungsspannung verbunden sind. Die Anode der Diode D&sub1; und die Kathode der Diode D&sub2; sind mit dem Anschlußkontakt 22n und der ersten Logikschaltung 23n verbunden.
  • Die Fig. 5(A) und 5(B) zeigen ein Schaltungsdiagramm bzw. dessen äquivalentes Schaltungsdiagramm einer E/A-Zelle, die einen erfindungsgemäßen Eingangspuffer in der Halbleiterschaltung der Fig. 2 bildet. Ein Eingangspuffer 60 besitzt einen vierstufigen kaskadenförmigen Aufbau mit MOS-Transistoren. Jede Stufe des Eingangspuffers 60 besteht aus einem Paar eines p-Kanal MOS-Transistors und eines n-Kanal MOS-Transistors. Die erste Logikschaltung 23n des Eingangspuffers 60 besteht aus einer Schutzschaltung 62, die mit dem Anschlußkontakt 22n verbunden ist, und einer Transistorlogikschaltung 62 in der letzten (oder vierten) Stufe, wobei die zweite Logikschaltung 25n aus Transitorlogikschaltungen 64a, 64b und 64c in der ersten, zweiten und dritten Stufe besteht. Ein Ausgangsanschluß 71 in der letzten Stufe ist mit Logikschaltungen (nicht gezeigt) wie bspw. Flip-Flops verbunden.
  • Der Eingangspuffer 60 in Fig. 5(A) ist ein Takt-Eingangspuffer, der durch Basiszellen in den Basiszellenspalten gebildet ist und Flip-Flops ansteuert. Üblicherweise versorgt ein Takt-Einganspuffer in etwa 50 bis 100 Flip-Flops mit einem Taktsignal. Deshalb ist die Last der Transistoren der letzten Stufe des Takt-Einganspuffers relativ hoch, so daß es notwendig wird, Transistoren mit einer relativ hohen Ansteuerungsfähigkeit zu benutzen. Beispielsweise ist die Steilheit (engl.: mutual conductance) der Transistoren der letzten Stufe etwa zehn- bis zwanzigmal größer als diejenige der Transistoren der ersten Stufe. Deshalb ist es schwierig, die Transistoren der letzten Stufe durch Kombination von Basiszellen auszubilden. Dies führt im übrigen auch zu der Verminderung der Anzahl der Basiszellen, die verschiedenartige Logikschaltungen wie NAND-Gatter, Flip-Flops etc. abhängig von den Bedürfnissen des Kunden bilden. Gemäß der vorliegenden Erfindung ist deshalb die erste Logikschaltung 23n, die aus der Schutzschaltung 62 und der Transistorschaltung 63 besteht, in den äußeren Gebieten des Chip angeordnet, während die zweite Logikschaltung 25n, die aus den Transistorschaltungen 64a, 64b und 64c besteht, an der ersten bis dritten Stufe der Basiszellenspalte 24m positioniert ist.
  • Die Transistorschaltung 63 in der letzten Stufe des Eingangspuffers 60 kann in gleicher Weise ausgebildet werden wie die Transistorschaltung der in Fig. 3(A) gezeigten Stufe. D.h., die n-Kanal- und -Kanal Transistoren der Transistorschaltung 63 in Fig. 5(A) werden jeweils gebildet von mehreren parallel verbundenen n-Kanal Transistoren und mehreren paarallel verbundenen p-Kanal Transistoren. Selbstverständlich kann auch ein einzelner n- Kanal Transistor und ein einzelner p-Kanal Transistor verwendet werden. Der Freiheitsgrad beim Entwurf der Halbleiterschaltung, bei der die Parallelverbindung der Transistoren zur Ausbildung der Transistoren der letzten Stufe verwendet wird, ist jedoch größer als derjenige der Halbleiterschaltung, die einen einzelnen Transistor für jeden Kanal benutzt. Die Schutzschaltung 62 kann den gleichen Schaltungsaufbau wie in Fig. 4 gezeigt haben.
  • Desweiteren dient die Transistorschaltung 64a in der ersten Stufe als Pegelversteller, und die Transistorschaltungen 64b und 64c dienen als Verstärkerschaltungen. Jede der Transistorschaltungen 64a, 64b und 64c kann aus der in Fig. 2(B) gezeigten Basiszelle oder ihrer Kombination gebildet werden. Insbesondere benötigt die Transistorschaltung 64c in der dritten Stufe leistungsfähigere Transistoren als die Transistoren der ersten oder zweiten Stufe, da die Transistorschaltung 64c die Transistorschaltung 63 in der letzten Stufe ansteuert. Die Transistorschaltung 64c wird deshalb vorteilhafterweise aus einer Kombination der parallel verbundenen Basiszellen gebildet.
  • Die zuvor diskutierten Anordnungen, in der eine E/A-Zelle in zwei Logikschaltungen aufgeteilt wird, besitzt die folgenden Vorteile.
  • Bezugnehmend auf Fig. 6, die einen vergrößerten Grundriß einer Chip-Ecke, die Teil der in Fig. 2 gezeigten Halbleiterschaltung ist, darstellt, besteht die in den äußeren Gebieten des Chips angeordnete erste Logikschaltung 23n aus den Transistoren mit einer relativ hohen Ansteuerungsfähigkeit und der Schutzschaltung. Erfindungsgemäß ist es deshalb möglich, die Größe der E/A-Zellen, die in den äußeren Gebieten des Chips angeordnet sind, zu vermindern. Im Detail kann die Breite w und die Länge l der E/A-Zelle 23&sub1; im Vergleich zu der E/A-Zelle 12&sub1; klein gemacht werden. Deshalb ist es möglich, sehr viel mehr E/A-Zellen auf dem Chip anzuordnen. D.h., daß die vorliegende Erfindung es ermöglicht, die E/A- Zellen in den Eckgebieten des Chips näher an die Chip-Ecken zu rücken. Das bedeutet, daß die Fläche S&sub2; des Chip-Eckgebiets 21a kleiner gemacht werden kann als die Fläche S&sub1; des Chip-Eckgebiets 11a. Somit ist es auch möglich, die Chip-Eckgebiete 21a effizienter zu nutzen. Außerdem ermöglichen die vorhergehenden Anordnungen die Längenverkürzung der Anschlußleitung 27&sub1; (Fig. 2), die sich zwischen Anschlußkontakt 22&sub1; der E/A-Zelle im Chip-Eckgebiet 21a und dem entsprechenden Verbindungsmuster 26&sub1; erstreckt, verglichen mit der herkömmlichen Anordnung der E/A-Zelle. D.h., daß es möglich wird, den Einfallswinkel der Anschlußleitung zu verkleinern und somit die Genauigkeit des Anschlußvorgangs zu verbessern. Die Genauigkeitsverbesserung des Anschlußvorgangs ist äußerst wichtig für Masterslice-Halbleiterschaltungen, die vielerlei Logikschaltungen bereitstellen können, indem der Chip mit einem gemeinsamen Aufbau aber unterschiedlichen Verbindungen verwendet wird.
  • Fig. 7 ist ein Grundriß einer Abänderung der in Fig. 2 dargestellten Halbleiterschaltung. Eines der wesentlichen Merkmale für diese Abänderung besteht darin, nur die Anschlußkontakte in den Chip-Eckgebieten 21a und ihrer Umgebung näher an den Chip-Ecken zu positionieren als in der Anordnung in Fig. 2. Beispielsweise ist der Anschlußkontakt 22&sub1; in Fig. 7 näher an der Chip-Ecke angeordnet als der Anschlußkontakt 11&sub1; in Fig. 2. Die erste Logikschaltung 23&sub1; der E/A-Zelle entsprechend dem Anschlußkontakt 22&sub1; verbleibt jedoch an ihrer ursprünglichen in Fig. 2 gezeigten Position. Die Anordnung in Fig. 7 ermöglicht es, die Genauigkeit des Verbindungsvorgangs im Vergleich zu jenem in Fig. 2 nochmals zu verbessern. Natürlich umfaßt die Abänderung alle wesentlichen Merkmale, die in dem in Fig. 2 gezeigten Aufbau vorgesehen sind.
  • Erfindungsgemäße Ausführungsbeispiele wurden detailliert beschrieben. In dem zuvor beschriebenen Ausführungsbeispiel besteht die erste Logikschaltung 23n aus Transistoren mit einer relativ hohen Ansteuerungsfähigkeit und, falls notwendig, der Schutzschaltung. Falls die vorliegende Erfindung jedoch bei einer Halbleiterschaltung angewendet wird, die Pullup/pull-down-Widerstände in den E/A-Zellen aufweist, ist es vorteilhaft, diese in der ersten Logikschaltung vorzusehen, die in den äußeren Gebieten des Chips angeordnet ist, denn diese Widerstände haben eine Größe, die diejenige der Basiszellen beträchtlich übersteigt.

Claims (4)

1. Integrierte Halbleiterschaltung in Hauptscheibentechnik umfassend:
ein Basiszellenfeld (24, . . . 24n) mit mehreren Basiszellen, wobei jede der Basiszellen erste MOS-Transistoren aufweist; und
mehrere Eingangs/Ausgangs-Zellen (23, . . . , 23n), die um das Basiszellenfeld angeordnet sind, wobei jede Eingangs/Ausgangs-Zelle einen Anschlußkontakt (22), eine Schutzschaltung (38, 62, 72) zum Absorbieren einer Überspannung und zweite MOS-Transistoren mit einer relativ großen Ansteuerungsfähigkeit umfaßt, die eine Steilheit besitzen, die in etwa zehn bis zwanzig mal so groß ist wie jene der ersten MOS-Transistoren der Basiszellen, dadurch gekennzeichnet, daß eine Eingangspuffer-Schaltung (60) für eine relativ große Last durch die mit dem Anschlußkontakt (22) verbundene Schutzschaltung (62), eine erste mit der Schutzschaltung verbundene Eingangsschaltung (25) und eine zweite mit einem Ausgang der ersten Eingangsschaltung verbundene Eingangsschaltung (23) gebildet wird, wobei die erste Eingangsschaltung durch die ersten MOS-Transistoren der Basiszellen und die zweite Eingangsschaltung durch die zweiten Transistoren der Eingangs/Ausgangs-Zelle gebildet werden, und daß der Ausgangsanschluß der zweiten Eingangsschaltung (23) mit logischen Schaltungen in dem Basiszellenfeld verbunden ist.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest einer der Anschlußkontakte (22&sub1;, 22&sub2;), der in der Nähe der Chip-Ecke angeordnet ist, an einer Position liegt, die zu den die Ecke bildenden zwei Kanten näher ist als die Position der mit dem Anschlußkontakt verbundenen Eingangs/Ausgangs-Zelle.
3. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren der Eingangs/Ausgangs-Zelle parallel verbundene Transistoren aufweisen.
4. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschaltung die ersten und zweiten MOS-Transistoren gegen Überspannung schützt, die aus elektrostatischen Entladungen resultiert, wobei die Pufferschaltung kaskadenförmig angeordnete CMOS-Inverter umfaßt und wobei die Schutzschaltung in Reihe mit dem Anschlußkontakt und der Pufferschaltung verbunden ist.
DE3750770T 1986-08-12 1987-08-11 Integrierte Schaltung in Hauptscheibentechnik. Expired - Fee Related DE3750770T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61189098A JPH0650761B2 (ja) 1986-08-12 1986-08-12 半導体装置

Publications (2)

Publication Number Publication Date
DE3750770D1 DE3750770D1 (de) 1995-01-05
DE3750770T2 true DE3750770T2 (de) 1995-05-18

Family

ID=16235315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3750770T Expired - Fee Related DE3750770T2 (de) 1986-08-12 1987-08-11 Integrierte Schaltung in Hauptscheibentechnik.

Country Status (5)

Country Link
US (1) US4945395A (de)
EP (1) EP0257437B1 (de)
JP (1) JPH0650761B2 (de)
KR (1) KR910000623B1 (de)
DE (1) DE3750770T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162893A (en) * 1988-05-23 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device with an enlarged internal logic circuit area
JP2710953B2 (ja) * 1988-06-29 1998-02-10 株式会社日立製作所 半導体装置
US5300796A (en) * 1988-06-29 1994-04-05 Hitachi, Ltd. Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JPH0770601B2 (ja) * 1989-06-13 1995-07-31 株式会社東芝 マスタースライス方式の半導体装置
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5289021A (en) * 1990-05-15 1994-02-22 Siarc Basic cell architecture for mask programmable gate array with 3 or more size transistors
JP3199808B2 (ja) * 1991-05-14 2001-08-20 セイコーインスツルメンツ株式会社 半導体集積回路装置
WO1993012540A1 (en) * 1991-12-10 1993-06-24 Vlsi Technology, Inc. Integrated circuit with variable pad pitch
US5535084A (en) * 1992-07-24 1996-07-09 Kawasaki Steel Corporation Semiconductor integrated circuit having protection circuits
JP2718345B2 (ja) * 1993-07-30 1998-02-25 日本電気株式会社 半導体装置
FR2715504B1 (fr) * 1994-01-25 1996-04-05 Sgs Thomson Microelectronics Circuit intégré incorporant une protection contre les décharges électrostatiques.
JP2912174B2 (ja) * 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
US6172590B1 (en) 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
US5760428A (en) * 1996-01-25 1998-06-02 Lsi Logic Corporation Variable width low profile gate array input/output architecture
US5721658A (en) * 1996-04-01 1998-02-24 Micron Technology, Inc. Input/output electrostatic discharge protection for devices with multiple individual power groups
US5870408A (en) * 1996-04-30 1999-02-09 Sun Microsystems, Inc. Method and apparatus for on die testing
US5744870A (en) * 1996-06-07 1998-04-28 Micron Technology, Inc. Memory device with multiple input/output connections
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
US6130459A (en) 1998-03-10 2000-10-10 Oryx Technology Corporation Over-voltage protection device for integrated circuits
US6114731A (en) * 1998-03-27 2000-09-05 Adaptec, Inc. Low capacitance ESD structure having a source inside a well and the bottom portion of the drain inside a substrate
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
JP3914649B2 (ja) * 1999-02-10 2007-05-16 株式会社東芝 半導体装置
JP2001053155A (ja) * 1999-06-04 2001-02-23 Seiko Epson Corp 半導体集積回路装置
US6427079B1 (en) 1999-08-09 2002-07-30 Cormedica Corporation Position and orientation measuring with magnetic fields
US6496058B1 (en) 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
US7948725B2 (en) * 2001-09-06 2011-05-24 Fuji Electric Systems Co., Ltd. Composite integrated semiconductor device
DE10241086B4 (de) * 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
JP3680040B2 (ja) * 2002-04-22 2005-08-10 三菱電機株式会社 ヒートパイプ
JP4146290B2 (ja) * 2003-06-06 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP2005268245A (ja) * 2004-03-16 2005-09-29 Nec Electronics Corp 半導体装置の製造方法
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP4671739B2 (ja) * 2005-04-05 2011-04-20 パナソニック株式会社 半導体集積回路装置及びこれに備えるｉ／ｏセル
JP5147234B2 (ja) * 2006-12-28 2013-02-20 パナソニック株式会社 半導体集積回路装置
CN102272917B (zh) * 2009-11-30 2014-03-19 松下电器产业株式会社 半导体集成电路
KR101255289B1 (ko) * 2009-12-31 2013-04-15 엘지디스플레이 주식회사 액정표시장치
JP5896682B2 (ja) 2011-10-18 2016-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9288905B2 (en) * 2013-11-11 2016-03-15 Seagate Technology Llc Shaped internal leads for a printed circuit substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593950A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd ゲ−トアレイチツプ
JPS5958840A (ja) * 1982-09-28 1984-04-04 Mitsubishi Electric Corp 相補形ｍｏｓゲ−トアレイ形半導体集積回路装置
JPS59115540A (ja) * 1982-12-23 1984-07-04 Nec Corp マスタスライス方式半導体集積回路装置
JPS59220948A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
JPS6035532A (ja) * 1983-07-29 1985-02-23 Fujitsu Ltd マスタスライス集積回路装置
JPS6074644A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd Ｃｍｏｓゲ−トアレ−
JPS60251643A (ja) * 1984-05-28 1985-12-12 Sharp Corp 半導体ゲ−トアレイ装置
JPS6112042A (ja) * 1984-06-27 1986-01-20 Toshiba Corp マスタ−スライス型半導体装置
JPH0626234B2 (ja) * 1985-01-31 1994-04-06 株式会社日立製作所 半導体集積回路装置
JPS61225845A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 半導体装置
JPS624343A (ja) * 1985-07-01 1987-01-10 Nec Corp マスタ−スライス型半導体集積回路装置

Also Published As

Publication number Publication date
EP0257437A3 (en) 1990-06-20
EP0257437A2 (de) 1988-03-02
EP0257437B1 (de) 1994-11-23
JPS6344734A (ja) 1988-02-25
DE3750770D1 (de) 1995-01-05
JPH0650761B2 (ja) 1994-06-29
KR880003484A (ko) 1988-05-17
US4945395A (en) 1990-07-31
KR910000623B1 (ko) 1991-01-28

Similar Documents

Publication Publication Date Title
DE3750770T2 (de) Integrierte Schaltung in Hauptscheibentechnik.
DE3889357T2 (de) Verfahren zur Herstellung einer integrierten Kundenwunschschaltung mit isoliertem Gate.
DE68925897T2 (de) Gate-Array-Zelle, bestehend aus FET's von verschiedener und optimierter Grösse
DE69327357T2 (de) Integrierte Halbleiterschaltungsanordnung
DE3716518C2 (de)
DE3427285C2 (de)
DE2723821A1 (de) Programmierbare logische anordnung
DE69635018T2 (de) Schutz gegen elektrostatische entladung für ein makrozellenfeld
DE2556274A1 (de) Logische schaltung hoher schaltungsdichte
DE10313926A1 (de) Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist
EP0428785B1 (de) Halbleiterspeicher
DE19652870B4 (de) Halbleiterspeichervorrichtung
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE69230019T2 (de) Anordnung von Transistoren zur Fertigung einer Basiszelle für eine integrierte Masterslice-Halbleiteranordnung und integrierte Masterslice-Halbleiteranordnung
EP0061513B1 (de) Integrierte Auswahlschaltung in CMOS-Technik für vier Potentiale und deren Vereinfachung für drei Potentiale
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE4327290C2 (de) Integrierte Halbleiterschaltung
EP0352549A2 (de) Carry-select-Addierer
DE69128676T2 (de) Halbleiterspeicheranordnung mit einer Wortleitungstreiberschaltung
DE3917303C2 (de)
DE3751085T2 (de) Volladdiererschaltung.
DE19732114C2 (de) Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung
EP0393434B1 (de) Statischer Speicher
EP0082208B1 (de) Integrierter CMOS-Schaltkreis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee