JPH11103074A - シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法 - Google Patents

シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法

Info

Publication number
JPH11103074A
JPH11103074A JP9264401A JP26440197A JPH11103074A JP H11103074 A JPH11103074 A JP H11103074A JP 9264401 A JP9264401 A JP 9264401A JP 26440197 A JP26440197 A JP 26440197A JP H11103074 A JPH11103074 A JP H11103074A
Authority
JP
Japan
Prior art keywords
silicon
layer
type
silicon substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9264401A
Other languages
English (en)
Inventor
Makoto Murate
真 村手
Hitoshi Iwata
仁 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP9264401A priority Critical patent/JPH11103074A/ja
Priority to US09/509,448 priority patent/US6399410B1/en
Priority to DE19882700T priority patent/DE19882700T1/de
Priority to PCT/JP1998/004312 priority patent/WO1999017375A1/ja
Publication of JPH11103074A publication Critical patent/JPH11103074A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005Bulk micromachining
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0115Porous silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0136Controlling etch progression by doping limited material regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 設計領域を確実にかつ選択的にポーラス化す
ることが可能であってしかも処理効率のよいシリコン基
板の陽極化成方法を提供すること。 【解決手段】 この陽極化成方法では、p型シリコンよ
りもホールの少ないn型シリコンからなるn型シリコン
埋込層21を、p型単結晶シリコン基板2とn型シリコ
ン層4との界面付近に形成する。その際、n型シリコン
埋込層21はp型不純物を高濃度で含むシリコン拡散層
5と部分的に接触させておく。n型シリコン埋込層21
の所定領域には開口部21aを形成しておく。その結
果、p型単結晶シリコン基板2において開口部21aに
対応する領域に直流電流が集中的に流れ、その領域に選
択的にポーラス化が進行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン基板の陽
極化成方法及びそれを利用した加速度センサの製造方法
に関するものである。
【0002】
【従来の技術】近年、自動車におけるABS(アンチロ
ックブレーキシステム)、エアバッグシステム、サスペ
ンションコントロールシステム等に加速度センサが利用
されている。このような加速度センサの一種としては、
シリコン基板の表面側にマス部が変位可能に形成され、
そのマス部の上面に歪みゲージが形成された表面型の加
速度センサが知られている。特に最近では、マス部を形
成する方法として陽極化成技術が利用されている。ここ
で、陽極化成を使用した従来の表面型の加速度センサ4
1の製造手順の一例を、図9〜図11に基づき簡単に説
明する。
【0003】図9には、陽極化成に供されるp型単結晶
シリコン基板42が示されている。p型単結晶シリコン
基板42の表面側における所定領域には、p+ シリコン
埋込層43が形成されている。p型単結晶シリコン基板
42上には、n型シリコンからなる第1のエピタキシャ
ル成長層44が全体的に積層されている。第1のエピタ
キシャル成長層44の所定領域には、p+ シリコン拡散
層45が埋め込まれるようにして形成されている。第1
のエピタキシャル成長層44上には、n型シリコンから
なる第2のエピタキシャル成長層46が全体的に積層さ
れている。第2のエピタキシャル成長層46の所定領域
には、p+ シリコン拡散層47が形成されている。第2
のエピタキシャル成長層46上には、酸化膜48、配線
パターン49、パッシベーション膜50及び金属保護膜
51が形成されている。図示しない歪みゲージも、第2
のエピタキシャル成長層46内に既に形成されている。
なお、p+ シリコン拡散層47は外部に露出されてい
る。p型単結晶シリコン基板42の裏面側には全体的に
酸化膜52が形成されている。酸化膜52上には電極層
53が形成されていて、その電極層53とp型単結晶シ
リコン基板42上とは接続用開口部54を介して電気的
に接続されている。
【0004】陽極化成においては、直流電源55の陽極
側に前記電極層53を接続するとともに、陰極側に図示
しない対向電極を接続する。この状態でp型単結晶シリ
コン基板42及び対向電極をふっ酸溶液中に浸漬する。
すると、基板裏面側から表面側に向かう方向に直流電流
が流れ、それと反対方向にポーラス化が選択的に進行す
るようなっている(図9参照)。同図においてIは電流
の流れを示している。そして、このような陽極化成を経
ると、主としてp+ シリコン埋込層43、p+シリコン
拡散層45及びp+ シリコン拡散層47の部分が多孔質
シリコン層56に改質される(図10参照)。
【0005】この後、多孔質シリコン層56をアルカリ
でエッチングすることにより、多孔質シリコン層56が
ある部分を選択的に溶解除去して空洞化する。その結
果、両エピタキシャル成長層44,46にマス部57が
形成され、図11のような加速度センサ41を得ること
ができる。
【0006】
【発明が解決しようとする課題】ところが、従来方法で
は陽極化成されるべき領域(設計領域)とは無関係の領
域にまで直流電流が流れてしまい、それが原因となって
化成速度が遅くなるという問題があった。ゆえに、処理
効率のよい陽極化成方法が望まれていた。
【0007】また、従来方法ではポーラス化される範囲
が設計領域よりも広がってしまうため、アルカリで溶解
除去される無駄な分が増える反面、大きなマス部57の
形成が困難であった。そのため、この陽極化成方法を利
用しても感度の高い表面型の加速度センサを得ることは
難しいと考えられていた。
【0008】さらに、従来方法ではポーラス化が基板外
周部にまで広がって側壁に孔を開けてしまうおそれがあ
った。従って、これを未然に回避するためには、基板サ
イズを大型化せざるを得なかった。
【0009】本発明は上記の課題に鑑みてなされたもの
であり、その目的は、設計領域を確実にかつ選択的にポ
ーラス化することが可能であってしかも処理効率のよい
シリコン基板の陽極化成方法を提供することにある。
【0010】本発明の別の目的は、小型かつ高感度であ
る表面型の加速度センサを確実に得ることができる製造
方法を提供することにある。
【0011】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、p型単結晶シリコン
基板の表面側に積層されたn型シリコン層の所定領域
に、p型不純物を高濃度で含むシリコン拡散層を形成
し、前記p型単結晶シリコン基板の裏面側に電極層を形
成し、ふっ酸溶液中で前記電極層を直流電源の陽極側に
接続することにより、前記p型単結晶シリコン基板の裏
面側から表面側に向かう方向に直流電流を流してそれと
反対方向にポーラス化を選択的に進行させる陽極化成方
法において、p型シリコンよりもホールの少ないn型シ
リコンからなるn型シリコン埋込層を、前記p型単結晶
シリコン基板と前記n型シリコン層との界面付近におい
て前記シリコン拡散層と部分的に接触するように形成す
るとともに、そのn型シリコン埋込層の所定領域に開口
部を形成しておくことにより、前記p型単結晶シリコン
基板において前記開口部に対応する領域に前記直流電流
が集中的に流れるようにしたことを特徴とするシリコン
基板の陽極化成方法をその要旨とする。
【0012】請求項2に記載の発明では、請求項1にお
いて、前記電極層は絶縁層を介して前記p型単結晶シリ
コン基板の裏面側に形成され、前記電極層と前記p型単
結晶シリコン基板とは前記絶縁層に形成された接続用開
口部を介して電気的に接続され、前記接続用開口部は前
記n型シリコン埋込層の開口部に対応する位置に設けら
れているとした。
【0013】請求項3に記載の発明では、請求項2にお
いて、前記p型単結晶シリコン基板の裏面側において前
記接続用開口部に対応する箇所には、同接続用開口部と
電気的に接続するようにp型不純物を高濃度で含むシリ
コン拡散層が形成されているとした。
【0014】請求項4に記載の発明では、シリコン基板
の表面側にマス部が変位可能に形成され、そのマス部の
上面に歪みゲージが形成された表面型の加速度センサを
製造する方法において、前記歪みゲージ及びそれに接続
する配線パターンを形成する工程を経たシリコン基板に
対して請求項1乃至3のいずれか1項に記載の陽極化成
方法を実施することにより、その一部を選択的に多孔質
シリコン層に改質する工程と、前記多孔質シリコン層を
アルカリエッチングで溶解除去することによって同多孔
質シリコン層がある部分を空洞化することにより、前記
マス部を形成する工程とを含むことを特徴とするシリコ
ン基板の陽極化成方法を利用した加速度センサの製造方
法をその要旨としている。
【0015】以下、本発明の「作用」を説明する。請求
項1〜3に記載の発明によると、所定領域に開口部を有
するn型シリコン埋込層を形成しておくことにより、p
型単結晶シリコン基板において開口部に対応する領域に
直流電流を集中的に流すことができる。従って、設計領
域とは無関係の領域に直流電流が流れにくくなり、その
分だけ化成速度が速くなる。よって、設計領域のみを効
率よくポーラス化することができる。また、この方法で
あると、ポーラス化が基板外周部にまで広がって側壁に
孔を開けてしまう心配もないので、基板サイズを大型化
することも不要になる。
【0016】請求項2に記載の発明によると、接続用開
口部を設けたことによって、n型シリコン埋込層の開口
部に対応する領域に直流電流を確実に集中させることが
できる。ゆえに、基板外周部への直流電流の広がりが確
実に抑制される。
【0017】請求項3に記載の発明の作用は次のとおり
である。p型不純物を高濃度で含むシリコン拡散層は、
陽極化成に寄与するホールを多く有している。従って、
同シリコン拡散層には陽極化成時に直流電流が優先的に
流れやすい。このため、接続用開口部と電気的に接続す
るようにシリコン拡散層を形成しておけば、接続用開口
部に直流電流を確実に集中させることができる。ゆえ
に、基板外周部への直流電流の広がりがより確実に抑制
される。
【0018】請求項4に記載の発明によると、上記の優
れた陽極化成方法を利用していることから、設計領域の
みを確実にポーラス化することができる。従って、アル
カリで溶解除去される無駄な分が確実に減り、基板サイ
ズが小さくても大きなマス部を比較的容易に形成するこ
とが可能となる。ゆえに、小型かつ高感度である表面型
の加速度センサを確実に得ることができる。
【0019】
【発明の実施の形態】以下、本発明を表面型加速度セン
サ1の製造方法に具体化した一実施の形態を図1〜図7
に基づき詳細に説明する。
【0020】図1には、本実施形態の陽極化成に供され
るp型単結晶シリコン基板2が示されている。本実施形
態では、直方体状をした面方位(110)のp型単結晶
シリコン基板2を使用している。その厚さは500μm
〜600μm 程度である。p型単結晶シリコン基板2上
には、n型単結晶シリコンからなる第1のエピタキシャ
ル成長層4が全体的に積層されている。第1のエピタキ
シャル成長層4の所定領域には、p+ シリコン拡散層5
が埋め込まれるようにして形成されている。本実施形態
においては、p+ シリコン拡散層5の深さはp型単結晶
シリコン基板2までには到っていない。第1のエピタキ
シャル成長層4上には、n型単結晶シリコンからなる第
2のエピタキシャル成長層6が全体的に積層されてい
る。第2のエピタキシャル成長層6の所定領域には、p
+ シリコン拡散層7が形成されている。なお、p+ シリ
コン拡散層7の形成位置はp+ シリコン拡散層5の形成
位置に対応しており、両層7,5は互いに接している。
【0021】第2のエピタキシャル成長層6の表層に
は、図示しない拡散歪みゲージが複数箇所に形成されて
いる。また、第2のエピタキシャル成長層6の上面に
は、層間絶縁層としての薄いシリコンの酸化膜(SiO
2 膜)8が形成されている。この酸化膜8の上面には、
スパッタリングや真空蒸着等の物理的成膜法によって、
アルミニウム製の配線パターン9及び図示しないボンデ
ィングパッドが形成されている。また、酸化膜8の所定
部分、即ち拡散歪みゲージに対応する部分には、層間接
続用のコンタクトホール(図示略)が形成されている。
コンタクトホールは、配線パターン9とその下層にある
拡散歪みゲージとを電気的に接続している。そして、こ
れらの配線パターン9はボンディングパッドにそれぞれ
電気的に接続されている。配線パターン9等の導体層及
び酸化膜8は、表層における絶縁を図るためのパッシベ
ーション膜(SiN膜)10によって全体的に覆われて
いる。さらにパッシベーション膜10は金属保護膜11
によって全体的に覆われている。パッシベーション膜1
0や金属保護膜11は、上記と同様の物理的成膜法によ
って形成される。なお、パッシベーション膜10や金属
保護膜11にはそれぞれ開口部10a,11aが設けら
れており、そこからはp+ シリコン拡散層7が外部に露
出している。
【0022】p型単結晶シリコン基板2は、n型シリコ
ンからなるnシリコン埋込層21を備えている。なお、
n型シリコンはp型シリコンよりも陽極化成に寄与する
ホールが少ないという特徴を有する。n型シリコン埋込
層21は、p型単結晶シリコン基板2と第1のエピタキ
シャル成長層4との界面付近に存在する。不純物の打込
み・拡散により形成されるn型シリコン埋込層21は、
いわゆる這い上がり現象によって第1のエピタキシャル
成長層4の領域にまでいくぶん及んでいる。よって、n
型シリコン埋込層21はp+ シリコン拡散層5の底部と
部分的に接触した状態となっている。図7では、両者
5,21の接触部位がP1 で表わされている。また、n
型シリコン埋込層21の所定領域には、P型単結晶シリ
コン基板2の所定領域に直流電流を集中的に流すように
するために開口部21aが形成されている。本実施形態
ではかかる開口部21aは、p+ シリコン拡散層7及び
+シリコン拡散層5によって包囲された領域に対応す
る位置に存在する。
【0023】一方、p型単結晶シリコン基板2の裏面側
には、絶縁層としての酸化膜12が全体的に形成されて
いる。酸化膜12上には電極層13が形成されている。
ここで用いられる電極層13としては、Ti薄膜やCr
薄膜等が挙げられる。その電極層13とp型単結晶シリ
コン基板2上とは、接続用開口部14を介して電気的に
接続されている。接続用開口部14はちょうどn型シリ
コン埋込層21の開口部21aに対応する位置に設けら
れている。p型単結晶シリコン基板2の裏面側において
接続用開口部14に対応する箇所には、同接続用開口部
14と電気的に接続するようにp+ シリコン拡散層22
が形成されている。なお、このようなp + シリコン拡散
層22は、開口部21aと同程度の小領域に形成される
ことがよい。p型不純物濃度の高いものを選択する理由
は、p型シリコンよりも陽極化成に寄与するホールを多
く含むため、陽極化成時に直流電流が優先的に流れやす
くなるからである。
【0024】次に、加速度センサ1の製造手順を図2〜
図6に基づいて説明する。陽極化成を実施する前にあら
かじめ図1の状態のp型単結晶シリコン基板2を作製す
る。
【0025】直方体状をした面方位(110)のp型単
結晶シリコン基板2を用意し、その表面に図示しないマ
スクを形成する。次いで、前記p型単結晶シリコン基板
2に対してイオン注入等によってリンなどのn型不純物
を打ち込み、さらにそのn型不純物を熱拡散させる。そ
の結果、p型単結晶シリコン基板2にn型シリコン埋込
層21が形成される。開口部21aは後に形成されるべ
きマス部17の底部に対応する位置、具体的には基板略
中央部に形成される。
【0026】次に、n型シリコン埋込層21が形成され
たp型単結晶シリコン基板2の上面全体に、気相成長に
よってn型単結晶シリコンからなる第1のエピタキシャ
ル成長層4を形成する。その結果、第1のエピタキシャ
ル成長層4内にn型シリコン拡散層21が埋め込まれた
状態となる。この後、第1のエピタキシャル成長層4上
に図示しないマスクを形成し、フォトエッチングによっ
て同マスクの所定領域に開口部を形成する。ここでイオ
ン注入等によってほう素などのp型不純物を打ち込み、
さらにそのp型不純物を熱拡散させる。その結果、第1
のエピタキシャル成長層4にp+ シリコン拡散層5が形
成される。このp+ シリコン拡散層5は、p型単結晶シ
リコン基板2の表面に到らない程度の深さに設定されて
いる。従って、p型単結晶シリコン基板2の表面とp+
シリコン拡散層5の下部との間には一定のギャップG1
が確保される。ただし、p+ シリコン拡散層5とn型シ
リコン層21とは互いに接触した状態となる。
【0027】次に、第1のエピタキシャル成長4の上面
全体に、気相成長によってn型単結晶シリコンからなる
第2のエピタキシャル成長層6を形成する。その結果、
第2のエピタキシャル成長層6内にp+ シリコン拡散層
5が埋め込まれた状態となる。この後、第2のエピタキ
シャル成長層6上に図示しないマスクを形成し、フォト
エッチングによって同マスクの所定領域に開口部を形成
する。ここでp型不純物の打ち込み・熱拡散を行い、p
+ シリコン拡散層5の深さにまで及ぶp+ シリコン拡散
層7を第2のエピタキシャル成長層6に形成する。これ
らのp+ シリコン拡散層5,7は、ともに後に形成され
るべきマス部17の側面に対応する位置に形成される。
【0028】次に、第2のエピタキシャル成長層6の上
面に図示しないマスクを配置した状態で、p型不純物の
打ち込み・熱拡散を行う。その結果、後にマス部17に
おいて変位が起こりやすい箇所に拡散歪みゲージを複数
形成する。次に、歪みゲージ形成工程を経たp型単結晶
シリコン基板2を酸素中または空気中で加熱することに
より、その上下両面に酸化膜8,12を形成する。次い
で、フォトエッチングを行うことによって、表面側の酸
化膜8の所定部分にコンタクトホールを形成する。
【0029】次に、Alのスパッタリングまたは真空蒸
着を行った後、フォトリソグラフィを行うことによっ
て、酸化膜8の上面に配線パターン9及びボンディング
パッドを形成する。さらに、CVD等によってSiNや
Si3 4 などを堆積させることにより、開口部10a
を有するパッシベーション膜10を形成する。パッシベ
ーション工程の後、さらにWやMo等のスパッタリング
または真空蒸着を行いかつフォトリソグラフィを行うこ
とによって、開口部11aを有する金属保護膜11をパ
ッシベーション膜10上に形成する。この後、開口部1
0a,11aに位置する部分の酸化膜8を除去すること
によって、その下に隠れていたp+ シリコン拡散層7の
上面を露出させる。なお、WやMoを選択したのは、こ
れらの金属は耐ふっ酸性を有するからである。
【0030】ところで、p型単結晶シリコン基板2の裏
面側については、酸化膜12上に図示しないマスクを配
置した状態でp型不純物の打ち込み・熱拡散を行う。そ
の結果、p型単結晶シリコン基板2において接続用開口
部14に対応する位置に、p + シリコン拡散層22を形
成する。その後、TiやCr等のスパッタリングまたは
真空蒸着を行うことより、酸化膜12上に電極層13を
全体的に形成する。このとき、電極層13は接続用開口
部14を介して前記p+ シリコン拡散層22と接続す
る。なお、このような工程は、パッシベーション工程の
後に行われてもよく、同工程の前に行われてもよい。ま
た、金属保護膜11を物理的に成膜する際に、同じ金属
材料を用いて同時に電極層13を形成することも可能で
ある。
【0031】歪みゲージや配線パターン9等を形成する
工程を経たp型単結晶シリコン基板2は、続いて下記の
ようにして陽極化成される。図2に示されるように、陽
極化成用の処理タンク25内には、陽極化成用酸性溶液
としての高濃度のふっ酸溶液24が満たされている。ふ
っ酸溶液24中には、白金等からなる対向電極23と、
前記p型単結晶シリコン基板2とが対向するような位置
関係で浸漬されている。電極層13は直流電源15の陽
極側に電気的に接続され、対向電極23は直流電源15
の陰極側に電気的に接続される。従って、直流電流は、
p型単結晶シリコン基板2の裏面側から表面側に向かっ
て流れる。なお、図3,図4において電流の流れる経路
はIで示されている。電子の流れは電流の流れる方向と
は反対の方向となり、従ってホールに電子が供給される
ことによる選択的ポーラス化もこの電子の流れに沿って
進行する。
【0032】図3は陽極化成初期の様子を概略的に示
し、図4は陽極化成中期の様子を概略的に示している。
陽極化成の初期においては、もっとも表面側に位置する
+ シリコン拡散層7がまず最初にポーラス化し、次い
でそのすぐ下層に位置するp+シリコン拡散層5がポー
ラス化する。このとき、電流はギャップG1 の部分を超
えて流れるというよりはむしろ、比抵抗の小さい(pn
接合において空乏層の狭い)n型シリコン埋込層21の
側を迂回するようにして流れる。よって、p+ シリコン
拡散層7のポーラス化が完了した後には、ギャップG1
の部分ではなくn型シリコン埋込層21のほうにポーラ
ス化が進行する。これはn型シリコン埋込層21のホー
ルへの電子の注入が支配的となるからである。
【0033】なお、この様子は図7において概略的に示
されている。ポーラス化は接触部位P1 を基点として等
方的に進行する。そして、ポーラス化がやがてp型単結
晶シリコン基板2にまで波及するようになると、今度は
薄いギャップG1 の部分を突き抜けるようにして電流が
流れるようになる(図4参照)。p型シリコンはn型シ
リコンよりもホールが多いため、p型単結晶シリコン基
板2のホールへの電子の注入のほうが支配的となるから
である。ゆえに、この時点を境としてn型シリコン埋込
層21のポーラス化はストップする。
【0034】また、p型単結晶シリコン基板2の内部に
おいて、電子は基板中心方向に集中しつつ裏面側に向か
って流れている。従って、ポーラス化はそれに沿うよう
なかたちで、つまり開口部21aがある部分に起こる。
【0035】以上のような陽極化成が完了すると、図5
に示されるように、p+ シリコン拡散層5,7の全部、
p型単結晶シリコン基板2において開口部21aの周
囲、n型シリコン埋込層21における接触部位P1 の周
囲が多孔質シリコン層16に改質される。
【0036】陽極化成工程を経た後、金属保護膜11を
剥離したうえでアルカリエッチングを行う。ここでは、
エッチャントとして例えばTMAH(テトラメチルアン
モニウムハイドロオキサイド)等が使用される。その結
果、多孔質シリコン層16が異方性エッチングされるこ
とで溶解除去される。多孔質シリコン層16は緻密なシ
リコン層に比較してアルカリに溶解しやすいため、当該
部分には空洞部18が容易に形成される。そして、空洞
部18内には主としてエピタキシャル成長層4,6から
なるマス部17が形成され、図6の加速度センサ1が完
成する。なお、前記マス部17は加速度印加時に変位す
ることが可能となっている。マス部17は片持ちタイプ
であっても両持ちタイプであってもよい。
【0037】さて、以下に本実施形態において特徴的な
作用効果を列挙する。 (イ)この実施形態の陽極化成方法では、p型シリコン
よりもホールの少ないn型シリコンからなるn型シリコ
ン埋込層21が、p型単結晶シリコン基板2と第1のエ
ピタキシャル成長層4との界面付近においてp+ シリコ
ン拡散層5と部分的に接触するようにあらかじめ形成さ
れる。また、n型シリコン埋込層21の所定領域には開
口部21aがあらかじめ形成される。そのため、p型単
結晶シリコン基板2において開口部21aに対応する領
域に、直流電流を集中的に流すことができる。従って、
設計領域とは無関係の領域に直流電流が流れにくくな
り、その分だけ化成速度が速くなる。よって、設計領域
のみを効率よくポーラス化することができる。また、こ
の方法であると、ポーラス化が基板外周部にまで広がっ
て側壁に孔を開けてしまう心配もないので、基板サイズ
を大型化することも不要になる。
【0038】(ロ)この実施形態の陽極化成方法では、
電極膜13とp型単結晶シリコン基板2とを接続用開口
部14を介して電気的に接続し、かつ接続用開口部14
を開口部21aに対応する位置に設けることを特徴とす
る。従って、開口部21aに対応する領域に直流電流を
確実に集中させることができる(図3,図4参照)。ゆ
えに、基板外周部への直流電流の広がりが確実に抑制さ
れ、設計領域のみを確実にかつ効率よくポーラス化する
ことができる。このことは選択的ポーラス化及び処理効
率の向上に貢献している。
【0039】(ハ)この実施形態の陽極化成方法では、
p型単結晶シリコン基板2の裏面側において接続用開口
部14に対応する箇所にp+ シリコン拡散層22をあら
かじめ形成しておくことを特徴とする。p+ シリコン拡
散層22には陽極化成時に直流電流が優先的に流れやす
いため、同層22があると接続用開口部14に直流電流
を確実に集中させることができる。ゆえに、基板外周部
への直流電流の広がりがより確実に抑制され、設計領域
のみを確実にかつ効率よくポーラス化することができ
る。このことも選択的ポーラス化及び処理効率の向上に
貢献している。
【0040】(ニ)本実施形態では、上記の優れた陽極
化成方法を利用して加速度センサ1の製造を行なってい
る。このため、アルカリで溶解除去される無駄な分が確
実に減り、基板サイズが小さくても大きなマス部17を
比較的容易に形成することが可能となる。ゆえに、小型
かつ高感度である表面型の加速度センサ1を確実にかつ
効率よく得ることができる。ここで、従来方法に比較し
て大きなマス部17が得られる理由としては次のことも
考えられる。即ち、図9に示される従来方法では、マス
部17の底面が形成されるべき部分の下側にp+ シリコ
ン埋込層を設けている。しかし、このようなp+ シリコ
ン埋込層は第1のエピタキシャル成長層4側へ這い上が
るため、それが原因となってポーラス化される領域が上
方向に広がってしまうからである。一方、当該部分にp
+ シリコン埋込層の形成を行わない本実施形態ではその
ような問題が起こらず、第1のエピタキシャル成長層4
が肉薄になることはないからである。
【0041】(ホ)また、本実施形態の加速度センサ1
の製造方法には、さらに次のようないくつかの利点があ
る。第1に、所定領域にあらかじめp+ シリコン拡散層
5,7を形成した後、同層5,7を陽極化成する方法で
あるため、p型単結晶シリコン基板2の表面を直接的に
陽極化成する方法と比較して陽極化成部の形状や深さに
ばらつきが生じにくい。第2に、アルカリエッチングが
パッシベーション工程の完了後に行なわれるため、配線
パターン9やボンディングパッド等がエッチャントで汚
染される心配もない。第3に、多孔質シリコン層16を
溶解除去する方法であるため、p型単結晶シリコン基板
2の面方位に特に制約を受けることがない。第4に、こ
の製造方法は基本的にはバイポーラICの製造プロセス
に近いものであるため、加速度センサ1とバイポーラI
Cとを一体化することもできる。
【0042】なお、本発明は上記の実施形態のみに限定
されることはなく、例えば次のように変更することが可
能である。 ◎ 図8に示される別例のようにしてもよい。ここでは
第1のエピタキシャル成長層4に埋込形成されるp+
リコン拡散層31の深さが、実施形態のそれとは異なっ
ている。即ち、実施形態のp+ シリコン拡散層5はp型
単結晶シリコン基板2にまで及んでいないのに対し、別
例のp+ シリコン拡散層31はp型単結晶シリコン基板
2にまで及んでいる。その他の点については実施形態と
全く同じである。この状態で陽極化成を行うと、その初
期から図8のような経路を経て電流が流れ、それと反対
方向にポーラス化が進行する。
【0043】◎ 実施形態においてp+ シリコン拡散層
22を省略した状態で陽極化成を行うこととしてもよ
い。 ◎ p型単結晶シリコン基板2として面方位(110)
以外の基板、例えば(111)基板や(100)基板等
を使用してもよい。なお、実施形態において(100)
基板を使用すれば、より高感度にすることができる。
【0044】◎ TMAH以外のアルカリ系エッチャン
トとして、例えばKOH、ヒドラジン、EPW(エチレ
ンジアミン−ピロカテコール−水)等を使用してもよ
い。◎ 配線パターン9及びボンディングパッドを形成
する金属材料として、Alのほかに例えばAu等を選択
してもよい。
【0045】◎ 加速度センサ1を製造する場合、n型
単結晶シリコンのエピタキシャル成長層に代えて、例え
ばn型の多結晶シリコン層やアモルファスシリコン層等
を形成してもよい。
【0046】◎ 実施形態において例示した拡散型の歪
みゲージに代えて、例えばCrや多結晶シリコン等から
なる薄膜歪みゲージを形成してもよい。 ◎ p型単結晶シリコン基板2の表面におけるマス部1
7の周囲のスペースに、信号論理回路等として機能する
バイポーラICを形成してもよい。
【0047】◎ 本発明の陽極化成方法は加速度センサ
1の製造に利用されるのみならず、加速度以外のセンサ
の製造に利用されてもよく、さらにはセンサ以外の半導
体製品の製造に利用されても勿論よい。
【0048】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 (1) 請求項1乃至3のいずれか1項において、前記
p型単結晶シリコン基板の表面側に積層されたn型シリ
コン層は、n型シリコンからなる第1のエピタキシャル
成長層及び第2のエピタキシャル成長層という二層構造
を成し、前記p型不純物を高濃度で含むシリコン拡散層
は、下層側に位置する前記第1のエピタキシャル成長層
に形成されたp+ シリコン拡散層であることを特徴とす
るシリコン基板の陽極化成方法。この方法であると、エ
ピタキシャル成長層が一層である場合に比べて、形状が
複雑であってしかも大きなマス部を形成することができ
る。
【0049】なお、本明細書中において使用した技術用
語を次のように定義する。「陽極化成: 電解液中で基
板を陽極として電流を流すことにより、その基板に多孔
質層を形成する一括改質加工をいう。」
【0050】
【発明の効果】以上詳述したように、請求項1〜3に記
載の発明によれば、設計領域を確実にかつ選択的にポー
ラス化することが可能であってしかも処理効率のよいシ
リコン基板の陽極化成方法を提供することができる。
【0051】請求項2に記載の発明によれば、選択的ポ
ーラス化及び処理効率の向上を確実に達成することがで
きる。請求項3に記載の発明によれば、選択的ポーラス
化及び処理効率の向上をよりいっそう確実に達成するこ
とができる。
【0052】請求項4に記載の発明によれば、上記の優
れた陽極化成方法を取り入れた製造方法であるため、小
型かつ高感度である表面型の加速度センサを確実に得る
ことができる。
【図面の簡単な説明】
【図1】実施形態の加速度センサの製造方法において、
陽極化成に供されるシリコン基板の概略断面図。
【図2】同じく陽極化成時において電源との接続方法を
説明するための概略図。
【図3】陽極化成初期の様子を示すシリコン基板の概略
断面図。
【図4】陽極化成中期の様子を示すシリコン基板の概略
断面図。
【図5】陽極化成を経てポーラス化したシリコン基板の
概略断面図。
【図6】アルカリエッチングを経て完成した加速度セン
サの概略断面図。
【図7】陽極化成時におけるシリコン基板の要部拡大
図。
【図8】別例の陽極化成方法を説明するためのシリコン
基板の概略説明図。
【図9】従来技術において、陽極化成方法に供されるシ
リコン基板の概略断面図。
【図10】従来技術において、陽極化成を経てポーラス
化したシリコン基板の概略断面図。
【図11】従来技術において、アルカリエッチングを経
て完成した加速度センサの概略断面図。
【符号の説明】
1…表面型の加速度センサ、2…(p型単結晶)シリコ
ン基板、4,6…n型シリコン層としてのエピタキシャ
ル成長層、5,31…シリコン拡散層としてのp+ シリ
コン拡散層、9…配線パターン、12…絶縁層としての
酸化膜、13…電極層、14…接続用開口部、15…直
流電源、16…多孔質シリコン層、17…マス部、21
…n型シリコン埋込層、21a…開口部、22…シリコ
ン拡散層としてのp+ シリコン拡散層、24…ふっ酸溶
液。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】p型単結晶シリコン基板の表面側に積層さ
    れたn型シリコン層の所定領域に、p型不純物を高濃度
    で含むシリコン拡散層を形成し、前記p型単結晶シリコ
    ン基板の裏面側に電極層を形成し、ふっ酸溶液中で前記
    電極層を直流電源の陽極側に接続することにより、前記
    p型単結晶シリコン基板の裏面側から表面側に向かう方
    向に直流電流を流してそれと反対方向にポーラス化を選
    択的に進行させる陽極化成方法において、 p型シリコンよりもホールの少ないn型シリコンからな
    るn型シリコン埋込層を、前記p型単結晶シリコン基板
    と前記n型シリコン層との界面付近において前記シリコ
    ン拡散層と部分的に接触するように形成するとともに、
    そのn型シリコン埋込層の所定領域に開口部を形成して
    おくことにより、前記p型単結晶シリコン基板において
    前記開口部に対応する領域に前記直流電流が集中的に流
    れるようにしたことを特徴とするシリコン基板の陽極化
    成方法。
  2. 【請求項2】前記電極層は絶縁層を介して前記p型単結
    晶シリコン基板の裏面側に形成され、前記電極層と前記
    p型単結晶シリコン基板とは前記絶縁層に形成された接
    続用開口部を介して電気的に接続され、前記接続用開口
    部は前記n型シリコン埋込層の開口部に対応する位置に
    設けられていることを特徴とする請求項1に記載のシリ
    コン基板の陽極化成方法。
  3. 【請求項3】前記p型単結晶シリコン基板の裏面側にお
    いて前記接続用開口部に対応する箇所には、同接続用開
    口部と電気的に接続するようにp型不純物を高濃度で含
    むシリコン拡散層が形成されていることを特徴とする請
    求項2に記載のシリコン基板の陽極化成方法。
  4. 【請求項4】シリコン基板の表面側にマス部が変位可能
    に形成され、そのマス部の上面に歪みゲージが形成され
    た表面型の加速度センサを製造する方法において、 前記歪みゲージ及びそれに接続する配線パターンを形成
    する工程を経たシリコン基板に対して請求項1乃至3の
    いずれか1項に記載の陽極化成方法を実施することによ
    り、その一部を選択的に多孔質シリコン層に改質する工
    程と、 前記多孔質シリコン層をアルカリエッチングで溶解除去
    することによって同多孔質シリコン層がある部分を空洞
    化することにより、前記マス部を形成する工程とを含む
    ことを特徴とするシリコン基板の陽極化成方法を利用し
    た加速度センサの製造方法。
JP9264401A 1997-09-29 1997-09-29 シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法 Pending JPH11103074A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9264401A JPH11103074A (ja) 1997-09-29 1997-09-29 シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
US09/509,448 US6399410B1 (en) 1997-09-29 1998-09-25 Method of anodizing silicon substrate and method of producing acceleration sensor
DE19882700T DE19882700T1 (de) 1997-09-29 1998-09-25 Verfahren zum Anodisieren von Siliciumsubstraten und Verfahren zur Herstellung von Beschleunigungssensoren
PCT/JP1998/004312 WO1999017375A1 (fr) 1997-09-29 1998-09-25 Procede d'anodisation d'un substrat de silicium et procede de fabrication d'un detecteur d'acceleration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9264401A JPH11103074A (ja) 1997-09-29 1997-09-29 シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法

Publications (1)

Publication Number Publication Date
JPH11103074A true JPH11103074A (ja) 1999-04-13

Family

ID=17402657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9264401A Pending JPH11103074A (ja) 1997-09-29 1997-09-29 シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法

Country Status (4)

Country Link
US (1) US6399410B1 (ja)
JP (1) JPH11103074A (ja)
DE (1) DE19882700T1 (ja)
WO (1) WO1999017375A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222990A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 梁部を備えた構造体の製造方法およびmemsデバイス
JP2013043280A (ja) * 2011-08-22 2013-03-04 Samsung Electronics Co Ltd 容量性トランスデューサとその製造及び動作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070012574A1 (en) * 2005-07-13 2007-01-18 Trex Enterprises Corporation Fabrication of macroporous silicon
CN101617399B (zh) 2007-02-27 2011-05-18 富士通半导体股份有限公司 半导体存储器件及其制造、测试方法、封装树脂形成方法
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582806A (ja) * 1991-09-20 1993-04-02 Yokogawa Electric Corp シリコン半導体圧力計の製造方法
JPH06260660A (ja) * 1993-03-09 1994-09-16 Nippondenso Co Ltd 半導体歪みセンサ
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
US5360521A (en) * 1993-11-12 1994-11-01 Honeywell Inc. Method for etching silicon
JP3478894B2 (ja) * 1995-02-20 2003-12-15 株式会社東海理化電機製作所 表面型の加速度センサ
US5747353A (en) * 1996-04-16 1998-05-05 National Semiconductor Corporation Method of making surface micro-machined accelerometer using silicon-on-insulator technology
US6074890A (en) * 1998-01-08 2000-06-13 Rockwell Science Center, Llc Method of fabricating suspended single crystal silicon micro electro mechanical system (MEMS) devices
US5980308A (en) * 1998-05-13 1999-11-09 Hu; Yu-Tung Female socket of a connector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222990A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 梁部を備えた構造体の製造方法およびmemsデバイス
JP2013043280A (ja) * 2011-08-22 2013-03-04 Samsung Electronics Co Ltd 容量性トランスデューサとその製造及び動作方法

Also Published As

Publication number Publication date
WO1999017375A1 (fr) 1999-04-08
DE19882700T1 (de) 2000-09-28
US6399410B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JP3399660B2 (ja) 表面型の加速度センサの製造方法
US7276277B2 (en) Micromechanical component, in particular a sensor element, having a stabilized membrane and a method of producing such a component
US5217920A (en) Method of forming substrate contact trenches and isolation trenches using anodization for isolation
JPS59117271A (ja) 圧力感知素子を有する半導体装置とその製造法
JPH0453267B2 (ja)
JPH05281252A (ja) 半導体加速度センサの製造方法
US6617191B1 (en) Method for anodizing silicon substrates for surface type acceleration sensors
JP4168497B2 (ja) 半導体力学量センサの製造方法
JPH11103074A (ja) シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
JP3530250B2 (ja) 静電容量式加速度センサの製造方法
JPH11103073A (ja) シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
JP3506794B2 (ja) 加速度センサ及びその製造方法
JP3478896B2 (ja) 加速度センサ及びその製造方法
JPH11330493A (ja) シリコン基板の陽極化成方法、それを利用した加速度センサの製造方法、加速度センサ
WO1998056036A1 (fr) Dispositif semi-conducteur et procede d'anodisation pour ledit dispositif
JP3838114B2 (ja) メンブレンを有する半導体装置およびその製造方法
JPH08181330A (ja) 半導体センサの製造方法
JP3442549B2 (ja) シリコン基板の陽極化成方法、シリコン基板の空洞化方法
JPH08236789A (ja) 静電容量式加速度センサ及びその製造方法
JP3244127B2 (ja) 圧力センサの製造方法
JP2008198748A (ja) 半導体センサ及びその製造方法
JPH08236782A (ja) 加速度センサ及びその製造方法
JP2000349303A (ja) 半導体装置及び半導体基体
JPH08236786A (ja) 静電容量式加速度センサ及びその製造方法
JPH02135755A (ja) 誘電体分離基板及び半導体装置