JP3530250B2 - 静電容量式加速度センサの製造方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、静電容量式加速度セン
サの製造方法に関するものである。 【０００２】 【従来の技術】従来、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に利用される加速度セ
ンサとして、例えば図１７に示される加速度センサ６０
が知られている。 【０００３】加速度センサ６０は静電容量式であって、
シリコン基板６１のマス部６２の上面に形成された可動
電極６３と、シリコン基板６１の上面に接合されたガラ
ス基板６４に可動電極６３に対向する位置に形成された
固定電極６５とによりコンデンサが構成されている。こ
の加速度センサ６０に加速度が印加されると、その加速
度によってマス部６２が変移して可動電極６３と固定電
極６５との間隔が変化する。即ち、可動電極６３と固定
電極６５とにより構成されるコンデンサの容量が印加さ
れる加速度に応じて変化する。このコンデンサの容量の
変化を検出することによって加速度の大きさを検出する
ことができるようになっている。 【０００４】 【発明が解決しようとする課題】ところで、加速度セン
サ６０は、表裏両面からエッチングによりマス部６２を
形成したシリコン基板６１と、ガラス基板６４とを陽極
接合技術等を用いて接合して構成している。そのため、
シリコン基板６１とガラス基板６４との間隔を一定にす
ることは難しく、各加速度センサ６０毎にばらつく場合
がある。また、シリコン基板６１とガラス基板６４との
熱膨張係数の違いにより、周囲の温度が変化すると、そ
の温度変化によって可動電極６３と固定電極６５との間
隔が変化する。すると、両電極６３，６５により構成さ
れるコンデンサの容量が温度により変化するので、加速
度を精度良く検出することができないという問題があっ
た。 【０００５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電極の間隔を精度良く
保つことができる静電容量式加速度センサを容易に製造
することができる静電容量式加速度センサの製造方法を
提供するすることにある。 【０００６】 【０００７】 【０００８】 【０００９】 【００１０】 【００１１】 【課題を解決するための手段】請求項１に記載の発明
は、単結晶シリコン基板の表面側に、拡散速度の速いｐ
型不純物を、前記凹部に対応した領域に添加する工程
と、単結晶シリコン基板の表面側に、拡散速度の遅いｎ
型不純物を固定電極に対応した領域に添加する工程と、
前記不純物を添加した単結晶シリコン基板上にｎ^-シリ
コンからなるエピタキシャル成長層を成長させる工程
と、前記単結晶シリコン基板に添加した不純物を前記エ
ピタキシャル成長層に向かって拡散させることにより、
該エピタキシャル成長層に埋め込まれた固定電極となる
第１のｎ⁺シリコン層と、その第１のｎ⁺シリコン層上の
ｐ⁺シリコン層とを形成する工程と、不純物拡散によっ
て、前記エピタキシャル成長層に、前記マス部を形成す
るための領域に、前記ｐ⁺シリコン層に到達する深さの
第２のｎ⁺シリコン層を形成する工程と、不純物拡散に
よって、マス部，支持部以外の領域に、前記ｐ⁺シリコ
ン層に到達する深さのｐ⁺シリコン層を形成する工程
と、前記シリコン基板に対して陽極化成を行うことによ
り、前記ｐ⁺シリコン層を多孔質シリコン層に変化させ
る工程と、前記多孔質シリコン層をアルカリエッチング
によって除去するこにより、凹部，マス部，支持部を形
成する工程とから製造するようにした。 【００１２】 【００１３】 【００１４】 【００１５】 【００１６】（作用） 従って、 請求項１に記載の発明によれば、単結晶シリコ
ン基板の表面側には、凹部に対応した領域に拡散速度の
速いｐ型不純物と、固定電極に対応した領域に拡散速度
の遅いｎ型不純物が添加され、シリコン基板上にｎ^-シ
リコンよりなるエピタキシャル成長層が形成される。そ
のシリコン基板に添加された不純物をエピタキシャル成
長層に向かって拡散させることにより、固定電極となる
第１のｎ⁺シリコン層と、凹部に対応した第１のｐ⁺シリ
コン層とがエピタキシャル成長層に埋め込まれた状態で
形成される。エピタキシャル成長層には不純物拡散によ
りマス部に対応した第２のｎ⁺シリコン層と、マス部，
支持部以外の領域に第２のｐ⁺シリコン層が形成され
る。第１，第２のｐ⁺シリコン層は、陽極化成処理によ
り多孔質シリコン層に変化し、その多孔質シリコン層を
アルカリエッチングにより除去することにより、凹部，
マス部，支持部が形成される。 【００１７】 【実施例】 （参考例） 以下、本発明に関連する参考例を図１〜図８に従って説
明する。 【００１８】図１（ａ）（ｂ）は、静電容量式加速度セ
ンサ（以下、単に加速度センサという）１の概略構成図
である。ｎ⁺ シリコンよりなる単結晶シリコン基板（以
下、単にシリコン基板という）２の上面にはｎ^- 単結晶
シリコンよりなるエピタキシャル成長層３が形成されて
いる。そのエピタキシャル成長層３には、上面から前記
シリコン基板２にかかる深さの略四角形状の凹部４が形
成されている。その凹部４にはマス部５が変移可能に配
置されている。 【００１９】マス部５はｎ⁺ シリコンよりなり、平面四
角形状に形成されている。そのマス部５の側面と凹部４
の内側面との間にはバネ状の支持部６が形成されてその
支持部６によりマス部５が４方向から弾性的に支承され
ている。また、マス部５は、凹部４の底面、即ちシリコ
ン基板２から所定の間隔で保持され、シリコン基板２と
マス部５とによりコンデンサが形成されている。即ち、
シリコン基板２が固定電極、その固定電極から所定の間
隔で保持されたマス部５が可動電極となる。 【００２０】そして、図１（ｂ）において上方（又は下
方）の加速度が加速度センサ１に印加されると、その加
速度に従ってマス部５は、図１（ｂ）の上下方向に変移
する。すると、マス部５とシリコン基板２との間隔が変
化し、マス部５とシリコン基板２とにより構成されるコ
ンデンサの容量が変化する。このコンデンサの容量の変
化に基づいて加速度を検知することができるようになっ
ている。 【００２１】固定電極となるシリコン基板２はｎ⁺ シリ
コンよりなる単結晶シリコン基板である。一方、マス部
５及び支持部６は、エピタキシャル成長層３に対して不
純物拡散により形成されたｎ⁺ シリコンである。そし
て、マス部５は、支持部６と、凹部４の内側面を形成す
るエピタキシャル成長層３とを介してシリコン基板２と
所定の間隔で保持されている。即ち、シリコン基板２
と、エピタキシャル成長層３，マス部５及び支持部６の
>熱膨張係数は同じとなる。従って、加速度センサ１の
周囲の温度が変化しても、シリコン基板２とマス部５と
の間隔は変化しないので、そのシリコン基板２とマス部
５とにより構成されるコンデンサの容量も温度に係わら
ず変化しない。 【００２２】図１（ａ）に示すように、エピタキシャル
成長層３の上面にはボンディングパッド７が形成され、
マス部５の上面には、そのマス部５と図示しないコンタ
クトホールにより電気的に接続されたパッド８が形成さ
れている。ボンディングパッド７とパッド８は、スパッ
タリングや真空蒸着等の物理的成膜法等により形成され
ており、同じく物理的成膜法等により形成された配線パ
ターン９を介して電気的に接続されている。 【００２３】尚、実際には、エピタキシャル成長層３，
マス部５及び支持部６の上面には、層間絶縁膜（例えば
シリコン酸化膜）が形成され、その層間絶縁膜に形成さ
れたコンタクトホールによりマス部５とパッド８とが接
続されている。また、層間絶縁膜の上面には、表層にお
ける絶縁及び保護の為のパッシベーション膜が上記の物
理的成膜法等により形成されており、そのパッシベーシ
ョン膜に形成された開口部からボンディングパッド７が
露出している。 【００２４】図２は、加速度センサ１の等価回路図であ
る。固定電極となるシリコン基板２は、コンデンサＣの
一方の電極を構成するとともに、出力端子１１を構成す
る。可動電極となるマス部５はコンデンサＣの他方の電
極を構成し、配線パターン９を介してマス部５と電気的
に接続されたボンディングパッド７は出力端子１０を構
成する。 【００２５】加速度センサ１に加速度が印加されると、
その加速度に応じてマス部５が変移してシリコン基板２
とマス部５との間隔が変化する。そして、シリコン基板
２とマス部５との間隔の変化に応じてコンデンサＣの容
量が変化する。このコンデンサＣの容量の変化を出力端
子１０，１１を介して検出することにより加速度を検知
することができる。 【００２６】このとき、マス部５はバネ状の支持部６に
より４方向から支持されている。そのため、加速度に応
じて変移するマス５は、各支持部６により支持されてシ
リコン基板２と平行に保たれる。シリコン基板２とマス
部５が平行ではない、即ち、シリコン基板２に対してマ
ス部５が傾くと、コンデンサの容量は印加される加速度
に対応して変化しないので、加速度を精度良く検出する
ことができない。しかし、本参考例の加速度センサ１で
は、支持部６により４方向からマス部５が支持されてい
るので、マス部５はシリコン基板２に対して平行のまま
で変移する。そのため、精度良く加速度を検出すること
ができる。また、支持部６をバネ状に形成したので、マ
ス部５の不要な振動を低減することができる。 【００２７】尚、シリコン基板２の上面に形成されたｎ
^- シリコンよりなるエピタキシャル成長層３は、コンデ
ンサＣに並列に接続された抵抗Ｒとなる。ｎ^- シリコン
は、シリコン基板２，マス部５，支持部６を構成するｎ
⁺ シリコンに比べて抵抗値が高いので、エピタキシャル
成長層３による抵抗Ｒの影響を無視することができる。 【００２８】上記のように構成された加速度センサ１を
実装する場合、出力端子１１を構成するシリコン基板２
を図示しない別の基板（例えば、コンデンサＣの容量の
変化に基づいて加速度を求めるための信号処理回路等を
形成したマザーボード）の上面に形成した配線パターン
に直接電気的に接続する。そして、ワイヤボンディング
法により、図示しないボンディングワイヤを介して出力
端子１０を構成するボンディングパッド７と別の基板と
を電気的に接続する。即ち、加速度センサ１のシリコン
基板２を別の基板に直接接続し、ボンディングパッド７
をボンディングワイヤを介して接続するだけなので、シ
リコン基板２の配線を簡略することができ、実装を容易
に行うことができる。 【００２９】次に、上記の加速度センサ１の製造方法を
図３〜図８に従って説明する。先ず、図３に示すよう
に、ｎ⁺ シリコンよりなるシリコン基板２の上面に酸化
膜（ＳｉＯ₂ 膜）２１を形成する。その酸化膜２１に対
してフォトエッチングを行なうことによって、酸化膜２
１に凹部４に対応した略正方形状の開口部２１ａを形成
する。次いで、シリコン基板２に対してイオン注入等に
よって開口部２１ａからほう素を打ち込み、更にそのほ
う素を熱拡散させる。この結果、シリコン基板２に第１
のｐ⁺ シリコン層２２が形成される。その後、エッチン
グによって酸化膜２１を除去する。 【００３０】この第１のｐ⁺ シリコン層２２を後に示す
方法を用いて除去することにより、シリコン基板２とマ
ス部５間の間隔が形成される。即ち、第１のｐ⁺ シリコ
ン層２２の厚みがシリコン基板２，マス部５間の間隔と
なる。この第１のｐ⁺ シリコン層２２の厚みは、イオン
注入装置の加速電圧と、熱拡散時間とを適宜設定するこ
とにより、所望の厚さに形成することができる。そのた
め、第１のｐ⁺ シリコン層２２の厚みを精度良く形成す
ることができる。 【００３１】図４に示すように、第１のｐ⁺ シリコン層
２２が形成されたシリコン基板２の上面に、気相成長に
よってｎ^- 単結晶シリコンよりなるエピタキシャル成長
層３を形成する。この結果、形成されたエピタキシャル
成長層３内に、第１のｐ⁺ シリコン層２２が埋め込まれ
た状態となる。尚、エピタキシャル成長層３を形成する
際に、添加する不純物量を調整して、エピタキシャル成
長層３を構成するｎ^-シリコンの抵抗値を高くなるよう
にする。 【００３２】次に、図５に示すように、エピタキシャル
成長層３の上面に酸化膜２３を形成する。そして、フォ
トエッチングを行なうことによって、酸化膜２３にマス
部５及び支持部６に対応した開口部２３ａを形成する。
次いで、エピタキシャル成長層３に対してイオン注入等
によって開口部２３ａからリンを打ち込み、更にそのリ
ンを熱拡散させる。この結果、マス部５及び支持部６と
なる領域に対応したｎ ⁺ シリコン層２４が形成される。
このｎ⁺ シリコン層２４は、前記第１のｐ⁺ シリコン層
２２の深さまで到達する。その後、エッチングにより酸
化膜２３を除去する。 【００３３】図６に示すように、エピタキシャル成長層
３の上面に酸化膜２５を形成する。そして、フォトエッ
チングを行なうことにより、酸化膜２５にマス部５及び
支持部６以外の領域に対応する開口部２５ａを形成す
る。次いで、エピタキシャル成長層３に対してイオン注
入等によって開口部２５ａからほう素を打ち込み、更に
そのほう素を熱拡散させる。この結果、マス部５及び支
持部６以外の領域に対応した第２のｐ⁺ シリコン層２６
が形成される。この第２のｐ⁺ シリコン層２６は、前記
第１のｐ⁺ シリコン層２２の深さまで到達する。この
後、エッチングにより酸化膜２５を除去する。 【００３４】次に、第２のｐ⁺ シリコン層２６を形成し
たシリコン基板２の上面に図示しない層間絶縁膜を形成
した後、アルミニウム（Ａl ）のスパッタリングや真空
蒸着等を行った後、フォトリソグラフィを行うことで、
図１（ａ）に示す配線パターン９及びボンディングパッ
ド７を形成する。次に、層間絶縁膜の上面全体に、ＣＶ
Ｄ法等にＳｉＮ膜やＳｉ₃ Ｎ₄ 膜などを堆積させること
によりパッシベーション膜を形成し配線パターン９を被
覆する。そのパッシベーション膜にボンディングパッド
７を露出する開口部を形成する。 【００３５】次いで、図７に示すように、シリコン基板
２の上面全体をエッチングレジスト２７で被覆し、フォ
トリソグラフィによって開口部２７ａを形成して第２の
ｐ⁺シリコン層２６の上面を露出させる。上記のシリコ
ン基板２に対して陽極化成を行う。陽極化成は、電解液
で基板を陽極として電流を流すことにより、多孔質のＳ
ｉ・ＳｉＯ₂ あるいは多孔質のＡl₂Ｏ₃ を生成する工程
をいう。即ち、シリコン基板２をふっ酸水溶液中に浸漬
し、シリコン基板２を陽極として電流を流す。すると、
開口部２７ａにより第２のｐ⁺ シリコン層２６のみが露
出しているので、その第２のｐ⁺ シリコン層２６と第１
のｐ⁺ シリコン層２２とが選択的に多孔質シリコン層２
８に変化する。 【００３６】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）等でアルカリエッチングを行う
ことによって、多孔質シリコン層２８をエッチングす
る。その結果、図８に示すように、多孔質シリコン層２
８があった部分に凹部４が形成される。また、ｎ⁺ シリ
コンよりなるマス部５は、同じくｎ⁺ シリコンよりなる
バネ状の支持部６により支持される。最後に、不要とな
ったエッチングレジスト２７を除去することにより、加
速度センサ１が得られる。 【００３７】上記したように、本参考例の加速度センサ
１によれば、ｎ⁺シリコンよりなるシリコン基板２上に
エピタキシャル成長により形成したｎ^-シリコンよりな
るエピタキシャル成長層３を形成した。そのエピタキシ
ャル成長層３に不純物拡散によりｎ⁺シリコンよりなる
マス部５と、そのマス部５をシリコン基板２から所定の
間隔で保持する支持部６とを形成した。その結果、シリ
コン基板２は固定電極、マス部５は可動電極となるコン
デンサが形成され、シリコン基板２をマス部５の熱膨張
係数は同じになる。従って、加速度センサ１の周囲の温
度が変化しても、シリコン基板２とマス部５間の間隔は
変化せず、精度良く保たれる。そして、シリコン基板２
をマス部５とにより構成されるコンデンサの容量が変化
しないので、温度変化に係わらずに加速度を精度良く検
出することができる。 【００３８】また、可動電極となるマス部５を４方向か
ら支持部６により支持するようにしたので、加速度が印
加された場合に、マス部５は、シリコン基板２と平行を
保ったままで変移する。そのため、コンデンサの容量
は、印加される加速度に応じて変化するので、精度良く
加速度を検出することができる。また、支持部６をバネ
状に形成したので、マス部５の不要な振動を低減するこ
とができる。 【００３９】また、シリコン基板２を固定電極とし、そ
のシリコン基板２上に形成したエピタキシャル成長層３
に対して不純物拡散により形成したマス部５を可動電極
として加速度を検知するためのコンデンサを構成した。
その結果、従来の加速度センサ６０のように、シリコン
基板６１とガラス基板６４とを接合する必要がない。ま
た、ガラス基板６４に固定電極６５を、マス部６２に可
動電極６３を形成する必要がないので、加速度センサ１
の製造工程を簡単にすることができる。 【００４０】更に、シリコン基板２の表面に形成したエ
ピタキシャル成長層３により埋め込んだ第１のｐ⁺ シリ
コン層２２を陽極化成により多孔質シリコン層２８に変
化させた後にアルカリエッチングにより除去することに
よりシリコン基板２とマス部５間の間隔を設定するよう
にした。第１のｐ⁺ シリコン層２２の厚みは、イオン注
入装置の加速電圧及び熱拡散時間により設定することが
できる。その結果、シリコン基板２とマス部５間の間隔
を容易に設定することができる。 【００４１】更にまた、加速度センサ１は、シリコン基
板２の表面側に対して凹部４等が形成され、裏面は加工
されていないので、加速度センサ１を別の基板に直接実
装することができ、実装が容易になる。また、シリコン
基板２が出力端子１０となるので、別の基板上に形成し
た配線パターン上に実装することにより、配線の手間を
省くことができる。 【００４２】そして、本参考例の製造方法によれば、第
１のｐ⁺シリコン層２２上にエピタキシャル成長層３を
形成する方法であるため、とりわけ形成が困難であると
いうこともない。また、パッシベーション膜を形成した
後にエッチングレジスト２７を形成し、陽極化成により
第１，第２のｐ⁺シリコン層２２，２６を多孔質シリコ
ン層２８に変化させ、その多孔質シリコン層２８をアル
カリエッチングにより除去して凹部４を形成するように
した。その結果、凹部４が未完成の状態でエッチングレ
ジスト２７を形成することができるので、エッチングレ
ジスト２７の形成が容易になる。また、凹部４内にエッ
チングレジスト２７が入り込むことがないので、面倒な
除去作業を行う必要もない。また、アルカリエッチング
をパッシベーション膜を形成した後に行うようにしたの
で、配線パターン９等がエッチャントに汚染される心配
がない。その結果、加速度センサ１を製造する際の工程
を簡略化することができるとともに、作業の容易化を図
ることができる。（実 施例） 以下、本発明を具体化した実施例を図９〜図１６に従っ
て説明する。 【００４３】尚、本実施例において、参考例と同様の構
成部材については同じ符号を付してその詳細な説明を省
略する。図９（ａ）（ｂ）は、本実施例の静電容量式加
速度センサ（以下、単に加速度センサという）３１の概
略構成図である。ｐ型単結晶シリコン基板（以下、単に
シリコン基板という）３２の表面側中央部には、ｎ⁺シ
リコンよりなる略長方形状の固定電極３３が形成されて
いる。また、シリコン基板３２には、ｐ⁺シリコン層３
４が固定電極３３に埋め込まれた状態で形成されてい
る。 【００４４】シリコン基板３２の上面には参考例と同様
に、ｎ^-シリコンよりなるエピタキシャル成長層３が形
成されている。そのエピタキシャル成長層３には、前記
固定電極３３に達する深さの凹部３５が形成されてい
る。凹部３５は平面正方形状に形成されており、その凹
部３５内には、マス部５が変移可能に配置されている。 【００４５】マス部５は、前記参考例と同様に、ｎ⁺シ
リコンにより形成されており、マス部５の側面と凹部３
５の内側面との間に形成されたバネ状の支持部６により
弾性的に支承されている。そして、マス部５は、固定電
極３３から所定の間隔で保持されており、そのマス部５
により可動電極と固定電極３３とによりコンデンサが形
成されている。 【００４６】固定電極３３はｎ⁺ シリコンよりなり、ｐ
型単結晶シリコンのシリコン基板３２に作り込まれてい
る。一方、マス部５はｎ⁺ シリコンよりなり、ｎ^- シリ
コンよりなるエピタキシャル成長層３に対して不純物拡
散により形成されている。そして、マス部５は、同じく
エピタキシャル成長層３に対して不純物拡散により形成
されたｎ⁺ シリコンよりなる支持部６により支承されて
いる。即ち、シリコン基板３２，固定電極３３，マス部
５及び支持部６の熱膨張係数は同じとなる。従って、加
速度センサ３１の周囲の温度が変化しても、固定電極３
３とマス部５間の間隔は変化しないので、その固定電極
３３とマス部５とにより構成されるコンデンサの容量も
温度に係わらず変化しない。 【００４７】エピタキシャル成長層３には、電極取り出
し部３６が形成されている。電極取り出し部３６はｎ⁺
シリコンよりなり、エピタキシャル成長層３を貫通して
固定電極３３に接続されている。 【００４８】また、エピタキシャル成長層３には、信号
処理回路部３７が形成されている。信号処理回路部３７
は、オペアンプ等の回路素子により構成されており、図
１（ｂ）に示すように、ｎ^- シリコンよりなるエピタキ
シャル成長層３内に回路素子が作り込まれている。マス
部５上にはパッド３８ａが形成され、電極取り出し部３
６上にはパッド３８ｂが形成されている。信号処理回路
部３７上にはパッド３８ｃ，３８ｄが形成されている。
パッド３８ａ，３８ｃは配線パターン３９ａを介して電
気的に接続され、パッド３８ｂ，３８ｄは配線パターン
３９ｂを介して電気的に接続されている。即ち、信号処
理回路部３７は、配線パターン３９ａを介してマス部５
に、配線パターン３９ｂを介して固定電極３３に接続さ
れている。そして、信号処理回路部３７は、固定電極３
３とマス部５とにより構成されるコンデンサの容量変化
を入力し、その変化に応じた検出信号を外部へ出力する
ようになっている。 【００４９】尚、参考例と同様に、実際にはエピタキシ
ャル成長層３，マス部５及び支持部６の上面には、層間
絶縁膜（例えばシリコン酸化膜）が形成されている。ま
た、層間絶縁膜の上面には、表層における絶縁及び保護
の為のパッシベーション膜が上記の物理的成膜法等によ
り形成されている。そして、図面を見やすくするため
に、図１（ｂ）において、層間絶縁膜等を省略してあ
る。 【００５０】加速度センサ３１は、参考例と同様に、図
２に示す回路と等価となる。即ち、加速度センサ３１
は、固定電極３３と可動電極となるマス部５とにより構
成されるコンデンサＣと、そのコンデンサＣに並列に接
続されたエピタキシャル成長層３よりなる抵抗Ｒとから
構成される。そして、マス部５の上面に形成されたパッ
ド３８ａは出力端子１０として、固定電極３３に接続さ
れた電極取り出し部３６の上面に形成されたパッド３８
ｂは出力端子１１として機能する。そして、両出力端子
１０，１１は、それぞれ配線パターン３９ａ，３９ｂを
介して信号処理回路部３７に接続されている。 【００５１】上記のように構成された加速度センサ３１
には、信号処理回路部３７が作り込まれている。従っ
て、参考例に比べて別の基板（信号処理回路部を形成し
たマザーボード）の実装する必要がないので、任意の場
所に実装することができる。また、信号処理回路部に接
続するワイヤボンディングも必要がないので、加速度セ
ンサ３１の実装を簡単にすることができる。 【００５２】参考例と同様に、加速度センサ３１に加速
度が印加されると、その加速度に応じてマス部５が変移
して固定電極３３とマス部５との間隔が変化する。そし
て、固定電極３３とマス部５との間隔の変化に応じてコ
ンデンサＣの容量が変化する。このコンデンサＣの容量
の変化を出力端子１０，１１を介して検出することによ
り加速度を検知することができる。また、支持部６によ
り４方向からマス部５が支持されているので、マス部５
は固定電極３３に対して平行のままで変移する。そのた
め、精度良く加速度を検出することができる。また、支
持部６をバネ状に形成したので、マス部５の不要な振動
を低減することができる。 【００５３】次に、上記のように構成された加速度セン
サ３１の製造方法を図１０〜図１６に従って説明する。
先ず、図１０（ａ）（ｂ）に示すように、ｐ型単結晶シ
リコンのシリコン基板３２の表面に酸化膜（ＳｉＯ
₂ 膜）４１を形成し、その酸化膜に対してフォトエッチ
ングを行うことによって凹部３５に対応した領域の開口
部４１ａを形成する。その開口部４１ａからシリコン基
板３２に対してイオン注入等によってほう素（Ｂ）を打
ち込み、ｐ⁺ 領域４２を形成する。その後、エッチング
により酸化膜４１を除去する。 【００５４】次に、図１１（ａ）（ｂ）に示すように、
ｐ⁺ 領域４２を形成したシリコン基板３２の表面に酸化
膜４３を形成し、その酸化膜４３に対してフォトエッチ
ングを行うことによって固定電極３３に対応した領域の
開口部４３ａを形成する。その開口部４３ａからシリコ
ン基板３２に対してイオン注入等によってアンチモン
（Ｓｂ）を打ち込み、ｎ⁺ 領域４４を形成する。その
後、エッチングにより酸化膜４３を除去する。 【００５５】図１２（ａ）（ｂ）に示すように、ｐ⁺ 領
域４２及びｎ⁺ 領域４４を形成したシリコン基板３２の
上面に、気相成長によってｎ^- シリコンよりなるエピタ
キシャル成長層３を形成する。この時、添加する不純物
量を調整して、ｎ^- シリコンよりなるエピタキシャル成
長層３の抵抗値が高くなるようにする。 【００５６】次に、エピタキシャル成長層３を成長させ
たシリコン基板３２に対して、拡散処理により、ｐ⁺ 領
域４２のほう素と、ｎ⁺ 領域４４のアンチモンとをエピ
タキシャル成長層３に向かって拡散させる。この時、ほ
う素は、アンチモンに比べて拡散速度が大きいので、エ
ピタキシャル成長層３の表面側に向かってほう素が速く
拡散する。その結果、図１３（ａ）（ｂ）に示すよう
に、エピタキシャル成長層３内に、第１のｎ⁺ シリコン
層４５とｐ⁺ シリコン層３４及び第１のｐ⁺ シリコン層
４６が埋め込まれた状態で形成される。第１のｎ⁺ シリ
コン層４５の上方に形成される第１のｐ⁺ シリコン層４
６の厚みは、ほう素とアンチモンの拡散時間の差と、拡
散時間とにより決定される。即ち、拡散時間を適宜設定
することにより第１のｐ⁺ シリコン層４６の厚みを所望
の厚みに精度良く形成することができる。 【００５７】次に、図１４（ａ）（ｂ）に示すように、
エピタキシャル成長層３の上面全体に酸化膜４７を形成
し、その酸化膜４７に対してフォトエッチングを行うこ
とによって、マス部５及び支持部６以外の領域に対応し
た開口部４７ａを形成する。また、電極取り出し部３６
の領域に対応した開口部４７ｂを形成する。両開口部４
７ａ，４７ｂからエピタキシャル成長層３に対してリン
を打ち込み、そのリンを熱拡散させる。その結果、マス
部５及び支持部６に対応した第２のｎ⁺ シリコン層４８
と、電極取り出し部３６に対応した第３のｎ⁺ シリコン
層４９とが形成される。第２のｎ⁺ シリコン層４８は、
第１のｐ⁺ シリコン層４６の深さまで到達する。また、
第３のｎ⁺ シリコン層４９は、第１のｎ⁺ シリコン層４
５の深さまで到達し、第１，第３のｎ⁺ シリコン層４
５，４９が電気的に接続される。その後、エッチングに
よって酸化膜４７を除去する。図１５（ａ）（ｂ）に示
すように、エピタキシャル成長層３の上面に酸化膜５０
を形成する。そして、フォトエッチングを行うことによ
り、マス部５及び支持部以外の領域に対応する開口部５
０ａを形成する。ついで、開口部５０ａからエピタキシ
ャル成長層３に対してイオン注入等によってほう素を打
ち込み、更にそのほう素を熱拡散させる。その結果、マ
ス部５及び支持部６以外の領域に対応した第２のｐ⁺ シ
リコン層５１が形成される。この第２のｐ⁺ シリコン層
５１は、第１のｐ⁺ シリコン層４６の深さまで到達す
る。この後、エッチングにより酸化膜５０を除去する。 【００５８】次に、通常のＩＣを形成するプロセスによ
り、信号処理回路部３７の回路素子を形成する。そし
て、シリコン基板３２の上面に図示しない層間絶縁膜を
形成した後、アルミニウム（Ａｌ）のスパッタリングや
真空蒸着等を行った後、フォトリソグラフィを行うこと
で、図９（ａ）に示すパッド３８ａ〜３８ｄ、配線パタ
ーン３９ａ，３９ｂを形成する。次に、層間絶縁膜の上
面全体に、ＣＶＤ法等によりＳｉＮ膜やＳｉ₃ Ｎ₄ 膜な
どを堆積させることによりパッシベーション膜を形成し
配線パターン３９ａ，３９ｂを被覆する。 【００５９】次いで、図１６に示すように、シリコン基
板３２の上面全体をエッチングレジスト５２で被覆す
る。そして、フォトリソグラフィによって、開口部５２
ａを形成して第２のｐ⁺シリコン層５１の上面を露出さ
せる。上記のシリコン基板３２に対して、参考例と同様
に陽極化成を行う。このとき、開口部５２ａにより第３
のｐ⁺シリコン層５１のみが露出しているので、第１，
第２のｐ⁺シリコン層４６，５１が選択的に多孔質シリ
コン層５３に変化する。 【００６０】次に、ＴＭＡＨ等でアルカリエッチングを
行うことによって、多孔質シリコン層５３をエッチング
する。その結果、多孔質シリコン層５３があった部分に
凹部３５が形成される。また、第２のｎ⁺ シリコン層４
８よりなるマス部５は、支持部６により固定電極３３に
対して所定の間隔で保持される。最後に、不要となった
エッチングレジスト５２を除去して本実施例の加速度セ
ンサ３１が得られる。 【００６１】さて、本実施例の加速度センサ３１であっ
ても、前記参考例の加速度センサ１と同様の作用効果を
奏することが明らかである。尚、本実施例において、固
定電極３３とマス部５間の間隔は、第１のｐ⁺シリコン
層４６の厚みにより設定される。第１のｐ⁺シリコン層
４６の厚みは、固定電極３３となる第１のｎ⁺シリコン
層４５を形成するためのアンチモンと、第１のｐ⁺シリ
コン層４６を形成するためのほう素との拡散速度に違い
により形成される。即ち、アンチモンとほう素を拡散さ
せる時間を設定するだけで、第１のｐ⁺シリコン層４６
の厚みを適宜設定することができるので、製造が容易に
なるとともに、精度良く形成することができる。 【００６２】また、固定電極３３と接続される電極取り
出し部３６を形成し、シリコン基板３２の表面側から配
線可能とした。その結果、加速度センサ３１を任意の場
所に実装することができる。また、シリコン基板３２上
に信号処理回路部３７を形成し、その信号処理回路部３
７に配線パターン３９ａ，３９ｂを介してマス部５，固
定電極３３を接続した。その結果、加速度センサ３１を
実装する際に、別の基板上に限定されることなく、任意
の場所に実装することができる。 【００６３】尚、本発明は以下のように変更してもよ
く、その場合にも同様の作用及び効果が得られる。 １）上記実施例では、マス部５を平面略四角形状に形成
したが、平面円形等の任意の形状に形成してもよい。 【００６４】２）上記実施例では、マス部５及び支持部
６をｎ⁺シリコンにより形成したが、マス部５のみをｎ⁺
シリコンにより構成し、支持部６をエピタキシャル成長
層３を構成するｎ^-シリコンにより構成してもよい。即
ち、図５，１４に示す製造工程において、酸化膜２３，
４７にマス部５に対応した領域にのみ開口部２３ａ，４
７ａをそれぞれ形成する。 【００６５】 【００６６】３）上記実施例では、拡散速度の速いｐ型
不純物としてのほう素（Ｂ）に対して拡散速度の遅いｎ
型不純物としてアンチモン（Ｓｂ）を用いたが、ひ素
（Ａｓ）等の不純物を用いて実施してもよい。また、ほ
う素に代えてガリウム（Ｇａ）等を用いて実施してもよ
い。 【００６７】４）上記実施例において、ＴＭＡＨ以外の
アルカリ系エッチャントとして、例えばＫＯＨ、ヒドラ
ジン、ＥＰＷ（エチレンジアミン−ピロカテコール−
水）等を使用してもよい。 【００６８】５）上記実施例において、配線パターン
９，３９ａ，３９ｂ、ボンディングパッド７及びパッド
７，３８ａ〜３８ｄを形成する材料として、Ａｌの他に
例えばＡｕ等の金属を用いて実施してもよい。また、導
電性ポリマー等を用いて実施してもよい。 【００６９】６）上記実施例では、マス部５を４方向か
らバネ状の支持部６により支持するようにしたが、マス
部５をシリコン基板２又は固定電極３３と平行で変移す
るのであればよく、少なくとも２方向以上からマス部５
を支持するように実施してもよい。 【００７０】以上、この発明の実施例について説明した
が、実施例から把握できる請求項以外の技術思想につい
て、以下にその効果とともに記載する。 イ）エピタキシャル成長層３に電極取り出し部３６を形
成した。この構成によると、コンデンサの容量変化を容
易に出力することができるとともに、任意の場所に実装
可能となる。 【００７１】 【発明の効果】以上詳述したように請求項１に記載の発
明によれば、電極の間隔を精度良く保つことが可能な静
電容量式加速度センサを容易に製造可能な静電容量式加
速度センサの製造方法を提供することができる。

【図面の簡単な説明】 【図１】(a) は参考例の加速度センサの平面図、(b) は
A-A 線断面図。 【図２】本発明の静電容量式加速度センサの等価回路
図。 【図３】参考例の加速度センサの製造工程を示す概略断
面図。 【図４】参考例の加速度センサの製造工程を示す概略断
面図。 【図５】参考例の加速度センサの製造工程を示す概略断
面図。 【図６】参考例の加速度センサの製造工程を示す概略断
面図。 【図７】参考例の加速度センサの製造工程を示す概略断
面図。 【図８】参考例の加速度センサの製造工程を示す概略断
面図。 【図９】(a) は実施例の加速度センサの平面図、(b) は
B-B 線断面図。 【図１０】(a) は実施例の製造工程を示す平面図、(b)
は概略断面図。 【図１１】(a) は実施例の製造工程を示す平面図、(b)
は概略断面図。 【図１２】(a) は実施例の製造工程を示す平面図、(b)
は概略断面図。 【図１３】(a) は実施例の製造工程を示す平面図、(b)
は概略断面図。 【図１４】(a) は実施例の製造工程を示す平面図、(b)
は概略断面図。 【図１５】(a) は実施例の製造工程を示す平面図、(b)
はC-C 線断面図。 【図１６】実施例の製造工程を示す概略断面図。 【図１７】従来の加速度センサの概略断面図。 【符号の説明】 ２…単結晶シリコン基板、３…エピタキシャル成長層、
４…凹部、５…マス部、６…支持部、３２…単結晶シリ
コン基板、３３…固定電極、３５…凹部、３６…電極取
り出し部、３７…信号処理回路部、２２…第１のｐ⁺シ
リコン層、２４…ｎ⁺シリコン層、２６…第２のｐ⁺シリ
コン層、２８…多孔質シリコン層、４５…第１のｎ⁺シ
リコン層、４６…第１のｐ⁺シリコン層、４８…第２の
ｎ⁺シリコン層、５１…第２のｐ⁺シリコン層、５３…多
孔質シリコン層。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−127479（ＪＰ，Ａ) 特開 平６−230023（ＪＰ，Ａ) 特開 平５−90115（ＪＰ，Ａ) 特開 昭64−50532（ＪＰ，Ａ) 特開 平７−263711（ＪＰ，Ａ) 実開 昭59−140452（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/84 G01L 9/12 G01P 15/125

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 単結晶シリコン基板（３２）の表面側
   に、拡散速度の速いｐ型不純物を、前記凹部（３５）に
   対応した領域に添加する工程と、 単結晶シリコン基板（３２）の表面側に、拡散速度の遅
   いｎ型不純物を固定電極（３３）に対応した領域に添加
   する工程と、 前記不純物を添加した単結晶シリコン基板（３２）上に
   ｎ ^- シリコンからなるエピタキシャル成長層（３）を成
   長させる工程と、 前記単結晶シリコン基板（３２）に添加した不純物を前
   記エピタキシャル成長層（３）に向かって拡散させるこ
   とにより、該エピタキシャル成長層（３）に埋め込まれ
   た固定電極となる第１のｎ ⁺ シリコン層（４５）と、そ
   の第１のｎ ⁺ シリコン層（４５）上に第１のｐ ⁺ シリコン
   層（４６）とを形成する工程と、 不純物拡散によって、前記エピタキシャル成長層（３）
   に、前記マス部（５）を形成するための領域に、前記第
   １のｐ ⁺ シリコン層（４６）に到達する深さの第２のｎ ⁺
   シリコン層（４８）を形成する工程と、 不純物拡散によって、マス部（５），支持部（６）以外
   の領域に、前記第１のｐ ⁺ シリコン層（４６）に到達す
   る深さの第２のｐ ⁺ シリコン層（５１）を形成する工程
   と、 前記シリコン基板（３２）に対して陽極化成を行うこと
   により、前記第１，第２のｐ ⁺ シリコン層（４６，５
   １）を多孔質シリコン層（５３）に変化させる工程と、 前記多孔質シリコン層（５３）をアルカリエッチングに
   よって除去することにより、凹部（３５），マス部
   （５），支持部（６）を形成する工程とからなる静電容
   量式加速度センサの製造方法。