JPH08236789A

JPH08236789A - 静電容量式加速度センサ及びその製造方法

Info

Publication number: JPH08236789A
Application number: JP7042165A
Authority: JP
Inventors: Yasuo Imaeda; 泰夫今枝; Koshiro Yamashita; 耕四郎山下
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 1995-03-01
Filing date: 1995-03-01
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】電極の間隔を精度良く保つことができる静電容
量式加速度センサを提供することを目的とする。【構成】静電容量式加速度センサ１には、ｎ⁺シリコン
よりなるシリコン基板２が設けられ、そのシリコン基板
２の上面には、ｎ^-シリコンのエピタキシャル成長層３
が形成されている。そのエピタキシャル成長層３には凹
部４が形成されている。その凹部４には、エピタキシャ
ル成長層３よりなる片持梁５が配置されている。片持梁
５には、不純物拡散により形成されたｎ⁺シリコンより
なる略直方体状のマス部６が形成されている。そして、
シリコン基板２を固定電極，マス部６を可動電極とする
コンデンサを構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、静電容量式加速度セン
サ及びその製造方法に関するものである。

【０００２】

【従来の技術】従来、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に利用される加速度セ
ンサとして、例えば図１７に示される加速度センサ７１
が知られている。

【０００３】加速度センサ７１は静電容量式であって、
ガラス基板７２の凹部７３に形成された固定電極７４
と、シリコン基板７５のマス部７６の上面に形成された
可動電極７７とによりコンデンサが構成されている。マ
ス部７６は、シリコン基板７５に形成された片持梁７８
により支持されている。この加速度センサ７１に加速度
が印加されると、その加速度によってマス部７６が変移
して固定電極７４と可動電極７７との間隔が変化する。
即ち、固定電極７４と可動電極７７とにより構成される
コンデンサの容量が印加される加速度に応じて変化す
る。このコンデンサの容量の変化を検出することによっ
て加速度の大きさを検出することができるようになって
いる。

【０００４】

【発明が解決しようとする課題】ところで、加速度セン
サ７１は、凹部７３を形成したガラス基板７２と、表裏
両面からエッチングによりマス部７６及び片持梁７８を
形成したシリコン基板７５とを陽極接合技術等を用いて
接合して構成している。そのため、ガラス基板７２とシ
リコン基板７５との熱膨張係数の違いにより、周囲の温
度が変化すると、その温度変化に従って固定電極７４と
可動電極７７との間隔が変化する。すると、両電極７
４，７７により構成されるコンデンサの容量が温度によ
り変化するので、加速度を精度良く加速度を検出するこ
とができないという問題があった。

【０００５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、電極の間隔を精度良く
保つことができる静電容量式加速度センサを提供するこ
とにある。また、そのような静電容量式加速度センサを
容易に製造することができる静電容量式加速度センサの
製造方法を提供するすることにある。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明は、固定電極と可動電極とに
より構成するコンデンサの容量の変化に基づいて印加さ
れる加速度を検知する静電容量式加速度センサであっ
て、表面側に凹部が形成され、固定電極となる単結晶シ
リコン基板と、前記凹部に変移可能に配置されるととも
に、前記単結晶シリコン基板から所定の間隔を開けて保
持されてその単結晶シリコン基板との間でコンデンサを
構成する可動電極となるマス部と、前記単結晶シリコン
基板上に形成されたエピタキシャル成長層からなり、前
記マス部を支持する片持梁とを備えたことを要旨とす
る。

【０００７】請求項２に記載の発明は、固定電極と可動
電極とにより構成するコンデンサの容量の変化に基づい
て印加される加速度を検知する静電容量式加速度センサ
であって、その上面に固定電極が形成された単結晶シリ
コン基板と、前記固定電極の上面に形成された凹部と、
前記凹部に変移可能に配置されるとともに、前記固定電
極から所定の間隔を開けて保持されてその固定電極との
間でコンデンサを構成する可動電極となるマス部と、前
記単結晶シリコン基板上に形成されたエピタキシャル成
長層からなり、前記マス部を支持する片持梁とを備えた
ことを要旨とする。

【０００８】請求項３に記載の発明は、請求項２に記載
の静電容量式加速度センサにおいて、前記単結晶シリ
コン基板はｐ型単結晶シリコン基板であって、そのシリ
コン基板上面に形成されたｎ⁺シリコンよりなる固定電
極は、ｎ^-シリコンよりなる前記エピタキシャル成長に
より埋め込まれており、そのエピタキシャル成長層に
は、固定電極に接続される電極取り出し部が形成された
ことを要旨とする。

【０００９】請求項４に記載の発明は、不純物添加によ
って単結晶シリコン基板の表面側に、凹部を形成するた
めの領域の第１のｐ⁺シリコン層を形成する工程と、前
記ｎ ⁺単結晶シリコン基板の上面にｎ^-シリコンからな
るエピタキシャル成長層を形成することによって、同エ
ピタキシャル成長層内に前記第１のｐ⁺シリコン層を埋
め込む工程と、不純物添加によって、前記マス部を形成
するための領域に、前記第１のｐ⁺シリコン層を前記コ
ンデンサの電極間隔となる厚さ残してｎ⁺シリコン層を
形成する工程と、不純物添加によって、前記第１のｐ⁺
シリコン層に到達する深さの略コ字状の第２のｐ⁺シリ
コン層を形成する工程と、前記シリコン基板の上面に層
間絶縁膜を形成した後、前記マス部に接続する配線パタ
ーンを形成した後、その配線パターンを覆うパッシベー
ション膜を形成する工程と、前記第１，第２のｐ⁺シリ
コン層を形成したシリコン基板の上面にエッチングレジ
ストを形成した状態で陽極化成処理を行なうことによっ
て、前記第１，第２のｐ⁺シリコン層を多孔質シリコン
層に変化させる工程と、前記多孔質シリコン層をアルカ
リエッチングによって除去することにより、凹部，片持
梁及びマス部を形成するとともに、マス部を単結晶シリ
コン基板から所定の間隔を開けて配置する工程とから製
造するようにした。

【００１０】請求項５に記載の発明は、不純物添加によ
って単結晶シリコン基板の表面側に固定電極となる第１
のｎ⁺シリコン層を形成する工程と、不純物添加によっ
て第１のｎ⁺シリコン層の上面に、凹部を形成するため
の領域に第１のｐ⁺シリコン層を形成する工程と、前記
ｐ型単結晶シリコン基板の上面にｎ^-シリコンからなる
エピタキシャル成長層を形成することによって、同エピ
タキシャル成長層内に前記第１のｎ⁺シリコン層及びｐ
⁺シリコン層を埋め込む工程と、不純物添加によって、
前記マス部を形成するための領域に、前記第１のｐ⁺シ
リコン層を前記コンデンサの電極間隔となる厚さ残して
第２のｎ⁺シリコン層を形成する工程と、不純物添加に
よって、前記電極取り出し部に対応した領域に、埋め込
まれた第１のｎ⁺シリコン層に届く深さの第３のｎ⁺シ
リコン層を形成する工程と、不純物添加によって、前記
第１のｐ⁺シリコン層に届く深さの第２のｐ⁺シリコン
層を形成する工程と、シリコン基板の上面に層間絶縁膜
を形成した後、前記マス部に接続する配線パターンを形
成した後、その配線パターンを覆うパッシベーション膜
を形成する工程と、前記シリコン基板の上面にエッチン
グレジストを形成した状態で陽極化成処理を行なうこと
によって、第１，第２のｐ⁺シリコン層を多孔質シリコ
ン層に変化させる工程と、前記多孔質シリコン層をアル
カリエッチングによって除去することにより、凹部，片
持梁及びマス部を形成するとともに、マス部を固定電極
から所定の間隔を開けて配置する工程とから製造するよ
うにした。

【００１１】

【作用】従って、請求項１に記載の発明によれば、固定
電極となる単結晶シリコン基板の表面側には凹部が形成
され、その凹部には、単結晶シリコン基板との間でコン
デンサを構成する可動電極となるマス部が変移可能に配
置される。そのマス部は、単結晶シリコン基板上に形成
されたエピタキシャル成長層よるなる片持梁により支持
される。

【００１２】また、請求項２に記載の発明によれば、単
結晶シリコン基板の上面には固定電極が形成される。固
定電極の上面には凹部が形成され、その凹部には、固定
電極との間でコンデンサを構成する可動電極となるマス
部が変移可能に配置される。そのマス部は、単結晶シリ
コン基板上に形成されたエピタキシャル成長層よりなる
片持梁により支持される。

【００１３】また、請求項３に記載の発明によれば、請
求項２に記載の静電容量式加速度センサにおいて、単結
晶シリコン基板はｐ型単結晶シリコン基板であって、そ
の上面にはｎ⁺シリコンよりなる固定電極が形成され
る。固定電極はエピタキシャル成長層により埋め込ま
れ、そのエピタキシャル成長層には固定電極に接続され
る電極取り出し部が形成される。

【００１４】また、請求項４に記載の発明によれば、ｎ
⁺単結晶シリコン基板の上面に形成されたｎ^-シリコン
よりなるエピタキシャル成長層には凹部に対応した第１
のｐ ⁺シリコン層と、略コ字状の第２のｐ⁺シリコン層
とが形成される。また、エピタキシャル成長層には、第
１のｐ⁺シリコン層をコンデンサの電極間隔を残してマ
ス部に対応した第１のｎ⁺シリコン層が形成される。第
１，第２のｐ⁺シリコン層は、陽極化成に処理により多
孔質シリコン層に変化される。その多孔質シリコン層が
アルカリエッチングにより除去されることにより、凹
部，片持梁及びマス部が形成されるとともに、そのマス
部は、単結晶シリコン基板から所定の間隔を開けて配置
される。

【００１５】請求項５に記載の発明によれば、ｐ型単結
晶シリコン基板の表面型には固定電極となる第１のｎ⁺
シリコン層が形成される。また、シリコン基板の上面に
形成されたｎ^-シリコンよりなるエピタキシャル成長層
には、凹部に対応した第１のｐ⁺シリコン層と、略コ字
状の第２のｐ⁺シリコン層が形成される。また、エピタ
キシャル成長層には、第１のｐ⁺シリコン層をコンデン
サの電極間隔残してマス部に対応した第２のｎ⁺シリコ
ン層と、電極取り出し部に対応した第３のｎ⁺ ⁺シリコ
ン層とが形成される。第１，第２のｐ⁺シリコン層は陽
極化成処理により多孔質シリコン層に変化される。そし
て、この多孔質シリコン層がアルカリエッチングにより
除去されることにより、凹部，片持梁及びマス部が形成
されるとともに、マス部が固定電極から所定の間隔を開
けて配置される。

【００１６】

【実施例】

（第一実施例）以下、本発明を具体化した第一実施例を
図１〜図８に従って説明する。

【００１７】図１（ａ）及び（ｂ）は、静電容量式加速
度センサ（以下、単に加速度センサという）１の概略構
成図である。ｎ⁺シリコンよりなる単結晶シリコン基板
（以下、単にシリコン基板という）２の上面には、ｎ^-
単結晶シリコンよりなるエピタキシャル成長層３が形成
されている。そのエピタキシャル成長層３には、その表
面側にシリコン基板２に到達する深さの凹部４が形成さ
れている。その凹部４には、エピタキシャル成長層３よ
りなる片持梁５が配置されている。

【００１８】片持梁５には、略直方体状のマス部６が形
成されている。マス部６は、不純物拡散により形成され
たｎ⁺シリコンにより形成されている。マス部６は、片
持梁５により凹部４底面、即ちシリコン基板２と所定の
間隔を開けて保持されている。そして、加速度センサ１
に加速度が印加されると、その加速度に従ってマス部６
は、図１（ｂ）の上下方向に変移し、シリコン基板２と
の間隔が変化する。即ち、シリコン基板２とマス部６と
により、シリコン基板２を固定電極，マス部６を可動電
極とするコンデンサが構成される。そして、印加される
加速度に基づいてマス部６が変移してシリコン基板２と
のギャップが変化することによりコンデンサの容量が変
化する。このコンデンサの容量の変化に基づいて加速度
を検知することができるようになっている。

【００１９】固定電極となるシリコン基板２はｎ⁺シリ
コンよりなる単結晶シリコン基板である。一方、片持梁
５は、ｎ^-単結晶シリコンよりなるエピタキシャル成長
層３であって、可動電極となるマス部６はその片持梁５
に不純物添加により形成されたｎ⁺シリコンである。従
って、シリコン基板２の熱膨張係数と、片持梁５及びマ
ス部６の熱膨張係数は同じとなる。即ち、加速度センサ
１の周囲の温度が変化してもシリコン基板２とマス部６
との間隔が変化しないので、シリコン基板２とマス部６
とにより構成されるコンデンサの容量は変化しない。

【００２０】エピタキシャル成長層３及びマス部６の上
面には、層間絶縁膜として酸化膜（ＳｉＯ₂膜）７が形
成されている。この酸化膜７の上面には、スパッタリン
グや真空蒸着等の物理的成膜法等によって、配線パター
ン８及びボンディングパッド９が形成されている。ま
た、前記酸化膜７の所定部分、即ち、マス部６の上側と
なる部分には、層間接続用のコンタクトホール１０が形
成されている。コンタクトホール１０は、配線パターン
８とマス部６とを電気的に接続している。そして、この
配線パターン８は、シリコン基板２の外縁部上面に配置
されたボンディングパッド９に電気的に接続されてい
る。酸化膜７の上面には、表層における絶縁を図るため
のパッシベーション膜１１が、上記の物理的成膜法等に
より形成されている。パッシベーション膜１１の所定部
分に設けられた開口部１１ａからは、ボンディングパッ
ド９が露出されている。

【００２１】図２は、加速度センサ１の等価回路図であ
る。固定電極となるシリコン基板２は、コンデンサＣの
一方の電極を構成するとともに、出力端子１５を構成す
る。可動電極となるマス部６は、コンデンサＣの他方の
電極を構成し、配線パターン８を介してマス部６に電気
的に接続されたボンディングパッド９が出力端子１６を
構成する。そして、加速度が印加されると、その加速度
に応じてマス部６が変移してマス部６とシリコン基板２
との間隔が変化する。その間隔の変化に応じてコンデン
サＣの容量が変化する。このコンデンサＣの容量の変化
を出力端子１５，１６を介して検出することにより加速
度を検知することができる。

【００２２】尚、シリコン基板２の上面に形成されマス
部６を支持する片持梁５は、コンデンサＣに並列に接続
された抵抗Ｒとなる。片持梁５は、ｎ^-シリコンよりな
るエピタキシャル成長層３である。ｎ^-シリコンは、マ
ス部６及びシリコン基板２を構成するｎ⁺シリコンに比
べて高抵抗であるので、片持梁５による抵抗Ｒの影響を
無視することができる。

【００２３】上記のように構成された加速度センサ１を
実装する場合、出力端子１５を構成するシリコン基板２
を図示しない別の基板（例えば、コンデンサＣの容量に
基づいて加速度を求めるための信号処理回路等を形成し
たマザーボード）の上面に形成した配線パターンに電気
的に接続する。そして、ワイヤボンディング法により、
図示しないボンディングワイヤによりボンディングパッ
ド９と基板とを電気的に接続する。従って、加速度セン
サ１のシリコン基板２を別の基板に直接接続し、ボンデ
ィングパッド９をボンディングワイヤにより接続するだ
けなので、シリコン基板２の配線を簡略することがで
き、実装を容易にすることができる。

【００２４】次に、本実施例の加速度センサ１の製造方
法を図３〜図８に従って説明する。先ず、図３に示すよ
うに、ｎ⁺シリコンよりなるシリコン基板２の表面に酸
化膜（ＳｉＯ₂膜）２１を形成する。その酸化膜２１に
対してフォトエッチングを行なうことによって、酸化膜
２１に凹部４に対応した四角形状の開口部２１ａを形成
する。次いで、シリコン基板２に対してイオン注入等に
よって開口部２１ａからほう素を打ち込み、さらにその
ほう素を熱拡散させる。この結果、シリコン基板２の凹
部４に対応する領域にｐ⁺シリコンからなる第１のｐ⁺
シリコン層２２が形成される。その後、エッチングによ
って酸化膜２１を除去する。

【００２５】次に、図４に示すように、第１のｐ⁺シリ
コン層２２が形成されたシリコン基板２の上面に、気相
成長によってｎ^-シリコンよりなるエピタキシャル成長
層３を形成する。その結果、エピタキシャル成長層３内
に第１のｐ⁺シリコン層２２が埋め込まれた状態とな
る。尚、エピタキシャル成長層３を成長させる際に、ｎ
^-シリコンの不純物量を調整し、エピタキシャル成長層
３を高抵抗となるように形成する。

【００２６】図５（ａ），（ｂ）に示すように、エピタ
キシャル成長層３の上面に酸化膜２３を形成する。そし
て、酸化膜２３に対してフォトエッチングを行なうこと
によって、マス部６に対応した領域に四角形状の開口部
２３ａを形成する。この開口部２３ａからエピタキシャ
ル成長層３に対してイオン注入等によってリンを打ち込
み、更にそのリンを熱拡散させる。この結果、マス部６
となる領域にｎ⁺シリコン層２４が形成される。このと
き、イオン注入装置の加速電圧，ドーズ量及び熱拡散時
間が設定され、ｎ⁺シリコン層２４が到達する深さを制
御し、シリコン基板２とｎ⁺シリコン層２４との間の距
離を所望の間隔となるようにする。この結果、マス部６
となるｎ⁺シリコン層２４が形成される。その後、エッ
チングにより酸化膜２３を除去する。

【００２７】次に、図６に示すように、エピタキシャル
成長層３の上面に酸化膜２５を形成する。そして、酸化
膜２５に対してフォトエッチングを行なうことによっ
て、略コ字状の開口部２５ａを形成する。そして、この
開口部２５ａからエピタキシャル成長層３に対してイオ
ン注入等によってほう素を打ち込み、更にそのほう素を
熱拡散させる。この結果、エピタキシャル成長層３の所
定領域に第２のｐ⁺シリコン層２６が形成される。この
ｐ⁺シリコン層は、エピタキシャル成長層３により埋め
込まれている第２のｐ⁺シリコン層２６の深さまで到達
する。その後、エッチングにより酸化膜２５を除去す
る。

【００２８】図７に示すように、シリコン基板２の上面
に層間絶縁膜としての酸化膜７を形成する。次いで、フ
ォトエッチングを行なうことによって、酸化膜７の所定
部分にコンタクトホール１０を形成する。このシリコン
基板２に対してアルミニウム（Ａl ）のスパッタリング
または真空蒸着を行った後、フォトリソグッラフィを行
なうことによって、配線パターン８及びボンディングパ
ッド９を形成する。次いで、ＣＶＤ等によってＳｉＮや
Ｓｉ₃Ｎ₄などを堆積させることにより、シリコン基板
２の上面にパッシベーション膜１１を形成し、配線パタ
ーン８を被覆する。前記パッシベーション工程におい
て、パッシベーション膜１１には、ボンディングパッド
９を露出させるための開口部１１ａが形成される。ま
た、パッシベーション膜１１には、第２のｐ⁺シリコン
層２６の上面にあたる部分に開口部２７が形成される。
この後、開口部２７から酸化膜７を除去することによっ
て、第２のｐ⁺シリコン層２６の上面を露出させる。

【００２９】次いで、図８に示すように、パッシベーシ
ョン膜１１の上面を全体的にエッチングレジスト２８で
被覆する。そして、フォトリソグラフィによって、第２
のｐ ⁺シリコン層２６の上面にあたる部分に開口部２８
ａを形成する。このシリコン基板２に対して陽極化成を
行なう。陽極化成は、電解液中で基板を陽極として電流
を流すことにより、酸化膜や多孔質のＳｉ・ＳｉＯ₂あ
るいは多孔質のＡl₂Ｏ ₃を生成する工程をいう。即ち、
シリコン基板２をふっ酸水溶液中に浸漬し、シリコン基
板２を陽極として電流を流す。すると、開口部２８ａに
より第２のｐ⁺シリコン層２６のみが露出しているの
で、その第２のｐ⁺シリコン層２６と埋め込まれた第１
のｐ⁺シリコン層２２とが選択的に多孔質シリコン層２
９に変化する。

【００３０】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）等でアルカリエッチングを行な
うことによって、多孔質シリコン層２９をエッチングす
る。その結果、多孔質シリコン層２９があった部分に凹
部４が形成される。また、ｎ ⁺シリコン層２４よりなる
マス部６は、エピタキシャル成長層３よりなる片持梁５
によりシリコン基板２に対して所定の間隔で支持され
る。最後に、不要となったエッチングレジスト２８を除
去して加速度センサ１が得られる。

【００３１】上記したように、本実施例の加速度センサ
１によれば、ｎ⁺シリコンよりなるシリコン基板２上に
エピタキシャル成長により形成したｎ^-単結晶シリコン
よりなるエピタキシャル成長層３により片持梁５を形成
した。そのエピタキシャル成長層３に不純物拡散により
ｎ⁺シリコンよりなるマス部６を形成し、そのマス部６
を片持梁５によりシリコン基板２から所定の間隔で支持
するようにした。そして、シリコン基板を固定電極と
し、マス部６を可動電極とするコンデンサを形成した。
その結果、シリコン基板２とマス部６の熱膨張係数が同
じとなるので、周囲の温度が変化しても、シリコン基板
２とマス部６との間の間隔は変化せず、精度良く保たれ
る。そして、シリコン基板２とマス部６とにより構成さ
れるコンデンサの容量が変化しないので、温度変化に係
わらずに加速度を精度良く検出することができる。

【００３２】また、シリコン基板２を固定電極とし、そ
のシリコン基板２上に形成したエピタキシャル成長層３
に対して不純物拡散により形成したマス部６を可動電極
としてコンデンサを構成した。その結果、従来のように
マス部７６に可動電極７７を形成する必要がないので、
加速度センサ１の製造工程を簡単にすることができる。

【００３３】更にまた、加速度センサ１は、シリコン基
板２の表面側に対して凹部４等が形成され、裏面は加工
されていないので、加速度センサ１を別の基板に直接実
装することができるので、実装を容易に行なうことがで
きる。また、シリコン基板２が出力端子となるので、基
板上に形成した配線パターン上に実装することにより、
配線の手間を省くことができる。

【００３４】そして、本実施例の製造方法によれば、イ
オン注入装置の加速電圧，ドーズ量や熱拡散時間を適宜
に設定することによりマス部６を形成する深さを容易に
設定することができる。そのため、シリコン基板２とマ
ス部６間の間隔を精度良く形成することができる。

【００３５】また、第１のｐ⁺シリコン層２２上にエピ
タキシャル成長層３を形成する方法であるため、とりわ
け形成が困難であるということもない。また、パッシベ
ーション工程の完了後に陽極化成により形成した多孔質
シリコン層２９をアルカリエッチングにより除去する方
法であるため、凹部４が未完成の状態でエッチングレジ
スト２８を形成することができる。そのため、エッチン
グレジスト２８の形成が容易になる。即ち、凹部４内に
エッチングレジスト２８が入り込むことがないため、面
倒な除去作業を行なう必要もなくなる。また、アルカリ
エッチングをパッシベーション工程の完了後に行なうよ
うにしたので、配線パターン８やボンディングパッド９
等がエッチャントに汚染される心配がない。その結果、
加速度センサ１を製造する際の工程を簡略化することが
できるとともに、作業の容易化を行なうことができる。（第二実施例）次に、本発明を具体化した第二実施例を
図９〜図１６に従って説明する。

【００３６】尚、本実施例において、第一実施例と同様
の部材については同一の符号を付してその説明を省略す
る。図９（ａ）及び（ｂ）は、静電容量式加速度センサ
（以下、単に加速度センサという）４１の概略構成図で
ある。ｐ型単結晶シリコン基板（以下、単にシリコン基
板という）４２の表面側中央部には、ｎ⁺シリコンより
なる略長方形状の固定電極４３が形成されている。

【００３７】また、シリコン基板４２の上面には、第一
実施例と同様に、ｎ^-単結晶シリコンよりなるエピタキ
シャル成長層３が形成されている。エピタキシャル成長
層３には、略直方体状の凹部４が形成され、その凹部４
内には略直方体状のマス部６が形成された片持梁５が配
置されている。

【００３８】マス部６は、不純物拡散により形成された
ｎ⁺シリコンにより形成され、エピタキシャル成長層３
によりなる片持梁５によって凹部４内に変移可能に配置
されている。また、マス部６は、片持梁５により固定電
極４３と所定の間隔を開けて保持されている。そして、
加速度センサ４１に加速度が印加されると、その加速度
に従ってマス部６は、図９（ｂ）の上下方向に変移し、
固定電極４３との間隔が変化する。即ち、固定電極４３
と、マス部６よりなる可動電極とによりコンデンサが構
成される。そして、印加される加速度に基づいてマス部
６が変移して固定電極４３とのギャップが変化すること
によりコンデンサの容量が変化する。このコンデンサの
容量の変化に基づいて加速度を検知することができるよ
うになっている。

【００３９】固定電極４３は、ｐ型シリコン基板４２に
不純物拡散により形成されたｎ⁺シリコンである。一
方、片持梁５は、ｎ^-単結晶シリコンよりなるエピタキ
シャル成長層３であって、可動電極となるマス部６はそ
の片持梁５に不純物添加により形成されたｎ⁺シリコン
である。従って、固定電極４３の熱膨張係数と、片持梁
５及びマス部６の熱膨張係数は同じとなる。即ち、加速
度センサ１の周囲の温度が変化しても固定電極４３とマ
ス部６との間隔が変化しないので、その固定電極４３と
マス部６とにより構成されるコンデンサの容量は変化し
ない。

【００４０】また、エピタキシャル成長層３には、電極
取り出し部４４が形成されている。電極取り出し部４４
は、ｎ⁺シリコンよりなり、エピタキシャル成長層３を
貫通して固定電極４３と接続されている。

【００４１】エピタキシャル成長層３及びマス部６の上
面には、第一実施例と同様に層間絶縁膜として酸化膜
（ＳｉＯ₂膜）７が形成されている。この酸化膜７の上
面には、スパッタリングや真空蒸着等の物理的成膜法等
によって、配線パターン８，４５及びボンディングパッ
ド９，４６が形成されている。また、前記酸化膜７の所
定部分、即ち、マス部６の上側となる部分にはコンタク
トホール１０が、電極取り出し部４４の上側となる部分
にはコンタクトホール４７が形成されている。コンタク
トホール１０はマス部６と配線パターン８とを電気的に
接続し、コンタクトホール４７は電極取り出し部４４と
配線パターン４５とを電気的に接続している。酸化膜７
の上面には、表層における絶縁を図るためのパッシベー
ション膜１１が、上記の物理的成膜法等により形成され
ている。パッシベーション膜１１の所定部分に設けられ
た開口部１１ａ，１１ｂからは、ボンディングパッド
９，４６が露出されている。

【００４２】加速度センサ４１は、第一実施例と同様
に、図２に示す回路と等価となる。即ち、加速度センサ
４１は、固定電極４３と可動電極となるマス部６とによ
り構成されるコンデンサＣと、そのコンデンサＣに並列
に接続された片持梁５よりなる抵抗Ｒとから構成され
る。そして、ボンディングパッド９は出力端子１６とし
て、ボンディングパッド４６は出力端子１５として機能
する。

【００４３】上記のように構成された加速度センサ４１
は、別の基板（例えば、コンデンサＣの容量に基づいて
加速度を求めるための信号処理回路等を形成したマザー
ボード）の上面にダイボンド材等を用いて実装される。
そして、ワイヤボンディング法により、図示しないボン
ディングワイヤによりボンディングパッド９，４６と基
板上に形成した配線パターンとを電気的に接続する。従
って、加速度センサ４１は、任意の場所に実装可能とな
る。

【００４４】次に、上記の加速度センサ４１の製造工程
を図１０〜図１６に従って説明する。先ず、図１０
（ａ），（ｂ）に示すように、ｐ型単結晶シリコン基板
４２の表面に酸化膜（ＳｉＯ₂）５１を形成し、その酸
化膜５１に対してフォトエッチングを行なうことによっ
て固定電極４３に対応した領域に略長方形状の開口部５
１ａを形成する。その開口部５１ａからシリコン基板４
２に対してイオン注入等によってリンを打ち込み、更に
そのリンを熱拡散させる。この結果、シリコン基板４２
に固定電極４３となる第１のｎ⁺シリコン層５２が形成
される。その後、エッチングにより酸化膜５１を除去す
る。

【００４５】次に、図１１（ａ），（ｂ）に示すよう
に、シリコン基板４２の表面に酸化膜５３を形成、その
酸化膜５３に対してフォトエッチングを行なうことによ
って、前記第１のｎ⁺シリコン層５２の上面に凹部４に
対応した領域に略長方形状の開口部５３ａを形成する。
その開口部５３ａから第１のｎ⁺シリコン層５２に対し
てイオン注入等によってほう素を打ち込み、更にそのほ
う素を熱拡散させ、第１のｐ⁺シリコン層５４を形成す
る。この第１のｐ⁺シリコン層５４の深さは、イオン注
入装置の加速電圧，ドーズ量及び熱拡散時間を適宜設定
することにより、容易に設定できる。従って、先に形成
した第１のｎ⁺シリコン層５２が所定の厚さ残るよう
に、第１のｐ⁺シリコン層５４を形成する。その後、エ
ッチングにより酸化膜５３を除去する。

【００４６】図１２（ａ），（ｂ）に示すように、第１
のｎ⁺シリコン層５２及び第１のｐ ⁺シリコン層５４を
形成したシリコン基板４２の上面に、気相成長によって
ｎ^-シリコンよりなるエピタキシャル成長層３を形成す
る。その結果、エピタキシャル成長層３内に第１のｎ⁺
シリコン層５２及び第１のｐ⁺シリコン層５４が埋め込
まれた状態となる。

【００４７】次に、図１３に示すように、エピタキシャ
ル成長層３の上面に酸化膜５５を形成し、その酸化膜５
５に対してフォトエッチングを行なうことによって、マ
ス部６に対応した領域の開口部５５ａを形成する。ま
た、酸化膜５５に、電極取り出し部４４に対応した領域
の開口部５５ｂを形成する。両開口部５５ａ，５５ｂか
らエピタキシャル成長層３に対してリンを打ち込み、そ
のリンを熱拡散させる。その結果、マス部６に対応する
第２のｎ⁺シリコン層５６と、電極取り出し部４４に対
応する第３のｎ⁺シリコン層５７とが形成される。マス
部６に対応する第２のｎ⁺シリコン層５６の深さは、前
記と同様にイオン注入装置の加速電圧，ドーズ量及び熱
拡散時間を適宜設定し、埋め込まれた第１のｎ⁺シリコ
ン層５２との間隔、即ち第１のｐ⁺シリコン層５４を所
定の厚さとなるように形成する。一方、電極取り出し部
４４に対応する第３のｎ⁺シリコン層５７は、固定電極
４３に対応して埋め込まれた第１のｎ⁺シリコン層５２
の深さまで到達する。その後、エッチングにより酸化膜
５５を除去する。

【００４８】図１４に示すように、エピタキシャル成長
層３の上面全体に酸化膜５８を形成し、その酸化膜５８
に対してフォトエッチングを行なうことによって、略コ
字状の開口部５８ａを形成する。その開口部５８ａから
エピタキシャル成長層３に対してほう素を打ち込み、そ
のほう素を熱拡散させる。その結果、第２のｐ⁺シリコ
ン層５９が形成される。この第２のｐ⁺シリコン層５９
は、エピタキシャル成長層３により埋め込まれた第１の
ｐ⁺シリコン層５４の深さまで到達する。その後、エッ
チングにより酸化膜５８を除去する。

【００４９】次に、図１５に示すように、シリコン基板
４２の上面に層間絶縁膜としての酸化膜７を形成する。
次いで、フォトエッチングを行なうことによって、酸化
膜７に、コンタクトホール１０，４７を形成する。この
シリコン基板４２に対してアルミニウム（Ａl ）のスパ
ッタリングまたは真空蒸着を行った後、フォトリソグッ
ラフィを行なうことによって、配線パターン８，４５及
びボンディングパッド９，４６を形成する。次いで、Ｃ
ＶＤ等によってＳｉＮやＳｉ₃Ｎ₄などを堆積させるこ
とにより、シリコン基板４２の上面にパッシベーション
膜１１を形成し、配線パターン８，４５を被覆する。前
記パッシベーション工程において、パッシベーション膜
１１には、ボンディングパッド９，４６を露出させるた
めの開口部１１ａ，１１ｂが形成される。また、パッシ
ベーション膜１１には、第２のｐ ⁺シリコン層５９の上
面にあたる部分に開口部６０が形成される。この後、開
口部６０から酸化膜７を除去することによって、ｐ⁺シ
リコン層５９上面を露出させる。

【００５０】次いで、図１６に示すように、パッシベー
ション膜１１の上面を全体的にエッチングレジスト６１
で被覆する。そして、フォトリソグラフィによって、第
２のｐ⁺シリコン層５９の上面にあたる部分に開口部６
１ａを形成する。このシリコン基板４２に対して陽極化
成を行なう。このとき、開口部６１ａにより第２のｐ ⁺
シリコン層５９のみが露出しているので、その第２のｐ
⁺シリコン層５９と埋め込まれた第１のｐ⁺シリコン層
５４とが選択的に多孔質シリコン層６２に変化する。次
に、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキ
サイド）等でアルカリエッチングを行なうことによっ
て、多孔質シリコン層６２をエッチングする。その結
果、多孔質シリコン層６２があった部分に凹部４が形成
される。また、第２のｎ⁺シリコン層５６よりなるマス
部６は、エピタキシャル成長層３よりなる片持梁５によ
り固定電極４３に対して所定の間隔で支持される。最後
に、不要となったエッチングレジスト６１を除去して加
速度センサ４１が得られる。

【００５１】さて、本実施例の加速度センサ４１であっ
ても、前記第一実施例の加速度センサ１と同様の作用効
果を奏することは明らかである。これに加えて、固定電
極４３と接続される電極取り出し部４４を形成し、その
電極取り出し部４４を配線パターン４５を介してボンデ
ィングパッド４６に接続した。そのため、固定電極４３
及びマス部６により構成されるコンデンサＣの容量の変
化を、シリコン基板４２の上面に形成したボンディング
パッド９，４６を介して容易に出力することができる。
また、シリコン基板４２からコンデンサＣの容量変化と
取り出す必要がないので、別の基板に形成した配線パタ
ーン上に限らず加速度センサ４１を任意の場所に実装す
ることができる。

【００５２】尚、本発明は以下のように変更してもよ
く、その場合にも同様の作用及び効果が得られる。１）上記第一実施例では、シリコン基板２を固定電極と
するとともに、コンデンサＣの出力端子１５としたが、
第二実施例のようにエピタキシャル成長層３に電極取り
出し部４４を形成し、加速度センサ１の上面からシリコ
ン基板２及びマス部６により構成されるコンデンサＣの
容量変化を出力するようにしてもよい。この構成による
と、第二実施例と同様に任意の場所に実装することがで
きる。

【００５３】２）上記第二実施例において、シリコン基
板４２上にコンデンサＣの容量変化に対して増幅等の処
理を行なう信号処理回路を通常のプロセスにより形成
し、その信号処理回路と加速度センサ４１とをボンディ
ングワイヤやアルミ配線等により接続して実施してもよ
い。この構成によると、加速度センサ４１と信号処理回
路とを一体にしたＩＣとすることができる。

【００５４】３）上記各実施例では、各加速度センサ
１，４１にそれぞれ１つのマス部６を形成して１次元の
加速度を検出するようにしたが、マス部６を複数形成し
て２次元又は３次元の加速度センサとして実施してもよ
い。

【００５５】４）上記各実施例において、ＴＭＡＨ以外
のアルカリ系エッチャントとして、例えばＫＯＨ、ヒド
ラジン、ＥＰＷ（エチレンジアミン−ピロカテコール−
水）等を使用してもよい。

【００５６】５）上記各実施例において、配線パターン
８，４５及びボンディングパッド９，４６を形成する材
料として、Ａl の他に例えばＡｕ等の金属を用いて実施
してもよい。また、導電性ポリマー等を用いて実施して
もよい。

【００５７】６）上記各実施例では、マス部６を略直方
体状に形成したが、略円柱状等の任意の形状に形成して
実施してもよい。以上、この発明の各実施例について説明したが、各実施
例から把握できる請求項以外の技術思想について、以下
にそれらの効果とともに記載する。

【００５８】イ）請求項１に記載の加速度センサにおい
て、エピタキシャル成長層３にｎ⁺シリコンよりなる電
極取り出し部４４を形成した加速度センサ。この構成に
よると、コンデンサの容量変化を容易に出力することが
できるとともに、任意の場所に実装可能となる。

【００５９】ロ）請求項１〜３，上記イ）に記載の加速
度センサにおいて、信号処理回路部を形成した加速度セ
ンサ。この構成によると、信号処理回路部を含めた加速
度センサとして小型化及び高速化を図ることができる。

【００６０】

【発明の効果】以上詳述したように請求項１〜３に記載
の発明によれば、電極の間隔を精度良く保つことが可能
な静電容量式加速度センサを提供することができる。ま
た、請求項４，５に記載の発明によれば、静電容量式加
速度センサを容易に製造することが可能な製造方法を提
供することができる。

【図面の簡単な説明】

【図１】(a) は第一実施例の加速度センサの平面図、
(b) はA-A 線断面図。

【図２】本発明の静電容量式加速度センサの等価回路
図。

【図３】製造工程を示す概略断面図。

【図４】製造工程を示す概略断面図。

【図５】(a) は製造工程を示す平面図、(b) は(a) の概
略断面図。

【図６】(a) は製造工程を示す平面図、(b) は(a) の概
略断面図。

【図７】製造工程を示す概略断面図。

【図８】製造工程を示す概略断面図。

【図９】(a) は第二実施例の加速度センサの平面図、
(b) はB-B 線断面図。

【図１０】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１１】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１２】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１３】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１４】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１５】(a) は製造工程を示す平面図、(b) は(a) の
概略断面図。

【図１６】製造工程を示す概略断面図。

【図１７】従来の加速度センサの概略断面図。

【符号の説明】

２…単結晶シリコン基板、３…エピタキシャル成長層、
４…凹部、５…片持梁、６…マス部、４２…単結晶シリ
コン基板、４３…固定電極、４４…電極取り出し部、７
…層間絶縁膜としての酸化膜、８…配線パターン、１１
…パッシベーション膜、２２，５４…第１のｐ⁺シリコ
ン層、２４…ｎ⁺シリコン層、２６，５９…第２のｐ⁺
シリコン層、２９，６１…多孔質シリコン層、５２…第
１のｎ⁺シリコン層、５６…第２のｎ⁺シリコン層、５
７…第３のｎ⁺シリコン層。

Claims

【特許請求の範囲】

【請求項１】固定電極と可動電極とにより構成するコ
ンデンサの容量の変化に基づいて印加される加速度を検
知する静電容量式加速度センサであって、表面側に凹部（４）が形成され、固定電極となる単結晶
シリコン基板（２）と、前記凹部（４）に変移可能に配置されるとともに、前記
単結晶シリコン基板（２）から所定の間隔を開けて保持
されてその単結晶シリコン基板（２）との間でコンデン
サを構成する可動電極となるマス部（６）と、前記単結晶シリコン基板（２）上に形成されたエピタキ
シャル成長層（３）からなり、前記マス部（６）を支持
する片持梁（５）と、を備えた静電容量式加速度セン
サ。
【請求項２】固定電極と可動電極とにより構成するコ
ンデンサの容量の変化に基づいて印加される加速度を検
知する静電容量式加速度センサであって、その上面に固定電極（４３）が形成された単結晶シリコ
ン基板（４２）と、前記固定電極（４３）の上面に形成された凹部（４）
と、前記凹部（４）に変移可能に配置されるとともに、前記
固定電極（４３）から所定の間隔を開けて保持されてそ
の固定電極（４３）との間でコンデンサを構成する可動
電極となるマス部（６）と、前記単結晶シリコン基板（４２）上に形成されたエピタ
キシャル成長層（３）からなり、前記マス部（６）を支
持する片持梁（５）と、を備えた静電容量式加速度セン
サ。
【請求項３】請求項２に記載の静電容量式加速度セン
サにおいて、前記単結晶シリコン基板（４２）はｐ型単結晶シリコン
基板であって、そのシリコン基板上面に形成されたｎ⁺
シリコンよりなる固定電極（４３）は、ｎ^-シリコンよ
りなる前記エピタキシャル成長（３）により埋め込まれ
ており、そのエピタキシャル成長層（３）には、固定電
極（４３）に接続される電極取り出し部（４４）が形成
された静電容量式加速度センサ。
【請求項４】不純物添加によって単結晶シリコン基板
（２）の表面側に、凹部（４）を形成するための領域の
第１のｐ⁺シリコン層（２２）を形成する工程と、前記ｎ⁺単結晶シリコン基板（２）の上面にｎ^-シリコ
ンからなるエピタキシャル成長層（３）を形成すること
によって、同エピタキシャル成長層（３）内に前記第１
のｐ⁺シリコン層（２２）を埋め込む工程と、不純物添加によって、前記マス部（６）を形成するため
の領域に、前記第１のｐ⁺シリコン層（２２）を前記コ
ンデンサの電極間隔となる厚さ残してｎ⁺シリコン層
（２４）を形成する工程と、不純物添加によって、前記第１のｐ⁺シリコン層（２
２）に到達する深さの略コ字状の第２のｐ⁺シリコン層
（２６）を形成する工程と、前記シリコン基板（２）の上面に層間絶縁膜（７）を形
成した後、前記マス部（６）に接続する配線パターン
（８）を形成した後、その配線パターン（８）を覆うパ
ッシベーション膜（１１）を形成する工程と、前記第１，第２のｐ⁺シリコン層（２２，２６）を形成
したシリコン基板（２）の上面にエッチングレジスト
（２８）を形成した状態で陽極化成処理を行なうことに
よって、前記第１，第２のｐ⁺シリコン層（２２，２
６）を多孔質シリコン層（２９）に変化させる工程と、前記多孔質シリコン層（２９）をアルカリエッチングに
よって除去することにより、凹部（４），片持梁（５）
及びマス部（６）を形成するとともに、マス部（６）を
単結晶シリコン基板（２）から所定の間隔を開けて配置
する工程とからなる請求項１に記載の静電容量式加速度
センサの製造方法。
【請求項５】不純物添加によって単結晶シリコン基板
（４２）の表面側に固定電極（４３）となる第１のｎ⁺
シリコン層（５２）を形成する工程と、不純物添加によって第１のｎ⁺シリコン層（５２）の上
面に、凹部（４）を形成するための領域に第１のｐ⁺シ
リコン層（５４）を形成する工程と、前記ｐ型単結晶シリコン基板（４２）の上面にｎ^-シリ
コンからなるエピタキシャル成長層（３）を形成するこ
とによって、同エピタキシャル成長層（３）内に前記第
１のｎ⁺シリコン層（５２）及びｐ⁺シリコン層（５
４）を埋め込む工程と、不純物添加によって、前記マス部（６）を形成するため
の領域に、前記第１のｐ⁺シリコン層（５４）を前記コ
ンデンサの電極間隔となる厚さ残して第２のｎ ⁺シリコ
ン層（５６）を形成する工程と、不純物添加によって、前記電極取り出し部（４４）に対
応した領域に、埋め込まれた第１のｎ⁺シリコン層（５
２）に届く深さの第３のｎ⁺シリコン層（５７）を形成
する工程と、不純物添加によって、前記第１のｐ⁺シリコン層（５
４）に届く深さの第２のｐ⁺シリコン層（５９）を形成
する工程と、シリコン基板（４２）の上面に層間絶縁膜（７）を形成
した後、前記マス部（６）に接続する配線パターン
（８，４５）を形成した後、その配線パターン（８，４
５）を覆うパッシベーション膜（１１）を形成する工程
と、前記シリコン基板（４２）の上面にエッチングレジスト
（６１）を形成した状態で陽極化成処理を行なうことに
よって、第１，第２のｐ⁺シリコン層（５４，５９）を
多孔質シリコン層（６２）に変化させる工程と、前記多孔質シリコン層（６２）をアルカリエッチングに
よって除去することにより、凹部（４），片持梁（５）
及びマス部（６）を形成するとともに、マス部（６）を
固定電極（４３）から所定の間隔を開けて配置する工程
とからなる請求項２又は３に記載の静電容量式加速度セ
ンサの製造方法。