JPH08510094A - 集積マイクロメカニカルセンサデバイス及びその製造方法 - Google Patents

Abstract

(57)【要約】 集積マイクロメカニカルセンサデバイスは基板（１）とこの上に配置された絶縁膜（２）とこの上に配置された単結晶シリコン膜（３）とを備えた基体（１０）を含んでおり、シリコン膜（３）は絶縁膜の表面までトレンチを有し、このトレンチの側壁とシリコン膜の絶縁膜側とは第１ドーピング（ｎ⁺）を有しシリコン膜はその残されている表面の少なくとも一部領域に第２ドーピング（ｎ^-）を有し、シリコン膜は第１領域（ＴＢ）にトランジスタ装置を有しかつ第２領域（ＳＢ）にセンサ装置を有し、このために第２領域の下の絶縁膜（２）は一部分を除去される。この種のセンサデバイスは公知のデバイスに比較してその特性及びその製造方法に関して多くの長所を有している。

Description

【発明の詳細な説明】 集積マイクロメカニカルセンサデバイス及びその製造方法 本発明は集積マイクロメカニカルセンサデバイス及びその製造方法に関する。 マイクロメカニカルセンサは特に安全性システムと関係して全ての技術分野、 例えばナビゲーションシステム及び自動車において益々普及している。この種の センサの大部分は圧力及び加速度センサによって形成されている。高い測定精度 を有しかつ測定量と出力信号との間に良好な比例性を有し信頼できかつ小形で簡 単に製造できしかも安価なセンサが求められる。 通常今日使用されている圧力又は加速度センサはファインメカニカルに又はシ リコンベースのＫＯＨエッチング技術（バルクマイクロマシニング）によって製 造されている。今まで一般に圧電効果によって作られたセンサ信号の評価はセン サとは独立して行われている。しかしながら最近の傾向は、センサならびにセン サ信号の評価回路及び場合によってはテスト回路が、シリコンプレーナ技術を基 礎にしてチップ上に集積されるインテリジェントセンサの開発へ向かっている。 ピエゾ抵抗性又は容量性のセンサ信号の評価ならびに直線化及び増幅は公知の技 術の半導体スイッチング回路を用いて行われる。この種のセンサは例えばエフ・ グーデンノーフの論文「集積加速度計が５０Ｇをみたときのエアバックブーム」 、刊行物「エレクトロニック・デザイン」、１９９１年８月８日発行、第４５頁 〜第５６頁により公知である。 従来製造されていたマイクロメカニカルセンサは比較的大きく、高価でしかも 精密ではないのに対して、上記論文は改善された実施形態を開示している。この 公知のいわゆる表面マイクロメカニカルセンサ（表面マイクロマシニング）は、 これに関して別の刊行物「マイクロマシニング及びＢＩＣＭＯＳと組み合せたア ナログ装置」（１９９１年１０月、セミコンダクター・インターナショナル社出 版参照）から明らかなように、、その製造のために２１個のマスク、すなわちセ ンサプロセス用の６個のマスクと、４μｍＢＩＣＭＯＳプロセス用の１５個のマ スクとを必要とする。容量性センサを形成するために必要な櫛状センサ素子は２ μ ｍの厚みのポリシリコン素子から構成されており、同様にポリシリコンから構成 されたばねを介して基板表面に結合される。 公知のセンサの製造方法は非常に労力が掛かりしかも高価である。さらに、セ ンサの機械的可動部用として使用されているポリシリコン膜が十分な機械的長時 間安定性を有しているかどうかについて信頼できない。この起こり得る時間的劣 化の他に、ポリシリコンの弾性係数又は固有応力のような機械的特性は製造中の その都度のプロセス条件に過敏に左右される。この固有応力を熱的に除去するに は製造プロセスに付加的な加熱工程を必要とするが、このことはセンサ内に同時 に集積される電子回路に悪影響を及ぼす。さらに製造プロセスにおいて半導体膜 の付加的な堆積が必要である。最近のサブμｍＢＩＣＭＯＳ回路をセンサの評価 回路用としてできるだけ使用しようとすると、その際に使用されたプロセス温度 が低いためにもはや応力のないポリシリコン膜を製造することはできない。 ドイツ連邦共和国特許出願公開第４３０９９１７号公報は上側に窒化シリコン 膜を備えた単結晶シリコン膜を使用することを開示している。 本発明は、基板とこの上に配置された単結晶シリコン膜とそれらの間の予め定 められた領域に配置された絶縁膜とを備えた基体が形成され、シリコン膜はその 表面からその下側境界面に至るトレンチを有し、シリコン膜ではトレンチの側壁 とシリコン膜の下側境界面側区域とが予め定められた第１ドーピングを有し、シ リコン膜は少なくとも一部領域に予め定められた第２ドーピングを有し、トラン ジスタ装置が絶縁膜上のシリコン膜の第１領域に設けられ、センサ装置が少なく とも部分的に絶縁膜の存在していないシリコン膜の第２領域に設けられている集 積マイクロメカニカルセンサデバイスを提案する。 本発明による集積マイクロメカニカルセンサデバイスの製造方法は、 基板上に配置された絶縁膜とその上に配置された単結晶シリコン膜とを備えた 基体を形成し、その場合シリコン膜は予め定められたドーピングを有するように する工程と、 絶縁膜の表面までシリコン膜内にトレンチをエッチング形成する工程と、 トレンチ壁にドープする工程と、 シリコン膜の第１領域にトランジスタ装置を作成する工程と、 シリコン膜の第２領域の下の絶縁膜を除去する工程と を備えている。 トレンチ壁にドープした後、トレンチには絶縁性酸化物膜を充填することがで きる。しかしながらトレンチはその製造後にドープされる酸化物（ドープされる 絶縁膜）を充填されると有利である。このドープされる酸化物はドープ源として トレンチ壁の後続のドーピングのために役立つ。トレンチ内の酸化物は絶縁膜と 関係してシリコン膜の第２領域の下では再び除去される。 本発明により製造されたセンサは単結晶シリコンを含んでいる。機械的可動部 用としてポリシリコン膜を使用することが回避されている。というのは、この可 動部用には単結晶シリコンが使用されているからである。単結晶シリコンは製造 プロセスのその都度のパラメータに依存しない公知の機械的特性を有している。 その上この機械的特性は時間的劣化を起こさず、それゆえ長時間安定性は非常に 大きい。 本発明は公知の利用可能なトレンチエッチング法および充填法を使用すること によって大規模にＶＬＳＩと互換性があるという別の利点を有している。さらに 本発明によるセンサデバイスは機械的に頑丈である。というのは、可動部はシリ コン膜内に設けられており、チップ表面上に存在していないからである。センサ の電極はチップ表面に対して垂直に立設されているので、センサの高い比容量（ 実装密度）が得られる。同時にスティッキング問題、すなわち洗浄工程時又は洗 浄工程後の面の付着が除かれる。というのは、センサデバイスの剛性は振動方向 に対して垂直な方向には非常に大きいからである。 最後に、本発明によるセンサデバイスは、バイポーラプロセス又はＢＩＣＭＯ Ｓプロセスを使用する際にセンサデバイスを製造するためのマスク個数がこの技 術における標準プロセスに比較して増えないという多大な利点を呈する。 本発明の実施態様は従属請求項に記載されている。 次に本発明を図面に基づいて詳細に説明する。 図１乃至図５はそれぞれ異なった製造工程における本発明によるデバイスの横 断面図を示す。 図６は容量性センサ装置の平面図を示す。 図１は集積マイクロメカニカルセンサデバイスの製造時に形成される基体１０ を示す。基板１上には絶縁膜２が配置され、この絶縁膜上には単結晶シリコン膜 ３が配置されている。基板は同様にシリコンから構成することができる。一般的 に絶縁膜２の厚みは０．５〜１μｍに選定され、一方シリコン膜３の膜厚は例え ば５〜２０μｍにすることができる。基板の結晶方位及びドーピングは任意であ る。シリコン膜３の方位及びドーピングはセンサデバイス及びその半導体回路装 置の製造時に使用された基礎技術に応じている。 図１の実施例においては、シリコン膜３の絶縁膜２側すなわちシリコン膜の下 側境界面側はｎ⁺ドープされ、一方シリコン膜の絶縁膜２とは反対側の表面区域 はｎ^-ドープされている。シリコン膜３のドーピングは本来のセンサ素子にとっ ては必要ではなく、専ら集積回路装置用に使用されなければならない技術に従っ ている。 図１による基体は例えばＤＷＢウエハであり、その場合ＤＷＢはダイレクト− ウエハ−ボンディングを意味する。この種のウエハは２つの半導体ウエハを貼り 合わせて構成され、、市場では図１に示された膜厚及びドーピングを有する高品 質のウエハとして入手することができる。図１に示されている基体の別の製造方 法はいわゆるＳＩＭＯＸ法の使用である（イー・ルーゲ及びハー・マーダ著「半 導体技術」シュプリンガー出版社、１９９１年発行、第３版、第２３７頁参照） 。その場合、絶縁膜は単結晶シリコン内へ酸素原子を深くイオン注入することに よって酸化シリコンから構成される。それにエピタキシー膜を続けることができ る。図１に示されている基体の第３の製造方法は、単結晶シリコン膜上及びその 上に配設された酸化シリコン膜上に最初にアモルファス的に又は多結晶的に堆積 されたシリコン膜がレーザ光線による溶解によって再結晶化される再結晶を利用 することである。 次の工程で、単結晶シリコン膜３内には例えば異方性ドライエッチングによっ て絶縁膜２の表面までトレンチがエッチング形成される。次にこのトレンチはド ープされる絶縁物質で満たされる。図２に示された実施例ではリン化ガラス（Ｐ ＳＧ）又はホウ素リン化ガラス（ＢＰＳＧ）を使用することができる。この種の ガラス膜の形成は例えばデー・ウイドマン、ハー・マーダ及びハー・フリードリ ッヒ著「高密度集積回路技術」（シュプリンガー出版社、１９８８年発行、第８ ０頁以降参照）により知られている。適当な温度処理で、リン及び場合によって はホウ素がリン化ガラスからシリコン膜３のトレンチ壁のシリコン内へ拡散して 入る。それによって、絶縁膜２とドープされる絶縁膜４とが前にエッチング形成 されたトレンチの底部で衝突するような図２に示された構造が生じる。トレンチ 壁は絶縁膜２に隣接するシリコン膜３の区域に相応してドープされる、すなわち この実施例ではｎ⁺ドープされる。 シリコン膜内へトレンチをエッチング形成してトレンチ壁にドープすることに よって、本来のセンサが設けられる領域ＳＢと、センサ信号を処理するための電 子評価回路、すなわち少なくとも１つのトランジスタ装置が設けられる領域ＴＢ とがパターン化され、互いに絶縁される。領域ＴＢは要求に応じてＣＭＯＳ、バ イポーラ又はその他のデバイスが組込まれる１つ又は複数の絶縁性ウェルを含ん でいる。この領域ＴＢ内に実現すべきトランジスタ装置が例えばバイポーラトラ ンジスタである場合、領域ＴＢの図２に示されている構造によって、、埋込みコ レクタ区域及び低インピーダンスのコレクタ端子がドープされたトレンチ壁の形 態で既に作られている。従来技術の装置に比較して、図２に示されている構造の 形成は埋込み区域用、チャネルストッパ用及びコレクタ用に別々のマスクプロセ ス及びドーピングプロセスを必要としない。エピタキシープロセスは同様になく すことができる。 図２の構造から出発して、次に領域ＴＢにトランジスタ装置が形成される。こ のトランジスタ装置は標準的なバイポーラプロセス又はＢＩＣＭＯＳプロセスに よって製造することができる。この種のプロセスの例は例えば上述したウイドマ ン、マーダ及びフリードリッヒ著の刊行物「高密度集積回路技術」により知られ ている。バイポーラトランジスタ構造の場合例えば図２から出発して最初にベー ス区域を作成し、ＢＩＣＭＯＳプロセスの場合最初にｐウェル又はｎウェルを形 成することができる。 勿論、図２の構造から出発して、同様に基体内にＭＯＳトランジスタ装置を実 現することも可能である。この場合も同様に標準的なプロセスはトランジスタ構 造用に設けられた領域ＴＢ内でｐウェル又はｎウェルの形成を開始する。 トランジスタ装置を形成している間、センサ素子用に設けられた領域ＳＢは適 当なマスクによって覆われている。図３によれば、例えば、コレクタＣが埋込み 区域ＢＬと高ドープされた低インピーダンスのトレンチ壁ＣＡとを介して低イン ピーダンスにてコレクタ端子Ｋに結合されたバイポーラトランジスタが作られて いる。ｐドープされたベースはベース端子Ｂに結合されている。同様に、エミッ タ端子Ｅは高ドープされたｎ⁺⁺区域上に配置されている。トランジスタのベース 領域、エミッタ領域及びコレクタ領域は特に酸化シリコンＳｉＯ₂から成る絶縁 区域Ｉ１〜Ｉ３を介して互いに絶縁されている。次に装置全体の上にパッシベー ション膜Ｐが設けられる。例えばこのパッシベーション膜は窒化シリコンＳｉ₃ Ｎ₄から構成することができる。 トランジスタ装置の形成に続いて、センサ領域ＳＢ上のパッシベーション膜Ｐ がレジストマスクによって除去され、その後まずセンサ領域のトレンチ内のドー プされる絶縁膜４が除去され、さらにその後センサ領域ＳＢの少なくとも一部区 域内の絶縁膜２が除去される。これは例えばウエットケミカルエッチングプロセ ス又はドライエッチングプロセスによって行うことができる。絶縁膜２はセンサ 素子の可動電極の下では完全に除去され、センサ素子の非可動電極の下では完全 に除去されず、それにより非可動電極はその後も基板１に機械的に結合されてい る。 図４はセンサ領域ＳＢの可動電極ＢＥ１、ＢＥ２の横及び下に位置する絶縁膜 ４及び絶縁膜２を除去した後の装置を示す。固定電極ＦＥ１、ＦＥ２、ＦＥ３の 下には絶縁膜２がまだ一部分に存在している。図４の装置においては、トランジ スタ領域ＴＢは図３とは異なった形態でパターン化されている。図４の装置にお けるシリコン膜３のドーピング状態は図２に比較して何にも変わっていないのに 対して、図４のトランジスタ領域ではセンサ領域の周縁部に酸化物膜５が設けら れている。トランジスタ領域はパッシベーション膜Ｐ及びこの上に位置するレジ ストマスクＦＭによって覆われている。 可動電極ＢＥｉの領域の下の絶縁膜２を除去する際に発生する付着問題（ステ ィッキング）を出来るだけ解決するために、昇華性薬剤、例えばシクロヘキサン 又はジクロルベンゼンを使用することができる。 絶縁膜の上述した除去に続いてマスクＦＭが除去される。 図５はセンサ構造の横断面図を示し、図６にそのセンサ構造の平面図を示す。 このセンサはばね要素Ｆ１、Ｆ２及び図示されていない別のばね要素を介してシ リコン膜３に懸吊された可動の質量部Ｍを持つ加速度センサである。この質量部 Ｍは固定電極ＦＥ１０〜ＦＥ１３ならびにＦＥ１ｉの間の領域内へ自由に突入す るフィンガー状可動電極ＢＥ１０、ＢＥ１１及びＢＥ１ｉを有している。可動電 極ＢＥｉと固定電極ＦＥｉとの間には、電極のトレンチ壁が高ドープされている ので、図６及び図５ａに単に記号で示した容量が形成されている。図５ａは図６ に記入されているＡ−Ａ線に沿った断面図、図５ｂはＢ−Ｂ線に沿った断面図を 示す。センサ部の製造時に質量部の下の絶縁膜を確実に除去することができるよ うにするために、質量部Ｍは孔Ｌを含んでいる。しかしながら基本的にはこの孔 は無理には必要でない。図６にはセンサ構造を形成するために使用された特殊マ スクの領域が概略的に示されている。この特殊マスクＳＭによって規定された領 域内では、可動電極、質量部及びばねの横及び下方に位置するトレンチ及び絶縁 膜から、ドープされる絶縁物質の除去が完全に行われる。 図５ｃは図５ａ及び図５ｂもしくは図６のセンサ構造によって得られた等価回 路図を示す。可動電極ＢＥｉすなわちＢＥ１０〜ＢＥ１ｉは質量部Ｍ及びばねＦ ｉを介して端子ＢＥＡに接続可能である。固定電極はコンデンサの固定板に相当 する端子ＡＥ、ＣＥに対で接続される。可動電極はコンデンサの可動板を形成し 、それゆえ図５ｃは差動コンデンサを表している。 ２つの固定電極間の間隙ＺＲ（図５ａ参照）からはドープされる絶縁物質を除 去することができる。しかしながら、固定電極の間隙とその下に位置してそれぞ れの固定電極側に面する絶縁膜とを残すことは可能である。その前提は可動電極 の下方及び間に位置する絶縁膜及びドープされる絶縁物質のみを除去することの できる別のマスクである。 固定電極は、図５もしくは図６の構造の代わりに、前に引用した刊行物「エレ クトロニック・デザイン」と同じ方法で基板１もしくは絶縁膜２に機械的に結合 することができる。アンカによる固定は片持ち形電極を形成するが、このことは 付加的な測定誤差が測定精度にネガティブに作用しないようにするために固定電 極がこの固定電極に作用する加速力に対して十分曲がり難くなければならないこ とを意味する。 図６に示されたセンサ装置は図示の矢印方向における質量部の動きに敏感に感 応する。フィンガー状容量性可動電極の許容変位は固定電極に対する隙間間隔す なわち約１μｍより小さい。それゆえセンサ装置の評価回路は制御ループとして 、差動コンデンサによって形成された部分容量がその都度等しくなるように制御 電圧が質量部の変位とは反対に作用するように構成されると有利である。この方 法は、零点法でありそれゆえ容量変化を決定するための絶対法より一般に精密で あるという利点を有している。 図５もしくは図６に示された２つのセンサ装置が位置を互いに９０°ずらされ て使用される場合、二次元の加速度測定が可能である。それぞれの質量部の振動 方向は２つの互いに垂直な方向でのチップ面の振動方向に位置する。上述した技 術は同様に差圧センサの製造にも適用することができる。 本発明は次の利点を有している。 センサ質量部、電極、及び可撓レバーすなわちセンサの懸吊ばねはモノシリコ ンから構成され、それゆえ可動部に関してはポリシリコンによって知られている 捻じれ及び応力がなくされている。 センサの質量部と、可撓レバーのばね定数と、容量性センサの場合センサ容量 とは互いに独立して調整可能でり、、それゆえ優秀なセンサアレイを実現するこ とができる。電極はチップ面に対して垂直に立設され、、それゆえ大きな容量面 が得られるので、センサ装置はセンサを高密度に実装することができる。抵抗モ ーメントが電極厚みの３乗に比例するので、振動方向に対して垂直な電極の剛性 は非常に大きい。このような理由から場合によっては付着問題つまりスティッキ ング問題は発生せず、それゆえ付着を防ぐための薬剤は必要とされない。 センサの可動部はシリコン内すなわちシリコン膜内に設けられ、チップ表面上 に存在していないので、センサは機械的に非常に頑丈である。チップ面内に電極 及び質量部を配置することによって、さらにチップ面内での過負荷保護が自動的 に得られる。 インテリジェントセンサの評価回路用の基礎技術としてバイポーラ標準プロセ ス又はＢＩＣＭＯＳ標準プロセスを使用すると、マスク個数は増えない。それに よって、相当の費用を節約することができ、しかも製造プロセスを全体的に簡単 にすることができる。 基本的に本発明による方法もしくはセンサデバイスは公知の全ての技術と組合 わせることができる。特に、センサデバイスはＶＬＳＩと互換性を有し、それゆ えパターン幅は１μｍ以下で得ることができる。従って、製造時に使用する方法 には半導体技術により公知のトレンチエッチング法及び充填法ならびに通常の半 導体法がある。

【手続補正書】 【提出日】１９９６年３月１８日 【補正内容】 請求の範囲 １．ａ）基板（１）上に配置された絶縁膜（２）とその上に配置された単結晶シ リコン膜（３）とを備えた基体を形成し、その際シリコン膜は予め定められたド ーピング（ｎ⁺、ｎ^-）を有するようにする工程、 ｂ）絶縁膜の表面までシリコン膜内にトレンチをエッチング形成する工程、 ｃ）トレンチ壁にドープする工程 ｄ）シリコン膜の第１領域（ＴＢ）にトランジスタ装置を形成する工程、 ｅ）シリコン膜の第２領域（ＳＢ）の下の絶縁膜（２）を除去する工程、 を有することを特徴とする集積マイクロメカニカルセンサデバイスの製造方法。 ２．シリコン膜ではその絶縁膜側に予め定められた第１ドーピング（ｎ⁺）、そ の表面区域に予め定められた第２ドーピング（ｎ^-）を有することを特徴とする 請求項１記載の方法。 ３．トレンチはａ）工程後ドープされる絶縁物質（４）で充填され、ｅ）工程前 に第２領域（ＳＢ）で露出され ることを特徴とする請求項１又は２記載の方法。 ４．トレンチはａ）工程後リン化ガラスで充填され、ｅ）工程前に第２領域（Ｓ Ｂ）で露出され ることを特徴とする請求項１乃至３の１つに記載の方法。 ５．トレンチ壁はシリコン膜（３）の予め定められた第１ドーピング（ｎ⁺）に 応じてドープされることを特徴とする請求項１乃至４の１つに記載の方法。 ６．トランジスタ装置はバイポーラ標準プロセス、ＭＯＳ標準プロセス、又はバ イポーラ標準プロセスとＭＯＳ標準プロセスとの組合わせに基づいて形成される ことを特徴とする請求項１乃至５の１つに記載の方法。 ７．トランジスタ装置の形成後、センサ領域（ＳＢ）内のパッシベーション膜（ Ｐ）が除去され、その後センサ領域のトレンチ内の絶縁物質及びシリコン膜の下 の絶縁膜が除去されることを特徴とする請求項１乃至６の１つに記載の方法。 ８．基板（１）とこの上に配置された単結晶シリコン膜（３）とそれらの間の予 め定められた領域に配置された絶縁膜（２）とを備えた基体（１０）が形成され 、シリコン膜（３）はその表面からその下側境界面に至るトレンチを有し、シリ コン膜（３）ではトレンチの側壁とシリコン膜の下側境界面側とが予め定められ た第１ドーピング（ｎ⁺）を有し、シリコン膜は少なくとも一部領域に予め定め られた第２ドーピング（ｎ^-）を有し、トランジスタ装置が絶縁膜（２）上のシ リコン膜の第１領域（ＴＢ）に設けられ、センサ装置が少なくとも一部分には絶 縁膜の存在していないシリコン膜の第２領域（ＳＢ）に設けられていることを特 徴とする集積マイクロメカニカルセンサデバイス。 ９．第１領域（ＴＢ）のトレンチは絶縁物質（４）で充填されていることを特徴 とする請求項８記載のデバイス。 １０．トランジスタ装置として、バイポーラ装置、ＭＯＳ装置、又はバイポーラ −ＭＯＳ装置が設けられていることを特徴とする請求項８又は９記載のデバイス 。 １１．センサ装置は少なくとも１つのばね（Ｆ１）のところで吊り下げられてい ることを特徴とする請求項８乃至１０の１つに記載のデバイス。 １２．センサ装置は容量性又はピエゾ抵抗性のセンサとして形成されていること を特徴とする請求項８乃至１１の１つに記載のデバイス。

Claims (1)

1. 【特許請求の範囲】 １．ａ）基板（１）上に配置された絶縁膜（２）とその上に配置された単結晶シ リコン膜（３）とを備えた基体を形成し、その際シリコン膜は予め定められたド ーピング（ｎ⁺、ｎ^-）を有するようにする工程、 ｂ）絶縁膜の表面までシリコン膜内にトレンチをエッチング形成する工程、 ｃ）トレンチ壁にドープする工程 ｄ）シリコン膜の第１領域（ＴＢ）にトランジスタ装置を形成する工程、 ｅ）シリコン膜の第２領域（ＳＢ）の下の絶縁膜（２）を除去する工程、 を有することを特徴とする集積マイクロメカニカルセンサデバイスの製造方法。 ２．シリコン膜ではその絶縁膜側に予め定められた第１ドーピング（ｎ⁺）、そ の表面区域に予め定められた第２ドーピング（ｎ^-）を有することを特徴とする 請求項１記載の方法。 ３．トレンチはドープされる絶縁物質（４）で充填されていることを特徴とする 請求項１又は２記載の方法。 ４．トレンチはリン化ガラスで充填されていることを特徴とする請求項１乃至３ の１つに記載の方法。 ５．トレンチ壁はシリコン膜（３）の予め定められた第１ドーピング（ｎ⁺）に 応じてドープされることを特徴とする請求項１乃至４の１つに記載の方法。 ６．トランジスタ装置はバイポーラ標準プロセス、ＭＯＳ標準プロセス、又はバ イポーラ標準プロセスとＭＯＳ標準プロセスとの組合わせに基づいて形成される ことを特徴とする請求項１乃至５の１つに記載の方法。 ７．トランジスタ装置の形成後、センサ領域（ＳＢ）内のパッシベーション膜（ Ｐ）が除去され、その後センサ領域のトレンチ内の絶縁物質及びシリコン膜の下 の絶縁膜が除去されることを特徴とする請求項１乃至６の１つに記載の方法。 ８．基板（１）とこの上に配置された単結晶シリコン膜（３）とそれらの間の予 め定められた領域に配置された絶縁膜（２）とを備えた基体（１０）が形成され 、シリコン膜（３）はその表面からその下側境界面に至るトレンチを有し、シリ コン膜（３）ではトレンチの側壁とシリコン膜の下側境界面側とが予め定められ た第１ドーピング（ｎ⁺）を有し、シリコン膜は少なくとも一部領域に予め定め られた第２ドーピング（ｎ^-）を有し、トランジスタ装置が絶縁膜（２）上のシ リコン膜の第１領域（ＴＢ）に設けられ、センサ装置が少なくとも一部分には絶 縁膜の存在していないシリコン膜の第２領域（ＳＢ）に設けられていることを特 徴とする集積マイクロメカニカルセンサデバイス。 ９．第１領域のトレンチは絶縁物質（４）で充填されていることを特徴とする請 求項８記載のデバイス。 １０．トランジスタ装置として、バイポーラ装置、ＭＯＳ装置、又はバイポーラ −ＭＯＳ装置が設けられていることを特徴とする請求項８又は９記載のデバイス 。 １１．センサ装置は少なくとも１つのばね（Ｆ１）のところにあることを特徴と する請求項８乃至１０の１つに記載のデバイス。 １２．センサ装置は容量性又はピエゾ抵抗性のセンサとして形成されていること を特徴とする請求項８乃至１１の１つに記載のデバイス。 １３．センサ装置は個別デバイスとして評価回路とは別々に形成されていること を特徴とする請求項８乃至１２の１つに記載のデバイス。