JPH11330493A - シリコン基板の陽極化成方法、それを利用した加速度センサの製造方法、加速度センサ - Google Patents

Abstract

(57)【要約】 【課題】 設計領域を確実にかつ選択的にポーラス化す
るでき、処理効率のよいシリコン基板の陽極化成方法を
提供すること。 【解決手段】 ｐ型単結晶シリコン基板２と二層構造の
エピタキシャル成長層４，６との界面に、ｎ型シリコン
埋込層２１を形成する。ｎ型シリコン埋込層２１の上層
部においてシリコン拡散層５，７により側面側から包囲
される領域に、ｐ型シリコン埋込拡散層１９を形成す
る。ｐ型シリコン埋込拡散層１９に対応する位置に同層
の面積よりも小さな面積の開口部２１ａを、ｎ型シリコ
ン埋込層２１に形成しておく。この状態にてふっ酸溶液
２４中で直流電源１５の陽極側にｐ型単結晶シリコン基
板２を接続して通電する。その結果、二層構造のエピタ
キシャル成長層４，６の一部をポーラス化することな
く、それら４，６を側面側及び下面側から包囲する部分
を選択的にポーラス化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板の陽
極化成方法、それを利用した加速度センサの製造方法、
加速度センサに関するものである。

【０００２】

【従来の技術】近年、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に加速度センサが利用
されている。このような加速度センサの一種としては、
シリコン基板の表面側にマス部が変位可能に形成され、
そのマス部の上面に歪みゲージが形成された表面型の加
速度センサが知られている。特に最近では、マス部を形
成する方法として陽極化成技術が利用されている。ここ
で、陽極化成を使用した従来の表面型の加速度センサ４
１の製造手順の一例を、図７〜図９に基づき簡単に説明
する。

【０００３】図７には、陽極化成に供されるｐ型単結晶
シリコン基板４２が示されている。ｐ型単結晶シリコン
基板４２の表面側における所定領域には、ｐ⁺ シリコン
埋込層４３が形成されている。ｐ型単結晶シリコン基板
４２上には、ｎ型シリコンからなる第１のエピタキシャ
ル成長層４４が全体的に積層されている。第１のエピタ
キシャル成長層４４の所定領域には、ｐ⁺ シリコン拡散
層４５が埋め込まれるようにして形成されている。第１
のエピタキシャル成長層４４上には、ｎ型シリコンから
なる第２のエピタキシャル成長層４６が全体的に積層さ
れている。第２のエピタキシャル成長層４６の所定領域
には、ｐ⁺ シリコン拡散層４７が形成されている。第２
のエピタキシャル成長層４６上には、酸化膜４８、配線
パターン４９、パッシベーション膜５０及び金属保護膜
５１が形成されている。図示しない歪みゲージも、第２
のエピタキシャル成長層４６内に既に形成されている。
なお、ｐ⁺ シリコン拡散層４７は外部に露出されてい
る。ｐ型単結晶シリコン基板４２の裏面側には全体的に
酸化膜５２が形成されている。酸化膜５２上には電極層
５３が形成されていて、その電極層５３とｐ型単結晶シ
リコン基板４２上とは接続用開口部５４を介して電気的
に接続されている。

【０００４】陽極化成においては、直流電源５５の陽極
側に前記電極層５３を接続するとともに、陰極側に図示
しない対向電極を接続する。この状態でｐ型単結晶シリ
コン基板４２及び対向電極をふっ酸溶液中に浸漬する。
すると、基板裏面側から表面側に向かう方向に直流電流
が流れ、それと反対方向にポーラス化が選択的に進行す
るようなっている（図７参照）。同図においてＩは電流
の流れを示している。そして、このような陽極化成を経
ると、主としてｐ⁺ シリコン埋込層４３、ｐ⁺シリコン
拡散層４５及びｐ⁺ シリコン拡散層４７の部分が多孔質
シリコン層５６に改質される（図８参照）。

【０００５】この後、多孔質シリコン層５６をアルカリ
でエッチングすることにより、多孔質シリコン層５６が
ある部分を選択的に溶解除去して空洞化する。その結
果、両エピタキシャル成長層４４，４６にマス部５７が
形成され、図９のような加速度センサ４１を得ることが
できる。

【０００６】

【発明が解決しようとする課題】ところが、従来方法で
は陽極化成されるべき領域（設計領域）とは無関係の領
域にまで直流電流が流れてしまい、それが原因となって
化成速度が遅くなるという問題があった。ゆえに、処理
効率のよい陽極化成方法が望まれていた。

【０００７】また、従来方法ではポーラス化される範囲
が設計領域よりも広がってしまうため、狙ったセンサ形
状を実現することが極めて困難であり、設計値通りのセ
ンサ特性を得ることができなかった。

【０００８】さらに、従来方法ではアルカリで溶解除去
される無駄な分が多いため、経済的ではないという欠点
もあった。また、従来方法ではポーラス化が基板外周部
にまで広がって側壁に孔を開けてしまうおそれがあっ
た。従って、これを未然に回避するためには、基板サイ
ズを大型化せざるを得なかった。

【０００９】本発明は上記の課題に鑑みてなされたもの
であり、その第１の目的は、設計領域を確実にかつ選択
的にポーラス化することが可能であって、しかも処理効
率のよいシリコン基板の陽極化成方法を提供することに
ある。

【００１０】本発明の第２の目的は、小型かつ高感度・
高強度であって経済性にも優れた表面型の加速度センサ
を提供することにある。本発明の第３の目的は、上記の
優れた加速度センサを確実に得ることができる製造方法
を提供することにある。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、ｐ型単結晶シリコン
基板の表面側に積層されたｎ型シリコンからなる二層構
造のエピタキシャル成長層の所定領域に、ｐ型不純物を
高濃度で含むシリコン拡散層を形成し、ふっ酸溶液中で
直流電源の陽極側に前記ｐ型単結晶シリコン基板を接続
することにより、その裏面側から表面側に向かう方向に
直流電流を流してそれと反対方向にポーラス化を選択的
に進行させる陽極化成方法において、前記ｐ型単結晶シ
リコン基板と前記二層構造のエピタキシャル成長層との
界面にｎ型シリコン埋込層を形成し、そのｎ型シリコン
埋込層の上層部において前記シリコン拡散層により側面
側から包囲される領域にｐ型シリコン埋込拡散層を形成
し、前記ｐ型シリコン埋込拡散層に対応する位置に同層
の面積よりも小さな面積の開口部を前記ｎ型シリコン埋
込層に形成しておくことにより、前記二層構造のエピタ
キシャル成長層の一部をポーラス化することなく、それ
らを側面側及び下面側から包囲する部分をポーラス化す
ることを特徴とするシリコン基板の陽極化成方法をその
要旨とする。

【００１２】請求項２に記載の発明は、請求項１におい
て、前記ｐ型シリコン埋込拡散層におけるｐ型不純物の
濃度は、前記ｎ型シリコン埋込層におけるｎ型不純物の
濃度の１０倍以上に設定されていることとした。

【００１３】請求項３に記載の発明は、請求項１または
２において、前記ｐ型シリコン埋込拡散層の厚さは５μ
ｍ〜１０μｍであり、前記ｎ型シリコン埋込層の厚さは
１０μｍ〜２０μｍであることとした。

【００１４】請求項４に記載の発明は、請求項１乃至３
のいずれか１項において、前記ｐ型単結晶シリコン基板
の裏面側には絶縁層を介して電極層が形成され、前記電
極層と前記ｐ型単結晶シリコン基板とは前記絶縁層に形
成された接続用開口部を介して電気的に接続され、前記
接続用開口部は前記開口部に対応する位置に設けられて
いることとした。

【００１５】請求項５に記載の発明は、シリコン基板の
表面側にマス部が変位可能に形成され、そのマス部の上
面に歪みゲージが形成された表面型の加速度センサにお
いて、中央に開口部を有するｎ型シリコン埋込層からな
るストッパ構造を前記マス部の下方に備えることを特徴
とする加速度センサをその要旨とする。

【００１６】請求項６に記載の発明は、シリコン基板の
表面側にマス部が変位可能に形成され、そのマス部の上
面に歪みゲージが形成された表面型の加速度センサを製
造する方法において、前記歪みゲージ及びそれに接続す
る配線パターンを形成する工程を経たシリコン基板に対
して請求項１乃至４のいずれか１項に記載の陽極化成方
法を実施することにより、前記二層構造のエピタキシャ
ル成長層の一部をその側面側及び下面側から包囲する部
分を選択的に多孔質シリコン層に改質する工程と、前記
多孔質シリコン層をアルカリエッチングで溶解除去する
ことによって同多孔質シリコン層がある部分を空洞化す
ることにより、前記マス部を形成する工程とを含むこと
を特徴とするシリコン基板の陽極化成方法を利用した加
速度センサの製造方法をその要旨とする。

【００１７】以下、本発明の「作用」について説明す
る。請求項１〜４に記載の発明によると、ｐ型シリコン
埋込拡散層に対応する位置に同層の面積よりも小さな面
積の開口部をｎ型シリコン埋込層に形成しておくことに
より、ｐ型単結晶シリコン基板において開口部に対応す
る領域に直流電流を絞るようにして集中的に流すことが
できる。従って、設計領域とは無関係の領域に直流電流
が流れにくくなり、その分だけ化成速度が速くなる。よ
って、設計領域のみを効率よくポーラス化することがで
きる。また、この方法であると、ポーラス化が基板外周
部にまで広がって側壁に孔を開けてしまう心配もないの
で、基板サイズの大型化が不要になり、かつ狙ったセン
サ形状を実現することが比較的容易となる。

【００１８】請求項２に記載の発明によると、ｎ型シリ
コン埋込層及びｐ型シリコン埋込拡散層における不純物
の濃度の比を好適範囲に設定することにより、両層にお
ける直流電流の流れやすさに必要充分な差をつけること
ができる。従って、ｐ型シリコン埋込拡散層を流れる直
流電流が、それと隣接しているｎ型シリコン埋込層の側
に流れ込みにくくなる。このため、開口部に対応する領
域に直流電流をより確実に集中させることができ、基板
外周部への直流電流の広がりがより確実に抑制される。

【００１９】請求項４に記載の発明によると、前記開口
部のみならず接続用開口部を設けた場合、直流電流がｐ
型単結晶シリコン基板における１箇所ではなく２箇所に
て絞られることで集中化する。ゆえに、開口部及び接続
用開口部に対応する領域に直流電流をよりいっそう確実
に集中させることができ、基板外周部への直流電流の広
がりがよりいっそう確実に抑制される。

【００２０】請求項５に記載の発明によると、大きな加
速度の印加によってマス部が下方に大きく変位しようと
したとき、その下方に位置するストッパ構造に対してマ
ス部の下面が当接する。その結果、マス部のそれ以上の
下方変位が規制され、マス部の破壊が未然に防止され
る。このため、高強度の表面型の加速度センサとなる。

【００２１】請求項６に記載の発明によると、上記の優
れた陽極化成方法を利用していることから、設計領域の
みを確実にポーラス化することができる。従って、アル
カリで溶解除去される無駄な分が確実に減り、基板サイ
ズが小さくても大きなマス部を比較的容易に形成するこ
とが可能となる。ゆえに、小型かつ高感度である表面型
の加速度センサを確実に得ることができる。また、陽極
化成処理により残ったｎ型シリコン埋込層はいわばマス
部のストッパ構造として機能しうるため、高強度の表面
型の加速度センサとすることができる。

【００２２】

【発明の実施の形態】以下、本発明を表面型加速度セン
サ１の製造方法に具体化した一実施の形態を図１〜図５
に基づき詳細に説明する。

【００２３】図１には、本実施形態の陽極化成に供され
るｐ型単結晶シリコン基板２が示されている。本実施形
態では、直方体状をした面方位（１１０）のｐ型単結晶
シリコン基板２を使用している。その厚さは５００μm
〜６００μm 程度である。ｐ型単結晶シリコン基板２上
には、ｎ型単結晶シリコンからなる第１のエピタキシャ
ル成長層４が全体的に積層されている。第１のエピタキ
シャル成長層４は、二層構造のエピタキシャル成長層を
構成する層のうち内層側に位置するものである。第１の
エピタキシャル成長層４の厚さは約２０μｍに設定され
ている。第１のエピタキシャル成長層４の所定領域に
は、ｐ⁺ シリコン拡散層５が埋め込まれるようにして形
成されている。第１のエピタキシャル成長層４上には、
ｎ型単結晶シリコンからなる第２のエピタキシャル成長
層６が全体的に積層されている。第２のエピタキシャル
成長層６は、二層構造のエピタキシャル成長層を構成す
る層のうち外層側に位置するものである。第２のエピタ
キシャル成長層６の厚さは約２０μｍに設定されてい
る。即ち、エピタキシャル成長層４，６の二層分の厚さ
は４０μｍ程度となっている。第２のエピタキシャル成
長層６の所定領域には、ｐ⁺ シリコン拡散層７が形成さ
れている。なお、ｐ⁺ シリコン拡散層７の形成位置はｐ
⁺ シリコン拡散層５の形成位置に対応しており、両層
７，５は互いに接している。

【００２４】第２のエピタキシャル成長層６の表層には
拡散歪みゲージ（図示略）が複数箇所に形成されてい
る。これらの拡散歪みゲージは例えばブリッジ接続され
る。矩形状をしたマス部本体は、４本のビーム部によっ
て変位可能に支持される。なお、各ビーム部については
マス部本体とは異なり肉薄に（エピタキシャル成長層の
一層分の厚さ程度に）形成される。これらの拡散歪みゲ
ージは、加速度印加時に生じるビーム部の歪みにより、
自身の抵抗値を増加または減少させる。そして、このよ
うなピエゾ抵抗効果による抵抗値の変化を検出すること
により、加速度の大きさ・方向が検知されるようになっ
ている。

【００２５】図１に示されるように、第２のエピタキシ
ャル成長層６の上面には、層間絶縁層としての薄いシリ
コンの酸化膜（ＳｉＯ₂ 膜）８が形成されている。この
酸化膜８の上面には、スパッタリングや真空蒸着等の物
理的成膜法によって、アルミニウム製の配線パターン９
及び図示しないボンディングパッドが形成されている。
また、酸化膜８の所定部分、即ち拡散歪みゲージの両端
に対応する部分には、層間接続用のコンタクトホール
（図示略）が形成されている。コンタクトホールは、配
線パターン９とその下層にある拡散歪みゲージとを電気
的に接続している。そして、これらの配線パターン９は
ボンディングパッドにそれぞれ電気的に接続されてい
る。配線パターン９等の導体層及び酸化膜８は、表層に
おける絶縁を図るためのパッシベーション膜（ＳｉＮ
膜）１０によって全体的に覆われている。さらにパッシ
ベーション膜１０は金属保護膜１１によって全体的に覆
われている。パッシベーション膜１０や金属保護膜１１
は、上記と同様の物理的成膜法によって形成される。な
お、パッシベーション膜１０や金属保護膜１１にはそれ
ぞれ開口部１０ａ，１１ａが設けられており、そこから
はｐ⁺ シリコン拡散層７が外部に露出している。

【００２６】図１に示されるように、ｐ型単結晶シリコ
ン基板２は、ｎ型シリコンからなるｎ型シリコン埋込層
２１を備えている。ｎ型シリコンはｐ型シリコンよりも
陽極化成に寄与するホールが少ないという特徴を有す
る。ｎ型シリコン埋込層２１は、ｐ型単結晶シリコン基
板２と第１のエピタキシャル成長層４との界面付近に存
在する。このようなｎ型シリコン埋込層２１は、従来公
知の手法によるｎ型不純物の打込み・拡散により形成さ
れることができる。なお、ｎ型シリコン埋込層２１の所
定領域には、略円形状の開口部２１ａが形成されてい
る。

【００２７】図１に示されるように、ｐ型単結晶シリコ
ン基板２は、ｐ型シリコン埋込拡散層としてのｐ⁺ シリ
コン埋込拡散層１９を前記ｎ型シリコン埋込層２１の上
層部に備えている。ｐ⁺ シリコン埋込拡散層１９は、厚
さ方向からｐ型単結晶シリコン基板２を投影したとき、
ｐ⁺ シリコン拡散層７及びｐ⁺ シリコン拡散層５によっ
て側面側から包囲されるような領域に存在する。このよ
うなｐ⁺ シリコン埋込拡散層１９は、従来公知の手法に
よるｐ型不純物の打込み・拡散により形成されることが
できる。

【００２８】ｎ型シリコン埋込層２１の開口部２１ａ
は、ｐ⁺ シリコン埋込拡散層１９のほぼ中央部に対応す
る位置に存在する。そして、この開口部２１ａは、ｐ⁺
シリコン埋込拡散層１９の面積よりも小さな面積となる
ようにあらかじめ設計されている。

【００２９】ここで、ｐ⁺ シリコン埋込拡散層１９にお
けるｐ型不純物の濃度は、ｎ型シリコン埋込層２１にお
けるｎ型不純物の濃度の１０倍以上に、好ましくは１０
倍以上１００００倍以下に、最も好ましくは１０倍以上
１００倍以下に設定されることがよい。かかる不純物濃
度比が１０倍よりも小さいと、ｐ⁺ シリコン埋込拡散層
１９及びｎ型シリコン埋込層２１における直流電流の流
れやすさに必要充分な差をつけることができなくなる。
従って、ｐ⁺ シリコン埋込拡散層１９を流れる直流電流
が、それと隣接しているｎ型シリコン埋込層２１の側に
流れ込みやすくなるおそれがある。本実施形態では上記
の事情に鑑みて、ｎ型不純物の濃度を５Ｅ×１０¹⁹ｃｍ
^-3前後に、ｐ型不純物の濃度を５Ｅ×１０ ²⁰ ｃｍ^-3前
後に設定している。

【００３０】また、ｐ⁺ シリコン埋込拡散層１９の厚さ
は５μｍ〜１０μｍであることがよく、ｎ型シリコン埋
込層２１の厚さは１０μｍ〜２０μｍであることがよ
い。ｐ⁺ シリコン埋込拡散層１９が薄すぎると、直流電
流の流れる経路が充分に確保されなくなり、処理効率を
却って低下させるおそれがあるからである。逆に、ｐ⁺
シリコン埋込拡散層１９が厚すぎると、その分だけｎ型
シリコン埋込層２１が薄くなる結果、ｎ型シリコン埋込
層２１自身の厚さ方向に直流電流が流れてしまうおそれ
がある。よって、開口部２１ａに直流電流が集中しなく
なる可能性がある。

【００３１】また、ｎ型シリコン埋込層２１が薄すぎる
と、同層２１自身の厚さ方向に直流電流が流れてしまう
おそれがあり、やはり開口部２１ａに直流電流が集中し
なくなる可能性があるからである。勿論、後述するスト
ッパ構造Ｓ1 としての充分な機械強度が確保されなくな
るおそれもある。逆に、ｎ型シリコン埋込層２１を必要
以上に厚くしたとしても、直流電流を集中させる作用の
飛躍的な向上にはつながらず、却って製造コストの高騰
等につがなるおそれがある。

【００３２】本実施形態では上記の事情に鑑みて、ｐ⁺
シリコン埋込拡散層１９の厚さを７μｍ前後に設定し、
ｎ型シリコン埋込層２１の厚さを１５μｍ前後に設定し
ている。

【００３３】一方、ｐ型単結晶シリコン基板２の裏面側
には、絶縁層としての酸化膜１２が全体的に形成されて
いる。酸化膜１２上には電極層１３が形成されている。
ここで用いられる電極層１３としては、Ｔｉ薄膜、Ｃｒ
薄膜、Ａｌ薄膜等が挙げられる。その電極層１３とｐ型
単結晶シリコン基板２上とは、接続用開口部１４を介し
て電気的に接続されている。接続用開口部１４は基板中
央部にある前記開口部２１ａの直下となる位置に対応し
て設けられている。ｐ型単結晶シリコン基板２の裏面側
において接続用開口部１４に対応する箇所には、同接続
用開口部１４と電気的に接続するようにｐ⁺ シリコン拡
散層２２が形成されている。このようなｐ⁺ シリコン拡
散層２２は、小領域に形成されることがよい。ｐ型不純
物濃度の高いものを選択する理由は、ｐ型シリコンより
も陽極化成に寄与するホールを多く含むため、陽極化成
時に直流電流が優先的に流れやすくなるからである。な
お、本実施形態では、前記ｐ⁺ シリコン拡散層２２を、
開口部２１よりも小領域となるように形成している（図
１参照）。

【００３４】次に、加速度センサ１の製造手順の一例を
説明する。陽極化成を実施する前にあらかじめ図１の状
態のｐ型単結晶シリコン基板２を作製する。

【００３５】直方体状をした面方位（１１０）のｐ型単
結晶シリコン基板２を用意し、その表面に図示しないマ
スクを形成する。次いで、前記ｐ型単結晶シリコン基板
２に対してイオン注入等によってリンなどのｎ型不純物
を前記所定濃度で打ち込み、さらにそのｎ型不純物を熱
拡散させる。その結果、ｐ型単結晶シリコン基板２に
は、開口部２１ａの部分を除いてｎ型シリコン埋込層２
１が全体的に形成される。

【００３６】次に、ｎ型シリコン埋込層２１が形成され
たｐ型単結晶シリコン基板２の上面に図示しないマスク
を形成し、フォトエッチングによって同マスクの所定領
域に開口部を形成する。ここでイオン注入等によってほ
う素などのｐ型不純物を前記所定濃度で打ち込み、さら
にそのｐ型不純物を熱拡散させる。その結果、ｎ型シリ
コン埋込層２１の上層部にｐ⁺ シリコン埋込拡散層１９
が形成される。

【００３７】続いて、ｎ型シリコン埋込層２１及びｐ⁺
シリコン埋込拡散層１９が形成されたｐ型単結晶シリコ
ン基板２の上面全体に、気相成長によってｎ型単結晶シ
リコンからなる第１のエピタキシャル成長層４を形成す
る。その結果、第１のエピタキシャル成長層４内に、前
記両層１９，２１が埋め込まれた状態となる。この後、
第１のエピタキシャル成長層４上に図示しないマスクを
形成し、フォトエッチングによって同マスクの所定領域
に開口部を形成する。ここでイオン注入等によってほう
素などのｐ型不純物を打ち込み、さらにそのｐ型不純物
を熱拡散させる。その結果、第１のエピタキシャル成長
層４にｐ⁺ シリコン拡散層５が形成される。

【００３８】次に、第１のエピタキシャル成長４の上面
全体に、気相成長によってｎ型単結晶シリコンからなる
第２のエピタキシャル成長層６を形成する。その結果、
第２のエピタキシャル成長層６内にｐ⁺ シリコン拡散層
５が埋め込まれた状態となる。なお、ｐ⁺ シリコン拡散
層５は第２のエピタキシャル成長層６側に若干這い上が
る。この後、第２のエピタキシャル成長層６上に図示し
ないマスクを形成し、フォトエッチングによって同マス
クの所定領域に開口部を形成する。ここでｐ型不純物の
打ち込み・熱拡散を行い、ｐ⁺ シリコン拡散層５の深さ
にまで及ぶｐ⁺シリコン拡散層７を第２のエピタキシャ
ル成長層６に形成する。これらのｐ⁺ シリコン拡散層
５，７は、後に形成されるべきマス部１７のマス部本体
の側面に対応する位置に形成される。

【００３９】次に、第２のエピタキシャル成長層６の上
面に図示しないマスクを配置した状態で、ｐ型不純物の
打ち込み・熱拡散を行う。その結果、後にマス部１７の
ビーム部となる箇所に拡散歪みゲージを形成する。これ
らの箇所には変形が生じやすいからである。次に、歪み
ゲージ形成工程を経たｐ型単結晶シリコン基板２を酸素
中または空気中で加熱することにより、その上下両面に
酸化膜８，１２を形成する。次いで、フォトエッチング
を行うことによって、表面側の酸化膜８の所定部分にコ
ンタクトホールを形成する。

【００４０】次に、Ａｌのスパッタリングまたは真空蒸
着を行った後、フォトリソグラフィを行うことによっ
て、酸化膜８の上面に配線パターン９及びボンディング
パッドを形成する。さらに、ＣＶＤ等によってＳｉＮや
Ｓｉ₃ Ｎ₄ などを堆積させることにより、開口部１０ａ
を有するパッシベーション膜１０を形成する。パッシベ
ーション工程の後、さらにＷやＭｏ等のスパッタリング
または真空蒸着を行いかつフォトリソグラフィを行うこ
とによって、開口部１１ａを有する金属保護膜１１をパ
ッシベーション膜１０上に形成する。この後、開口部１
０ａ，１１ａに位置する部分の酸化膜８を除去すること
によって、その下に隠れていたｐ⁺ シリコン拡散層７の
上面を露出させる（図２参照）。なお、ＷやＭｏを選択
したのは、これらの金属は耐ふっ酸性を有するからであ
る。

【００４１】ところで、ｐ型単結晶シリコン基板２の裏
面側については、酸化膜１２上に図示しないマスクを配
置した状態でｐ型不純物の打ち込み・熱拡散を行う。そ
の結果、ｐ型単結晶シリコン基板２において接続用開口
部１４に対応する位置に、ｐ ⁺ シリコン拡散層２２を形
成する。その後、ＴｉやＣｒ等のスパッタリングまたは
真空蒸着を行うことより、酸化膜１２上に電極層１３を
全体的に形成する。このとき、電極層１３は接続用開口
部１４を介して前記ｐ⁺ シリコン拡散層２２と接続す
る。なお、このような工程は、パッシベーション工程の
後に行われてもよく、同工程の前に行われてもよい。ま
た、金属保護膜１１を物理的に成膜する際に、同じ金属
材料を用いて同時に電極層１３を形成することも可能で
ある。

【００４２】歪みゲージや配線パターン９等を形成する
工程を経たｐ型単結晶シリコン基板２は、続いて下記の
ようにして陽極化成される。図２に示されるように、陽
極化成用の処理タンク２５内には、陽極化成用酸性溶液
としての高濃度のふっ酸溶液２４が満たされている。ふ
っ酸溶液２４中には、白金等からなる対向電極２３と、
前記ｐ型単結晶シリコン基板２とが対向するような位置
関係で浸漬されている。電極層１３は直流電源１５の陽
極側に電気的に接続され、対向電極２３は直流電源１５
の陰極側に電気的に接続される。従って、直流電流は、
ｐ型単結晶シリコン基板２の裏面側から表面側に向かっ
て流れる。なお、図３において電流の流れる経路はＩで
示されている。電子の流れは電流の流れる方向とは反対
の方向となり、従ってホールに電子が供給されることに
よる選択的ポーラス化もこの電子の流れに沿って進行す
る。

【００４３】陽極化成時において選択的ポーラス化は、
最も表面側に位置するｐ⁺ シリコン拡散層７にてまず起
こり、次いでそのすぐ下層に位置するｐ⁺ シリコン拡散
層５へと厚さ方向に向かって進行する。さらに、ポーラ
ス化はｐ⁺ シリコン埋込拡散層１９の外周部から中心部
に向かって面方向に進行する。このときポーラス化の進
行方向が変わるのは、ｐ⁺ シリコン埋込拡散層１９の下
方にｎ型シリコン埋込層２１が隣接して存在し、障害物
となっているからである。そして、さらにポーラス化は
再び進行方向を厚さ方向に変更し、ｐ型単結晶シリコン
基板２において開口部２１ａがある部分を通り抜けるよ
うにして裏面側へと進行する。

【００４４】以上のような陽極化成が完了すると、図４
に示されるように、ｐ⁺ シリコン拡散層５，７の全部、
ｐ⁺ シリコン埋込拡散層１９の全部、ｐ型単結晶シリコ
ン基板２において開口部２１ａがある部分及びその下側
の部分が多孔質シリコン層１６に改質される。このよう
な改質部分は非改質部分をその側面側及び底面側から包
囲する。

【００４５】陽極化成工程を経た後、金属保護膜１１を
剥離したうえでアルカリエッチングを行う。ここでは、
エッチャントとして例えばＴＭＡＨ（テトラメチルアン
モニウムハイドロオキサイド）等が使用される。その結
果、多孔質シリコン層１６が異方性エッチングされるこ
とで溶解除去される。改質部分である多孔質シリコン層
１６は、非改質部分である緻密なシリコン層に比較して
アルカリに溶解しやすいため、当該部分には空洞部１８
が容易に形成される。その結果、空洞部１８内にはマス
部１７が形成され、図５の加速度センサ１が完成する。

【００４６】このようにして得られるマス部１７のマス
部本体は、第１及び第２のエピタキシャル成長層４，６
からなる２層構造となる。また、マス部１７の下方に
は、アルカリエッチングにより溶解されずに残ったｎ型
シリコン埋込層２１が存在している。そして、ｎ型シリ
コン埋込層２１における当該部分は、マス部１７のため
のストッパ構造Ｓ1 として機能する。つまり、マス部１
７が下方に大きく変位しようとしたとき、マス部１７の
下面外周部全体がストッパ構造Ｓ1 の上面に対して当接
する。その結果、マス部１７のそれ以上の下方変位が規
制され、いわば前記ストッパ構造Ｓ1 によってマス部１
７が下方から一次的に支持された状態となる。

【００４７】さて、以下に本実施形態において特徴的な
作用効果を列挙する。 （１）この実施形態の陽極化成方法では、ｐ型単結晶シ
リコン基板２と第１及び第２のエピタキシャル成長層
４，６との界面に、ｎ型シリコン埋込層２１があらかじ
め形成される。また、そのｎ型シリコン埋込層２１の上
層部においてｐ⁺シリコン拡散層５，７により側面側か
ら包囲される領域に、ｐ⁺ シリコン埋込拡散層１９があ
らかじめ形成される。さらに、ｎ型シリコン埋込層２１
においてｐ ⁺ シリコン埋込拡散層１９の略中心部には、
同層１９の面積よりも小さな面積の開口部２１ａがあら
かじめ形成される。そのため、ｐ型単結晶シリコン基板
２において開口部２１ａに対応する領域に、直流電流を
絞るようにして集中的に流すことができる。従って、設
計領域とは無関係の領域に直流電流が流れにくくなり、
その分だけ化成速度が速くなる。よって、設計領域のみ
を効率よくポーラス化することができる。また、この方
法であると、ポーラス化が基板外周部にまで広がって側
壁に孔を開けてしまう心配もないので、基板サイズの大
型化が不要になる。しかも、狙ったセンサ形状を実現す
ることが比較的容易となるので、設計値通りのセンサ特
性を得ることができるようになる。

【００４８】（２）この実施形態の陽極化成方法では、
ｎ型シリコン埋込層２１及びｐ⁺ シリコン埋込拡散層１
９における不純物の濃度の比を、１０倍という好適値に
設定している。よって、両層１９，２１における直流電
流の流れやすさに必要充分な差をつけることができる。
従って、ｐ⁺ シリコン埋込拡散層１９を流れる直流電流
が、それと隣接しているｎ型シリコン埋込層２１の側に
流れ込みにくくなる。このため、開口部２１ａに対応す
る領域に直流電流をより確実に集中させることができ、
基板外周部への直流電流の広がりがより確実に抑制され
る。このことは、設計領域の選択的ポーラス化及び処理
効率の向上をより確実に達成するのに貢献している。

【００４９】（３）この実施形態の陽極化成方法では、
ｐ⁺ シリコン埋込拡散層１９及びｎ型シリコン埋込層２
１の厚さを上記の好適範囲に設定している。従って、処
理効率、コスト性及びストッパ機能を損なうことなく、
所定箇所に直流電流を絞るようにして集中させる作用を
確実に得ることができる。勿論、このことも、設計領域
の選択的ポーラス化及び処理効率の向上をより確実に達
成するのに貢献している。

【００５０】（４）この実施形態の陽極化成方法では、
電極膜１３とｐ型単結晶シリコン基板２とを接続用開口
部１４を介して電気的に接続し、かつ接続用開口部１４
を開口部２１ａに対応する位置に設けることを特徴とす
る。つまり、開口部２１ａのみならず接続用開口部１４
を設けているので、直流電流がｐ型単結晶シリコン基板
２における１箇所ではなく２箇所にて絞られることで集
中化する。ゆえに、かかる相乗効果によって、開口部２
１ａ及び接続用開口部１４に対応する領域に直流電流を
よりいっそう確実に集中させることができ、基板外周部
への直流電流の広がりがよりいっそう確実に抑制され
る。そして、このことは設計領域の選択的ポーラス化及
び処理効率の向上をより確実に達成するのに貢献してい
る。

【００５１】（５）この実施形態の加速度センサ１は、
上記のようなストッパ構造Ｓ1 を備えたものとなってい
る。従って、大きな加速度の印加によってマス部１７が
下方に大きく変位しようとしたときでも、ストッパ構造
Ｓ1 の存在によりマス部１７のそれ以上の下方変位が確
実に規制される。ゆえに、マス部１７の破壊（主にマス
部本体を支持するビーム部の破壊）が未然に防止され、
高強度の表面型の加速度センサ１を実現することができ
る。

【００５２】（６）本実施形態では、上記の優れた陽極
化成方法を利用して加速度センサ１の製造を行なってい
る。このため、アルカリで溶解除去される無駄な分が格
段に少なくなり、基板サイズが小さくても大きなマス部
１７を比較的容易に形成することが可能となる。ゆえ
に、小型かつ高感度である表面型の加速度センサ１を確
実にかつ効率よく得ることができる。ここで、従来方法
に比較して大きなマス部１７が得られる理由としては次
のことも考えられる。即ち、図７に示される従来方法で
は、マス部１７の底面が形成されるべき部分の下側にｐ
⁺ シリコン埋込層を設けている。しかし、このようなｐ
⁺ シリコン埋込層は第１のエピタキシャル成長層４側へ
這い上がるため、それが原因となってポーラス化される
領域が上方向に広がってしまうからである。一方、当該
部分にｐ⁺ シリコン埋込層の形成を行わない本実施形態
ではそのような問題が起こらず、第１のエピタキシャル
成長層４が肉薄になることはないからである。

【００５３】なお、アルカリで溶解除去される無駄な分
が格段に少ないことは、経済性の向上及び低コスト化に
も寄与している。 （７）また、本実施形態の加速度センサ１の製造方法に
は、さらに次のようないくつかの利点がある。

【００５４】第１に、所定領域にあらかじめｐ⁺ シリコ
ン拡散層５，７を形成した後、同層５，７を陽極化成す
る方法であるため、ｐ型単結晶シリコン基板２の表面を
直接的に陽極化成する方法と比較して陽極化成部の形状
や深さにばらつきが生じにくい。第２に、アルカリエッ
チングがパッシベーション工程の完了後に行なわれるた
め、配線パターン９やボンディングパッド等がエッチャ
ントで汚染される心配もない。第３に、多孔質シリコン
層１６を溶解除去する方法であるため、ｐ型単結晶シリ
コン基板２の面方位に特に制約を受けることがない。第
４に、この製造方法は基本的にはバイポーラＩＣの製造
プロセスに近いものであるため、加速度センサ１とバイ
ポーラＩＣとを一体化することもできる。

【００５５】なお、本発明の実施形態は以下のように変
更してもよい。 ・ 図６に示される別例の表面型加速度センサ３１のよ
うに、その裏面側における酸化膜１２、接続用開口部１
４及びｐ⁺ シリコン拡散層２２という構造を省略しても
よい。なお、酸化膜１２及び接続用開口部１４を設ける
反面、ｐ⁺ シリコン拡散層２２のみを省略することも可
能である。

【００５６】・ ｐ型単結晶シリコン基板２として面方
位（１１０）以外の基板、例えば（１１１）基板や（１
００）基板等を使用してもよい。 ・ ＴＭＡＨ以外のアルカリ系エッチャントとして、例
えばＫＯＨ、ヒドラジン、ＥＰＷ（エチレンジアミン−
ピロカテコール−水）等を使用してもよい。

【００５７】・ 配線パターン９及びボンディングパッ
ドを形成する金属材料として、Ａｌのほかに例えばＡｕ
等を選択してもよい。 ・ 実施形態において例示した拡散型の歪みゲージに代
えて、例えばＣｒや多結晶シリコン等からなる薄膜歪み
ゲージを形成してもよい。また、歪みゲージを４つにし
てブリッジ回路を構成することもできる。

【００５８】・ ｐ型単結晶シリコン基板２の表面にお
けるマス部１７の周囲のスペースに、信号論理回路等と
して機能するバイポーラＩＣを形成してもよい。 ・ 実施形態では、マス部本体を複数のビーム部で支持
する構造の加速度センサ１を製造する方法を示した。こ
れに限定されることはなく、本発明はカンチレバータイ
プの加速度センサを製造する方法に具体化されてもよ
い。なお、ストッパ構造Ｓ1 を有する本発明を同タイプ
の加速度センサに適用すれば、低強度というカンチレバ
ータイプの構造的な欠点を解消できるという利点があ
る。

【００５９】・ 本発明の陽極化成方法は加速度センサ
１の製造に利用されるのみならず、加速度以外のセンサ
の製造に利用されてもよく、さらにはセンサ以外の半導
体製品の製造に利用されても勿論よい。

【００６０】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想をその効果とともに以下に列挙する。 （１） 請求項４において、前記ｐ型単結晶シリコン基
板の裏面側において前記接続用開口部に対応する箇所に
は、同接続用開口部と電気的に接続するようにｐ型不純
物を高濃度で含むシリコン拡散層が形成されていること
を特徴とするシリコン基板の陽極化成方法。従って、技
術的思想１に記載の発明によると、ｐ型不純物を高濃度
で含むシリコン拡散層は、陽極化成に寄与するホールを
多く有している。ゆえに、同シリコン拡散層には陽極化
成時に直流電流が優先的に流れやすい。このため、接続
用開口部と電気的に接続するようにシリコン拡散層を形
成しておけば、接続用開口部に直流電流を確実に集中さ
せることができる。ゆえに、基板外周部への直流電流の
広がりがより確実に抑制される。

【００６１】なお、本明細書中において使用した技術用
語を次のように定義する。 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」

【００６２】

【発明の効果】以上詳述したように、請求項１乃至４に
記載の発明によれば、設計領域を確実にかつ選択的にポ
ーラス化することが可能であって、しかも処理効率のよ
いシリコン基板の陽極化成方法を提供することができ
る。請求項２，３に記載の発明によれば、設計領域の選
択的ポーラス化及び処理効率の向上をより確実に達成す
ることができる。

【００６３】請求項４に記載の発明によれば、設計領域
の選択的ポーラス化及び処理効率の向上をよりいっそう
確実に達成することができる。請求項５に記載の発明に
よれば、小型かつ高感度・高強度であって経済性にも優
れた表面型の加速度センサを提供することができる。

【００６４】請求項６に記載の発明によれば、上記の優
れた陽極化成方法を取り入れた製造方法であるため、小
型かつ高感度・高強度であって経済性にも優れた表面型
の加速度センサをを確実に得ることができる。

【図面の簡単な説明】

【図１】実施形態の加速度センサの製造方法において、
陽極化成に供されるシリコン基板の概略断面図。

【図２】同じく陽極化成時において電源との接続方法を
説明するための概略図。

【図３】陽極化成時における電流の流れを説明するため
のシリコン基板の概略断面図。

【図４】陽極化成を経てポーラス化したシリコン基板の
概略断面図。

【図５】アルカリエッチングを経て完成した加速度セン
サの概略断面図。

【図６】別例の加速度センサの製造方法において、陽極
化成時における電流の流れを説明するためのシリコン基
板の概略断面図。

【図７】従来技術において、陽極化成時における電流の
流れを説明するためのシリコン基板の概略断面図。

【図８】従来技術において、陽極化成を経てポーラス化
したシリコン基板の概略断面図。

【図９】従来技術において、アルカリエッチングを経て
完成した加速度センサの概略断面図。

【符号の説明】

１，３１…表面型の加速度センサ、２…（ｐ型単結晶）
シリコン基板、４…二層構造のエピタキシャル成長層の
一部である第１のエピタキシャル成長層、ｎ型シリコン
層としてのエピタキシャル成長層、５…シリコン拡散層
としてのｐ⁺ シリコン拡散層、６…二層構造のエピタキ
シャル成長層の一部である第２のエピタキシャル成長
層、９…配線パターン、１２…絶縁層としての酸化膜、
１３…電極層、１４…接続用開口部、１５…直流電源、
１６…多孔質シリコン層、１７…マス部、１９…ｐ型シ
リコン埋込拡散層としてのｐ⁺ シリコン埋込拡散層、２
１…ｎ型シリコン埋込層、２１ａ…開口部、２４…ふっ
酸溶液。

Claims (6)

【特許請求の範囲】
1. 【請求項１】ｐ型単結晶シリコン基板の表面側に積層さ
   れたｎ型シリコンからなる二層構造のエピタキシャル成
   長層の所定領域に、ｐ型不純物を高濃度で含むシリコン
   拡散層を形成し、ふっ酸溶液中で直流電源の陽極側に前
   記ｐ型単結晶シリコン基板を接続することにより、その
   裏面側から表面側に向かう方向に直流電流を流してそれ
   と反対方向にポーラス化を選択的に進行させる陽極化成
   方法において、 前記ｐ型単結晶シリコン基板と前記二層構造のエピタキ
   シャル成長層との界面にｎ型シリコン埋込層を形成し、
   そのｎ型シリコン埋込層の上層部において前記シリコン
   拡散層により側面側から包囲される領域にｐ型シリコン
   埋込拡散層を形成し、前記ｐ型シリコン埋込拡散層に対
   応する位置に同層の面積よりも小さな面積の開口部を前
   記ｎ型シリコン埋込層に形成しておくことにより、前記
   二層構造のエピタキシャル成長層の一部をポーラス化す
   ることなく、それらを側面側及び下面側から包囲する部
   分をポーラス化することを特徴とするシリコン基板の陽
   極化成方法。
2. 【請求項２】前記ｐ型シリコン埋込拡散層におけるｐ型
   不純物の濃度は、前記ｎ型シリコン埋込層におけるｎ型
   不純物の濃度の１０倍以上に設定されていることを特徴
   とする請求項１に記載のシリコン基板の陽極化成方法。
3. 【請求項３】前記ｐ型シリコン埋込拡散層の厚さは５μ
   ｍ〜１０μｍであり、前記ｎ型シリコン埋込層の厚さは
   １０μｍ〜２０μｍであることを特徴とする請求項１ま
   たは２に記載のシリコン基板の陽極化成方法。
4. 【請求項４】前記ｐ型単結晶シリコン基板の裏面側には
   絶縁層を介して電極層が形成され、前記電極層と前記ｐ
   型単結晶シリコン基板とは前記絶縁層に形成された接続
   用開口部を介して電気的に接続され、前記接続用開口部
   は前記開口部に対応する位置に設けられていることを特
   徴とする請求項１乃至３のいずれか１項に記載のシリコ
   ン基板の陽極化成方法。
5. 【請求項５】シリコン基板の表面側にマス部が変位可能
   に形成され、そのマス部の上面に歪みゲージが形成され
   た表面型の加速度センサにおいて、中央に開口部を有す
   るｎ型シリコン埋込層からなるストッパ構造を前記マス
   部の下方に備えることを特徴とする加速度センサ。
6. 【請求項６】シリコン基板の表面側にマス部が変位可能
   に形成され、そのマス部の上面に歪みゲージが形成され
   た表面型の加速度センサを製造する方法において、 前記歪みゲージ及びそれに接続する配線パターンを形成
   する工程を経たシリコン基板に対して請求項１乃至４の
   いずれか１項に記載の陽極化成方法を実施することによ
   り、前記二層構造のエピタキシャル成長層の一部をその
   側面側及び下面側から包囲する部分を選択的に多孔質シ
   リコン層に改質する工程と、 前記多孔質シリコン層をアルカリエッチングで溶解除去
   することによって同多孔質シリコン層がある部分を空洞
   化することにより、前記マス部を形成する工程とを含む
   ことを特徴とするシリコン基板の陽極化成方法を利用し
   た加速度センサの製造方法。