JP3478896B2 - 加速度センサ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコン基板の表面に
積層された薄膜をエッチングすることによって製造され
る加速度センサ及びその製造方法に関するものである。

【０００２】

【従来の技術】自動車におけるＡＢＳ（アンチロックブ
レーキシステム）、エアバッグシステム、サスペンショ
ンシステム等に利用される加速度センサの種類は、従来
より多岐にわたっている。そして、加速度センサの種類
の一つとしては、例えば櫛歯状の固定電極と可動電極と
を備える静電容量式の加速度センサが知られている。

【０００３】この種の加速度センサの場合、固定電極及
び可動電極は、シリコン基板上に積層された薄膜を部分
的にエッチングすることによって形成される。両電極の
うち可動電極側の櫛部は変位可能になっており、逆に固
定電極側の櫛部は変位不能になっている。可動電極側の
櫛部は、隣接する固定電極側の櫛部間に配置されてい
る。この加速度センサに加速度が加わると、可動電極側
の櫛部が変位し、それに伴って両電極間の静電容量値が
変化する。そして、この静電容量値の変化に基づいてそ
のときの加速度が検出されるようになっている。

【０００４】

【発明が解決しようとする課題】ところが、上述した従
来の加速度センサの場合、通常は両電極が多結晶シリコ
ンによって形成されていることから、充分な感度が得ら
れないという欠点があった。

【０００５】ここで、高感度化を図るためには、例えば
通常のバイポーラウェハプロセス等により加速度センサ
を製造し、両電極を単結晶シリコン製にすればよいとも
考えられる。しかし、同プロセスでは両電極間の絶縁を
図るための有効な方法がなく、実際上はこのような加速
度センサを製造することができなかった。

【０００６】また、両電極が多結晶シリコン製である加
速度センサを製造するプロセス自体も、犠牲層エッチン
グ等が必要であること等の理由から、かなり煩雑なもの
であった。

【０００７】本発明は上記の課題に鑑みてなされたもの
であり、その第１の目的は、高感度な加速度センサを提
供することにある。また、その第２の目的は、上記の優
れた加速度センサを容易にかつ確実に製造することがで
きる加速度センサの製造方法を提供することにある。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、ｐ型単結晶シリコン
基板上に形成された櫛歯状の固定電極及び可動電極間に
おける静電容量の変化に基づいて加速度を検出する加速
度センサであって、前記固定電極及び前記可動電極は、
ともにｎ型単結晶シリコンのエピタキシャル成長層から
なり、少なくとも前記固定電極の下部及び前記可動電極
における非櫛部の下部には、多孔質化した酸化シリコン
からなる絶縁層が形成されている加速度センサをその要
旨とする。請求項２に記載の発明では、請求項１におい
て、前記固定電極及び前記可動電極の表面に窒化シリコ
ン層を備えるものとした。請求項３に記載の発明では、
請求項１または２において、前記可動電極側の櫛部の幅
は、前記固定電極側の櫛部の幅よりも小さいものとし
た。

【０００９】請求項４に記載の発明は、ｐ型単結晶シリ
コン基板とｎ型単結晶シリコンのエピタキシャル成長層
との間に埋め込まれたｐ型シリコン層を多孔質化した
後、その多孔質シリコン層を酸化シリコン層に変化さ
せ、さらにその酸化シリコン層の一部を、前記可動電極
と前記固定電極とのギャップとなるべき領域からエッチ
ングすることによって、前記ギャップを形成するととも
に前記可動電極側の櫛部の下面に空隙を形成する請求項
１に記載の加速度センサを製造する方法をその要旨とす
る。

【００１０】 請求項５に記載の発明は、不純物添加に
よって、ｐ型単結晶シリコン基板の表面側に第１のｐ型
シリコン層を形成する工程と、前記第１のｐ型シリコン
層が形成された前記ｐ型単結晶シリコン基板の上面にｎ
型単結晶シリコンのエピタキシャル成長層を形成するこ
とによって、同エピタキシャル成長層内に前記第１のｐ
型シリコン層を埋め込む工程と、前記エピタキシャル成
長層の上面であって後に固定電極及び可動電極となるべ
き領域にマスクを形成する工程と、不純物添加によっ
て、前記エピタキシャル成長層の上面であって前記マス
クを形成した以外の領域に第２のｐ型シリコン層を形成
する工程と、陽極化成処理を行うことによって、前記各
ｐ型シリコン層を多孔質シリコン層に変化させる工程
と、熱処理によって前記多孔質シリコン層を酸化シリコ
ン層に変化させる工程と、前記可動電極と前記固定電極
とのギャップとなるべき領域に開口部を持つエッチング
レジストを形成する工程と、前記酸化シリコン層の一部
をエッチングすることによって、前記ギャップを形成す
るとともに前記可動電極側の櫛部の下面に空隙を形成す
る工程とからなる加速度センサの製造方法をその要旨と
する。

【００１１】請求項６に記載の発明は、ｐ型単結晶シリ
コン基板とｎ型単結晶シリコンのエピタキシャル成長層
との間に埋め込まれたｐ型シリコン層を多孔質化した
後、その多孔質シリコン層の一部を酸化シリコン層に変
化させ、さらに前記酸化シリコン層を、前記可動電極と
前記固定電極とのギャップとなるべき領域からアルカリ
エッチングすることによって、上記のギャップ及び空隙
を形成する加速度センサの製造方法をその要旨とする。

【００１２】 請求項７に記載の発明は、不純物添加に
よって、ｐ型単結晶シリコン基板の表面側に第１のｐ型
シリコン層を形成する工程と、前記第１のｐ型シリコン
層が形成された前記ｐ型単結晶シリコン基板の上面にｎ
型単結晶シリコンのエピタキシャル成長層を形成するこ
とによって、同エピタキシャル成長層内に前記第１のｐ
型シリコン層を埋め込む工程と、前記エピタキシャル成
長層の上面であって後に固定電極及び可動電極となるべ
き領域にマスクを形成する工程と、不純物添加によっ
て、前記エピタキシャル成長層の上面であって前記マス
クを形成した以外の領域に第２のｐ型シリコン層を形成
する工程と、陽極化成処理を行うことによって、前記各
ｐ型シリコン層を多孔質シリコン層に変化させる工程
と、前記可動電極と前記固定電極とのギャップとなるべ
き領域を覆う保護層を形成する工程と、熱処理によって
前記多孔質シリコン層の一部を酸化シリコン層に変化さ
せる工程と、前記ギャップとなるべき領域に開口部を持
つエッチングレジストを形成する工程と、前記多孔質シ
リコン層をアルカリエッチングすることによって、上記
のギャップ及び空隙を形成する工程とからなる加速度セ
ンサの製造方法をその要旨とする。

【００１３】

【作用】請求項１〜３に記載の発明によると、両電極が
単結晶シリコンであるため、多孔質シリコンである場合
に比較して、両電極の電気伝導度が高くなる。従って、
同じ加速度が付加したときに出力される電流も大きくな
る。

【００１４】請求項４，５に記載の発明によると、エピ
タキシャル成長層の下側等に形成された酸化シリコン層
に対し、酸化シリコン層を溶解するエッチャントによる
エッチングが行われる。このとき、エッチャントは、可
動電極と固定電極とのギャップとなるべき領域の上部か
ら徐々にその下部へと進行し、酸化シリコン層の一部を
選択的に溶解する。その結果、ギャップ及び空隙が形成
される。

【００１５】請求項６，７に記載の発明によると、あら
かじめエピタキシャル成長層の下側等に、多孔質シリコ
ン層と酸化シリコン層とが形成される。ここで、多孔質
体シリコン層を溶解せずに酸化シリコン層を溶解するエ
ッチャントによって、アルカリエッチングが行われる。
このとき、エッチャントは、可動電極と固定電極とのギ
ャップとなるべき領域の上部から徐々にその下部へと進
行し、多孔質体シリコン層のみを選択的に溶解する。そ
の結果、ギャップ及び空隙が形成される。

【００１６】

【実施例】

〔実施例１〕以下、本発明を静電容量式の半導体加速度
センサ１に具体化した一実施例を図１〜図１０に基づき
詳細に説明する。

【００１７】図１（ａ）〜図１（ｃ）には、本実施例の
加速度センサ１の構成が概略的に示されている。面方位
（１１０）のｐ型単結晶シリコン基板（以下、単にシリ
コン基板と呼ぶ。）２の表面側に設けられた薄膜Ｍに
は、一対の櫛歯状の固定電極３と可動電極４とが形成さ
れている。固定電極３及び可動電極４は、ともに厚さ１
０μｍ〜１５μｍ程度のｎ型単結晶シリコンのエピタキ
シャル成長層５からなる。

【００１８】固定電極３は、矩形状の非櫛部３ｂと、そ
の非櫛部３ｂから側方に等ピッチで突出する複数本の櫛
部３ａとに分けられる。同様に可動電極４も、矩形状の
非櫛部４ｂと、その非櫛部４ｂから側方に等ピッチで突
出する複数本の櫛部４ａとに分けられる。可動電極４側
の櫛部４ａは、隣接する固定電極３側の櫛部３ａのあい
だに配置されている。各櫛部３ａと各櫛部４ａとの間
（より詳細には各櫛部３ａ，４ａの側面間）には、一定
のギャップＧ1 が確保されている。なお、図１（ａ）で
は、図面作成の便宜上、櫛部３ａ，４ａの数は実際上よ
りも少なく描かれている。

【００１９】図１（ｂ），図１（ｃ）に示されるよう
に、固定電極３側の非櫛部３ｂ及び櫛部３ａに下部に
は、多孔質化した酸化シリコンからなる厚さ２μｍ〜５
μｍ程度の絶縁層６が形成されている。可動電極４側の
非櫛部４ｂの下部には、同じく前記絶縁層６が形成され
ている。一方、可動電極４側の櫛部４ａの下部には、絶
縁層６の代わりに空隙７が形成されている。従って、可
動電極４側の櫛部４ａは変位可能になっており、逆に固
定電極３側の櫛部３ａは変位不能になっている。上記の
絶縁層６は、シリコン基板２と固定電極３とを電気的に
絶縁するとともに、シリコン基板２と可動電極４とを電
気的に絶縁している。また、両電極３，４間には一定の
ギャップＧ1 が確保されていることから、両電極３，４
どうしも電気的に絶縁された状態にある。そして、両電
極３，４における非櫛部３ｂ，４ｂの上面には、アルミ
ニウムのスパッタリング等によって、外部接続端子とし
てのボンディングパッド（図示略）が形成されている。

【００２０】可動電極４側の櫛部４ａの幅ｗ1 は、固定
電極３側の櫛部３ａの幅ｗ2 よりも小さいことが好まし
い。このような大小関係が満たされていないと、ふっ酸
によるエッチング工程において、所望の箇所のみを溶解
することが難しくなるおそれがある。換言すると、可動
電極４側の櫛部４ａの下部を溶解し、固定電極３側の櫛
部３ａの下部を溶解しないようにエッチングを制御する
ことが困難になるおそれがある。この実施例では、この
点を考慮して幅ｗ1 が１０μｍ〜１５μｍに設定され、
幅ｗ2 を２０μｍ〜３０μｍに設定されている。また、
櫛部３ａのピッチ及び櫛部４ａのピッチは、ともに５μ
ｍ〜１０μｍに設定されている。

【００２１】この加速度センサ１に所定方向（例えば、
図１(a) の矢印Ａ1 の方向）から加速度が加わると、そ
の加速度の大きさに比例した量だけ、同じ方向へ可動電
極４側の櫛部４ａが変位する。すると、櫛部３ａと櫛部
４ａとのギャップＧ1 の幅が変化し、それに伴って両電
極３，４間の静電容量値が変化する。そして、この静電
容量値の変化に基づいてそのときの加速度が検出され
る。

【００２２】次に、この加速度センサ１を製造する手順
を図３〜図１０に基づいて詳しく説明する。基本的に、
この加速度センサ１は、通常のバイポーラウェハプロセ
スを経て製造することができる。まず、直方体状をした
面方位（１１０）のｐ型単結晶シリコン基板２を用意す
る。このシリコン基板２に対してイオン注入等によって
ほう素を打ち込み、さらにそのほう素を熱拡散させる。
その結果、図２に示されるように、シリコン基板２の上
面全体に第１のｐ型シリコン層１０が形成される。

【００２３】次に、図３に示されるように、形成された
第１のｐ型シリコン層１０の上面に、気相成長によって
ｎ型単結晶シリコンのエピタキシャル成長層５を積層す
る。その結果、エピタキシャル成長層５内にｐ型シリコ
ン層１０が埋め込まれた状態となる。なお、本実施例の
場合、埋め込まれた状態でのｐ型シリコン層１０の厚さ
は２μｍ〜５μｍ程度になる。

【００２４】次に、フォトリソグラフィによって、エピ
タキシャル成長層５の上面にマスク１２を形成する。こ
のマスク１２は、後に固定電極３及び可動電極４となる
べき領域に対応して設けられる。そして、ほう素の打ち
込み・熱拡散を行うことによって、後に固定電極３及び
可動電極４となるべき領域以外の領域に、図４に示され
るように、第２のｐ型シリコン層１１を形成する。図５
に示されるように、このｐ型シリコン層１１は、埋め込
まれている第１のｐ型シリコン層１０の深さまで到達す
る。このようなｐ型シリコン埋め込み工程の後、不純物
添加等の従来公知の手法により、エピタキシャル成長層
５の上面にトランジスタ等の素子（図示略）を形成して
もよい。

【００２５】次いで、シリコン基板２をふっ酸水溶液中
に浸漬し、この状態でシリコン基板２を陽極として電流
を流す。前記のような陽極化成によってｐ型シリコン層
１０，１１の部分のみを選択的に多孔質化することによ
り、図６に示されるように、当該部分を多孔質シリコン
層１３に変化させる。本実施例では、そのときの好適な
条件として、ふっ酸水溶液の温度を２０℃〜３０℃に、
処理時間を１０分〜２０分に、通電量を２０ｍＡ／ｃｍ
² 〜５０ｍＡ／ｃｍ² に設定している。かかる範囲を逸
脱すると、処理効率が悪化するおそれがある。そして、
上記の陽極化成の後、不要となったマスク１２を剥離す
る。

【００２６】次に、シリコン基板２を高温の酸化雰囲気
中に晒すことによって、図７，図８に示されるように、
多孔質シリコン層１３を全体的に酸化シリコン層１５に
変化させる。ここで、多孔質化されたシリコン部分は、
多孔質化されていない他の部分に比較して酸化レートが
大きい。よって、多孔質シリコン層１３のみが選択的に
改質される反面、他の部分は特に改質されない。また、
このような熱酸化処理を行うと、シリコン基板２の外表
面に薄い酸化膜１４が形成される。本実施例では、その
ときの好適な条件として、処理温度を１０００℃〜１０
５０℃に、処理時間を３０分〜４０分に設定している。
このような酸化工程の後、スパッタリング等の物理的成
膜方法を実施し、酸化膜１４の上面に図示しないボンデ
ィングパッドや配線パターンを形成する。

【００２７】次に、フォトリソグラフィを行うことによ
って、ギャップＧ1 となるべき領域に開口部１６ａを持
つエッチングレジスト１６を形成したうえで、ふっ酸に
よるエッチングを行う。このとき、前記配線パターン等
はこのエッチングレジスト１６によって保護される。な
お、本実施例では、処理温度を２０℃〜３０℃に、処理
時間を１分〜２分に設定している。また、前記エッチン
グレジスト１６は、エッチャントであるふっ酸に耐えう
るものである必要がある。

【００２８】この処理を行った場合、ふっ酸はギャップ
Ｇ1 となるべき領域の上部から下部へと徐々に進行し、
その部分の酸化シリコン層１５を溶解する。その結果、
溶解された部分にギャップＧ1 が形成され、固定電極３
と可動電極４とが分離される。これは、多孔質化された
酸化シリコン層１５は、多孔質化されていない部分に比
較して、ふっ酸に溶解しやすくなっていることに起因す
る。

【００２９】また、ふっ酸はさらに可動電極４の櫛部４
ａとなる領域の下面にも進行し、その部分の酸化シリコ
ン層１５を溶解する。その結果、可動電極４側の櫛部４
ａの下面に空隙７が形成される。なお、固定電極３側の
櫛部３ａとなるべき領域の下部にもふっ酸は進行するも
のの、その進行度は可動電極４側の櫛部４ａのときほど
大きくない。従って、同櫛部３ａの下部には殆ど空隙７
が形成されず、当該箇所にある大部分の酸化シリコン層
１５は溶解せずに残る。これは、幅ｗ2 が幅ｗ1 よりも
大きく設定されていることや、エッチングレジスト１６
の開口部１６ａが可動電極４側にずれた状態で形成され
ていることに起因する。図１の加速度センサ１は、以上
のようにして作製される。

【００３０】さて、本実施例の加速度センサ１による
と、固定電極３及び可動電極４がともにｎ型単結晶シリ
コンのエピタキシャル成長層５からなるという特徴があ
る。このため、両電極を多孔質シリコンで構成した従来
のものと比較して、電気伝導度が高くなっている。従っ
て、同じ加速度が付加したときに出力される電流の値も
大きい。ゆえに、加速度に対する反応性が確実に向上
し、加速度センサ１の高感度化が図られる。さらに、両
電極３，４の櫛部３ａ，４ａが単結晶シリコンに形成さ
れていることから、多結晶シリコンに形成される場合に
比べて、それらの外表面に微小な凹凸ができにくい。つ
まり、両電極３，４の外表面が平滑であると、加速度印
加時における静電容量値の変化のリニアリティが向上す
ることを意味する。このことは加速度検出精度の向上に
つながり、さらには加速度センサ１の高感度化にとって
プラスに作用する。

【００３１】また、本実施例の製造方法によると、基本
的にはバイポーラウェハプロセスであるにもかかわら
ず、両電極３，４間の絶縁を確保することができる。従
って、上記の優れた加速度センサ１を容易にかつ確実に
製造することができる。さらに、この製造方法では、所
定領域にあらかじめｐ型シリコン層１０，１１を形成し
た後に同層を陽極化成する、というプロセスが採用され
ている。従って、シリコン基板２を直接的に陽極化成す
る従来の方法と比べて、陽極化成部の深さ等にばらつき
が生じにくい。従って、ギャップＧ1 や空隙７の形成精
度が向上する。勿論、従来の製造方法のような犠牲層エ
ッチング等も不要になることから、工程簡略化及び作業
容易化を達成することができる。 〔実施例２〕次に、実施例２の加速度センサ２１及びそ
の製造方法を図１１〜図１４に基づいて詳細に説明す
る。

【００３２】図１１（ａ）〜図１１（ｃ）に示されるよ
うに、この加速度センサ２１の基本構成は、実施例１の
加速度センサ１の基本構成に等しくなっている。従っ
て、ここでは共通部分についての詳細な説明を省略する
代わりに、当該部分に同じ番号を付すことにする。な
お、各部の寸法についても等しくなっている。

【００３３】図１１（ａ）に示されるように、この加速
度センサ２１の表面に設けられた薄膜Ｍの最外層は、厚
さ０．５μｍ〜１μｍ程度の窒化シリコン層２３となっ
ている。この窒化シリコン層２３には、矩形状の開口部
２３ａが形成されている。この開口部２３ａの部分から
は、固定電極３及び可動電極４の櫛部３ａ，４ａが露出
している。また、図１１（ｂ），図１１（ｃ）に示され
るように、実施例１の場合とは異なり、窒化シリコン層
２３とシリコン基板２との間にも絶縁層６が存在してい
る。

【００３４】本実施例の加速度センサ２１は、次のよう
な手順を経て作製される。まず、実施例１の手順に従っ
てほう素の打ち込み・熱拡散を行い、シリコン基板２の
表面側に第１のｐ型シリコン層１０を形成する（図２参
照）。次に、実施例１の手順に従ってシリコン基板２の
上面にｎ型単結晶シリコンのエピタキシャル成長層５を
形成し、その内部に第１のｐ型シリコン層１０を埋め込
む（図３参照）。次に、上記の不純物添加を行うことに
よって、後に固定電極３及び可動電極４となるべき領域
以外の領域に第２のｐ型シリコン層１１を形成する（図
４，図５参照）。ここで、必要に応じてトランジスタ等
の素子（図示略）を形成する。次に、実施例１の手順に
準じて陽極化成処理を行うことにより、ｐ型シリコン層
１０，１１を全体的に多孔質シリコン層１３に変化させ
る（図６参照）。

【００３５】次に、図示しないマスクを設けたうえでＣ
ＶＤを行うことにより、エピタキシャル成長層５の表面
にＳｉＮやＳｉ₃ Ｎ₄ 等を堆積させる。その結果、図１
２に示されるように、可動電極４と固定電極３とのギャ
ップＧ1 となるべき領域を覆う保護膜として、厚さ０．
５μｍ〜１μｍ程度の窒化シリコン層２２が形成され
る。

【００３６】次に、シリコン基板２を高温の酸化雰囲気
中に晒すことによって、図１３に示されるように、多孔
質シリコン層１３の一部を酸化シリコン層１５に変化さ
せる。ここで、多孔質化されたシリコン部分は、多孔質
化されていない他の部分に比較して酸化レートが大き
い。よって、多孔質シリコン層１３のみが選択的に改質
される反面、そうでない部分は特に改質されない。

【００３７】この場合、多孔質シリコン層１３の酸化
は、窒化シリコン層２２によって覆われていない部分、
即ち両電極３，４となるべき領域の外周部側から進行す
る。そして、この酸化は、外周部から次第に中心部（即
ち、ギャップＧ1 となるべき部分の下部）へと進行す
る。ただし、本実施例では当該部分に到る前に酸化をス
トップさせている。従って、ギャップＧ1 となるべき部
分及びその下部、並びに可動電極４の櫛部４ａとなるべ
き部分の下部には、多孔質シリコン層１３が酸化されず
に残る。なお、本実施例では、そのときの好適な条件と
して、処理温度を１０００℃〜１０５０℃に、処理時間
を３０分〜４０分に設定している。

【００３８】次に、窒化シリコン層２２を剥離した後、
スパッタリング等の物理的薄膜形成工程を実施する。こ
の工程によって、エピタキシャル成長層５上面の酸化膜
に、必要に応じて図示しないアルミニウムのボンディン
グパッドや配線パターンを形成する。この後、図示しな
いマスクを設けたうえでＣＶＤを行うことにより、エピ
タキシャル成長層５の表面にＳｉＮやＳｉ₃ Ｎ₄ 等を堆
積させる。その結果、エッチングレジストとしての窒化
シリコン層２３が形成される。この窒化シリコン層２３
は、図１４に示されるように、ギャップＧ1 となるべき
領域に矩形状の開口部２３ａを持つ。なお、前記配線パ
ターン等は、この窒化シリコン層２３によって保護され
ている。

【００３９】次に、ＴＭＡＨ（テトラメチルアンモニウ
ムハイドロオキサイド）をエッチャントとして用いて、
多孔質シリコン層１３のアルカリエッチングを行う。こ
の処理を行った場合、ＴＭＡＨはギャップＧ1 となるべ
き領域の上部から下部へと徐々に進行し、その部分の多
孔質シリコン層１３を溶解する。その結果、溶解された
部分にギャップＧ1 が形成され、固定電極３と可動電極
４とが分離される。これは、酸化していない多孔質シリ
コンは、酸化した多孔質シリコンに比較して、ＴＭＡＨ
等のアルカリ性エッチャントに溶解しやすいことに起因
する。

【００４０】また、ＴＭＡＨはさらに可動電極４の櫛部
４ａとなる領域の下面にも進行し、その部分の多孔質シ
リコン層１３を溶解する。その結果、可動電極４側の櫛
部４ａの下面に空隙７が形成される。そして、エッチン
グの進行は、多孔質シリコン層１３と酸化シリコン１５
との界面でストップする。なお、本実施例では、ＴＭＡ
Ｈによるエッチングを行う際の処理温度を８０℃〜９０
℃に、処理時間を６０分〜１２０分に設定している。

【００４１】以上のような構成を有する実施例２の加速
度センサ２１でも、実施例１と同様の作用効果を奏する
ことは明らかである。即ち、従来の加速度センサに比べ
て高感度化なものとすることができる。また、上述した
製造方法によれば、高感度な加速度センサ２１を容易に
かつ確実に製造することができる。特にこの実施例の製
造方法であると、実施例１の場合とは異なり、熱酸化工
程を経てもセンサ加工部（即ち、後にギャップＧ1 や空
隙７となる部分）が酸化することがない。従って、当該
部分をふっ酸ではなくアルカリによってエッチングする
ことができる。しかも、この方法によると、多孔質シリ
コン層１３と酸化シリコン１５との界面でエッチングが
ストップするという利点がある。以上のことから、実施
例１のときに比べてエッチングの制御性が向上する。換
言すると、エッチングの際の温度や時間の設定の許容幅
が比較的広くなり、エッチングが実施しやすくなる。な
お、このプロセスを採った場合には、可動電極４側の櫛
部４ａの幅ｗ1 を、固定電極３側の櫛部３ａの幅ｗ2 よ
りも小さくすることが不要になる。よって、櫛部３ａ，
４ａの寸法や形状の設計自由度が大きくなる。

【００４２】さらに、本実施例の場合、エッチングレジ
ストとしての役割を終えた窒化シリコン層２３は、後に
配線パターン等を保護するパッシベーション膜として機
能する。従って、アルカリエッチング後に特にパッシベ
ーション工程を設ける必要がなく、この意味において工
程簡略化を図ることができる。

【００４３】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 （１）エッチングレジストとして使用した窒化シリコン
層２３は、実施例２の加速度センサ２１のようにパッシ
ベーション膜として残してもよく、最終的に剥離しても
よい。また、実施例１の加速度センサ１において、この
ような窒化シリコン層２３をパッシベーション膜として
形成してもよい。

【００４４】（２）実施例２において形成される保護膜
２２やエッチングレジスト２３として、必ずしも窒化シ
リコンを使用しなくてもよい。例えば、保護膜２２とし
ては酸化シリコン膜等が使用可能である。また、エッチ
ングレジスト２３としては有機フォトレジスト等が使用
可能である。

【００４５】（３） ｐ型単結晶シリコン基板２として
面方位(110) 以外の基板、例えば(111) 基板や(100) 基
板等を使用してもよい。 （４） ＴＭＡＨ以外のアルカリ系エッチャントとし
て、例えばＫＯＨ、ヒドラジン、ＥＰＷ（エチレンジア
ミン−ピロカテコール−水）等を使用してもよい。

【００４６】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 （１） 請求項５において、前記可動電極の櫛部となる
べき領域の幅が、前記可動電極の櫛部となるべき領域の
幅に比べて小さくなるように、不純物添加による第２の
ｐ型シリコン層の形成を行うこと。この方法であると、
後に行われる酸化シリコンのエッチングがより容易にな
る。

【００４７】なお、本明細書中において使用した技術用
語を次のように定義する。 「陽極化成： 電解液中で基板を陽極として電流を流す
ことにより、その基板に多孔質層を形成する一括改質加
工をいう。」

【００４８】

【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、従来のものに比較して高感度な加速
度センサを提供することできる。

【００４９】請求項４〜７に記載の発明によれば、上記
の優れた加速度センサを容易にかつ確実に製造すること
ができる。特に請求項４，５に記載の発明によれば、製
造プロセスをよりいっそう簡略化することができる。ま
た、請求項６，７に記載の発明によれば、エッチングの
制御性をよりいっそう向上させることができる。

【図面の簡単な説明】

【図１】（ａ）は実施例１の加速度センサを示す概略平
面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）
のＢ−Ｂ断面図。

【図２】同加速度センサの製造手順を示す概略断面図。

【図３】同加速度センサの製造手順を示す概略断面図。

【図４】同加速度センサの製造手順を示す概略平面図。

【図５】図４のＣ−Ｃ断面図。

【図６】同加速度センサの製造手順を示す概略断面図。

【図７】同加速度センサの製造手順を示す概略平面図。

【図８】図７のＤ−Ｄ断面図。

【図９】同加速度センサの製造手順を示す概略平面図。

【図１０】図９のＥ−Ｅ断面図。

【図１１】（ａ）は実施例２の加速度センサを示す概略
平面図、（ｂ）は（ａ）のＦ−Ｆ断面図、（ｃ）は
（ａ）のＧ−Ｇ断面図。

【図１２】同加速度センサの製造手順を示す概略断面
図。

【図１３】同加速度センサの製造手順を示す概略断面
図。

【図１４】同加速度センサの製造手順を示す概略断面
図。

【符号の説明】

１，２１…加速度センサ、２…ｐ型単結晶シリコン基
板、３…固定電極、４…可動電極、３ａ，４ａ…櫛部、
５…エピタキシャル成長層、６…絶縁層、７…空隙、１
０…第１のｐ型シリコン層、１１…第２のｐ型シリコン
層、１３…多孔質シリコン層、１５…酸化シリコン層、
１６…エッチングレジスト、１６ａ…開口部、２２…保
護膜としての窒化シリコン層、２３…エッチングレジス
トとしての窒化シリコン層、２３ａ…開口部、Ｇ1 …ギ
ャップ、ｗ1 ，ｗ2 …幅。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 29/84 G01P 15/125

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】ｐ型単結晶シリコン基板（２）上に形成さ
   れた櫛歯状の固定電極（３）及び可動電極（４）間にお
   ける静電容量の変化に基づいて加速度を検出する加速度
   センサ（１，２１）であって、 前記固定電極（３）及び前記可動電極（４）は、ともに
   ｎ型単結晶シリコンのエピタキシャル成長層（５）から
   なり、少なくとも前記固定電極（３）の下部及び前記可
   動電極（４）における非櫛部（４ｂ）の下部には、多孔
   質化した酸化シリコンからなる絶縁層（６）が形成され
   ている加速度センサ。
2. 【請求項２】前記固定電極（３）及び前記可動電極
   （４）の表面に窒化シリコン層（２３）を備える請求項
   １に記載の加速度センサ。
3. 【請求項３】前記可動電極（４）側の櫛部（４ａ）の幅
   （ｗ1 ）は、前記固定電極（３）側の櫛部（３ａ）の幅
   （ｗ2 ）よりも小さい請求項１または２に記載の加速度
   センサ。
4. 【請求項４】ｐ型単結晶シリコン基板（２）とｎ型単結
   晶シリコンのエピタキシャル成長層（５）との間に埋め
   込まれたｐ型シリコン層（１０）を多孔質化した後、そ
   の多孔質シリコン層（１３）を酸化シリコン層（１５）
   に変化させ、さらにその酸化シリコン層（１５）の一部
   を、前記可動電極（４）と前記固定電極（３）とのギャ
   ップ（Ｇ1 ）となるべき領域からエッチングすることに
   よって、前記ギャップ（Ｇ1 ）を形成するとともに前記
   可動電極（４）側の櫛部（４ａ）の下面に空隙（７）を
   形成する請求項１に記載の加速度センサを製造する方
   法。
5. 【請求項５】 不純物添加によって、ｐ型単結晶シリコ
   ン基板（２）の表面側に第１のｐ型シリコン層（１０）
   を形成する工程と、 前記第１のｐ型シリコン層（１０）が形成された前記ｐ
   型単結晶シリコン基板（２）の上面にｎ型単結晶シリコ
   ンのエピタキシャル成長層（５）を形成することによっ
   て、同エピタキシャル成長層（５）内に前記第１のｐ型
   シリコン層（１０）を埋め込む工程と、前記エピタキシャル成長層（５）の上面であって後に固
   定電極（３）及び可動電極（４ ）となるべき領域にマス
   ク（１２）を形成する工程と、 不純物添加によって、前記エピタキシャル成長層（５）
   の上面であって前記マスク（１２）を形成した以外の領
   域に第２のｐ型シリコン層（１１）を形成する工程と、 陽極化成処理を行うことによって、前記各ｐ型シリコン
   層（１０，１１）を多孔質シリコン層（１３）に変化さ
   せる工程と、 熱処理によって前記多孔質シリコン層（１３）を酸化シ
   リコン層（１５）に変化させる工程と、 前記可動電極（４）と前記固定電極（３）とのギャップ
   （Ｇ１）となるべき領域に開口部（１６ａ）を持つエッ
   チングレジスト（１６）を形成する工程と、 前記酸化シリコン層（１５）の一部をエッチングするこ
   とによって、前記ギャップ（Ｇ１）を形成するとともに
   前記可動電極（４）側の櫛部（４ａ）の下面に空隙
   （７）を形成する工程とからなる請求項１に記載の加速
   度センサを製造する方法。
6. 【請求項６】ｐ型単結晶シリコン基板（２）とｎ型単結
   晶シリコンのエピタキシャル成長層（５）との間に埋め
   込まれたｐ型シリコン層（１０）を多孔質化した後、そ
   の多孔質シリコン層（１３）の一部を酸化シリコン層
   （１５）に変化させ、さらに前記酸化シリコン層（１
   ５）を、前記可動電極（４）と前記固定電極（３）との
   ギャップ（Ｇ1 ）となるべき領域からアルカリエッチン
   グすることによって、前記ギャップ（Ｇ1 ）を形成する
   とともに前記可動電極（４）側の櫛部（４ａ）の下面に
   空隙（７）を形成する請求項１に記載の加速度センサを
   製造する方法。
7. 【請求項７】 不純物添加によって、ｐ型単結晶シリコ
   ン基板（２）の表面側に第１のｐ型シリコン層（１０）
   を形成する工程と、 前記第１のｐ型シリコン層（１０）が形成された前記ｐ
   型単結晶シリコン基板（２）の上面にｎ型単結晶シリコ
   ンのエピタキシャル成長層（５）を形成することによっ
   て、同エピタキシャル成長層（５）内に前記第１のｐ型
   シリコン層（１０）を埋め込む工程と、前記エピタキシャル成長層（５）の上面であって後に固
   定電極（３）及び可動電極（４ ）となるべき領域にマス
   ク（１２）を形成する工程と、 不純物添加によって、前記エピタキシャル成長層（５）
   の上面であって前記マスク（１２）を形成した以外の領
   域に第２のｐ型シリコン層（１１）を形成する工程と、 陽極化成処理を行うことによって、前記各ｐ型シリコン
   層（１０，１１）を多孔質シリコン層（１３）に変化さ
   せる工程と、 前記可動電極（４）と前記固定電極（３）とのギャップ
   （Ｇ１）となるべき領域を覆う保護膜（２２）を形成す
   る工程と、 熱処理によって前記多孔質シリコン層（１３）の一部を
   酸化シリコン層（１５）に変化させる工程と、 前記ギャップ（Ｇ１）となるべき領域に開口部（２３
   ａ）を持つエッチングレジスト（２３）を形成する工程
   と、 前記多孔質シリコン層（１３）をアルカリエッチングす
   ることによって、前記ギャップ（Ｇ１）を形成するとと
   もに前記可動電極（４）側の櫛部（４ａ）の下面に空隙
   （７）を形成する工程とからなる請求項１に記載の加速
   度センサを製造する方法。