JP2008072125A - 懸架素子を実現するための犠牲層の形成方法 - Google Patents

懸架素子を実現するための犠牲層の形成方法 Download PDF

Info

Publication number
JP2008072125A
JP2008072125A JP2007239837A JP2007239837A JP2008072125A JP 2008072125 A JP2008072125 A JP 2008072125A JP 2007239837 A JP2007239837 A JP 2007239837A JP 2007239837 A JP2007239837 A JP 2007239837A JP 2008072125 A JP2008072125 A JP 2008072125A
Authority
JP
Japan
Prior art keywords
pattern
resin
substrate
sacrificial layer
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007239837A
Other languages
English (en)
Inventor
Fabrice Casset
ファブリス・カセ
Sofian Soulimane
ソフィアン・スリマーヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2008072125A publication Critical patent/JP2008072125A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158Diaphragms, membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103Structures having a predefined profile, e.g. sloped or rounded grooves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01Details
    • H01G5/011Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109Bridges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0108Sacrificial polymer, ashing of organics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】犠牲層の実現方法を提供する。
【解決手段】所定の容積を占めるリソグラフィされたレジストパターンを、所定のサイズ及び所定の形状を有する基板領域上に形成するための、基板上に堆積された樹脂のリソグラフィ段階と、前記リソグラフィされたレジストパターンの熱サイクルによるアニーリング段階とを含み、前記樹脂に応じて、前記基板領域のサイズ及び形状を決定する段階と、“ダブルエアギャップ”のプロファイルと平坦化ドーム型プロファイルとのいずれか一つから選択されたプロファイルを前記熱サイクルのアニーリングが提供するように、前記領域上に堆積される前記樹脂の量を決定する段階とを含むことを特徴とする。
【選択図】なし

Description

本発明は、特にMEMSにおける懸架素子(梁または膜)を実現するための犠牲層の形成方法に関する。本発明はまた、可変キャパシタ、スイッチ及び共振器を用いるエレクトロニクス及びマイクロエレクトロニクスの他の分野にも応用可能である。
より小型で高性能の携帯機器の開発により、新しい機能性を実現するための新規構成要素を見つけ出すことが促されている。無線周波数の応用においては、微小電気機械システム(MEMS)が、その集積性および理論的な性能により、マイクロエレクトロニクスでの“従来”の構成要素に対する信頼できる代替品となる。
MEMSの動作原理は、基板上に懸架された梁または膜の機械的な動きに基づいている。このため、MEMSの開発には、素子(梁または膜)を懸架して基板から分離または移動できるようにする犠牲層の使用が必要とされることが多い。
マイクロエレクトロニクスにおける集積回路と同様に、こうした装置は、異なる物質の異なる薄層を堆積させることによって製造される。更に、特定の幾何学的形状を定めるため、こうした物質を、アニーリングすること、ポリッシングすること、(フォトリソグラフィを用いて)部分的にエッチングすること、または犠牲層の場合にように完全にエッチングすることが可能である。
MEMSの構成要素は、基板の表面トポロジーを生成する不連続な電極及びキャビティを含み得る。しかしながら、これは例示に過ぎない。何故ならば、封入の場合のように膜がキャビティを有さないことや、共振器のように連続的な電極を有すること等もあるからである。
MEMSを実現するためには、仕様の要求を考慮する必要がある。こうした要求としては、例えば、膜の場合において、駆動電圧、膜の動きの振幅、共振周波数、膜の機械的性質等が挙げられる。
こうした仕様を用いて、選択された構成物質による膜の寸法計算が行われる。完成した素子の計算ソフトウェア(ANSYS、COVENTOR等)、及び/又は、梁の力学の解析公式(非特許文献1を参照)が用いられる。これにより、膜の長さL、幅l、厚さe、剛性k、ギャップ(つまりスイッチの電極間の距離)dが得られる。
この寸法決めによって、膜の下にキャビティを有する必要があるのかないのかについての情報が与えられる。実際には、膜用に選択される物質(窒化物/金、金、Al、AlSi、Si、ポリSi、酸化物等)、及び、犠牲層のエッチング中に膜の移動を引き起こし得るその本質的な制約により、残留するギャップが与えられる可能性がある。ギャップを考慮して、場合によってはキャビティを提供してその深さを決定する必要がある。
このキャビティは略Lの長さを有し、その深さはdに一致するものである。
その後、使用する犠牲層及びその厚さが(キャビティの深さdに応じて)選択される。犠牲層は膜の物質に適合性がある(犠牲層のプロファイルは膜の堆積温度に耐性を有し、容易にエッチング可能でなければならない)。この実現方法は、犠牲層及び膜の物質に従って、決められる。
この実現方法には、堆積、フォトリソグラフィ及びエッチングの段階が含まれ、犠牲層が作成され、膜が実現されて、犠牲層がエッチングされる。
犠牲層を実現するための物質は以下の性質を満たさなければならない。即ち、後続段階の熱量に耐えるために熱的に安定であること、実施し易いこと、犠牲層が堆積される表面のトポロジーを平坦化可能であること、除去した際に残留物が残らないことである。
当業者には三種類の犠牲層が知られていて、以下のように区別される。即ち、感光性ポリマー型の有機基板と、ポリイミド等の非感光性ポリマー型の有機基板と、二酸化シリコン、クロム、銅、タングステン等の無機基板とである。
電極(懸架素子上に配置されている)をこれに向き合う基板(他の電極を備える)から分離する距離を制御することは、MEMSを適切に機能させることにおける重要な点である。膜または微小な梁の堆積温度よりも高い温度に対する熱安定性と制御されたプロファイルを備えた最低限のトポロジーとを有さなければならない犠牲層には、厳密な制御が必要とされる。
非感光性ポリマーは実施するのが難しく、エッチングするためには、感光性の他の物質またはエッチングされるパターンを再現する他の物質をこの非感光性ポリマーの上方に用いる必要がある。無機物質は厚さに関してはよく制御されているが、この無機物質が堆積される上のトポロジーを再現してしまう。平坦な無機犠牲層を有するようにするために、高価なポリッシング段階(CMP)が必要とされる。更に、非感光性ポリマー及び無機物質は適切なエッチング法を必要とし、一般的に扱い難く、また、リリース段階中に除去し難く、残留物が残る。
当該分野において用いられる感光性ポリマーもまた、極めて平坦であるというわけではない。同じ様に、犠牲層の下のトポロジーが、上部に形成される膜の上に再現される。非特許文献2には、ポリマーの多層犠牲層の平坦化テストが開示されている。得られたプロファイルは、特定の場合(圧縮膜)において問題となり得るくぼみを有する。
犠牲層によって、多様な構成要素を実現することが可能になる。即ち、可変キャパシタ、微小スイッチ、マイクロメートルのシステムの機械的共振モードで機能するマイクロメカニカルフィルタまたは共振器、FBAR(Film Bulk Acoustic Resonator)装置、加速度計等のセンサ、ジャイロメータ等が挙げられる。
可変キャパシタの例について更に掘り下げてみる。二つの向かい合う電極間のキャパシタンスは、C=εS/dによって定義される。ここで、Cはキャパシタのキャパシタンス値、εは電極間の媒体の誘電率、Sは向かい合う表面積、dは電極間の距離である。
キャパシタのキャパシタンスを変更する方法として、三つの方法が知られている。即ち、電極間の距離を変更すること(可変ギャップキャパシタ)と、向かい合う電極の表面積を変更すること(可変表面積キャパシタ)と、電極間の誘電率を変更することとである。
最も有利な構成要素は可変ギャップの可変キャパシタである。しかしながら、これは“引き込み(pull−in)”(ギャップの1/3に対する電極の接着)と称される問題を有する。この問題を回避するため、“ダブルエアギャップ”が考えられる。“ダブルエアギャップ”構造の原理については、非特許文献3及び非特許文献4に与えられている。この構造はキャパシタを形成する作動電極を含み、そのギャップは可変キャパシタのギャップよりも大きく、“引き込み”現象を回避するようになっている。
周知の“ダブルエアギャップ”の可変キャパシタは、犠牲層を平坦化するためのCMPによる高価な平坦化段階のみならず、“ダブルエアギャップ”を得るための堆積‐フォトリソグファフィ‐エッチング段階の掛け合わせを必要とする。
S.Timoshenko著、"Strength of materials"、(ニュージャージー州プリンストン)、D.Van Nostrand Co.,Inc.、1941年 L.Wang外、"Fabrication of high power RF MEMS switches"、Microelectronic Engineering、2006年、第83巻、p.1418‐1420 J.Zou外著、"Development of a wide tuning range two parallel plate tunable capacitor for integrated wireless communication systems"、John Wiley and sons、2001年、p.322‐329 J.Zou外、(米国イリノイ州アーバナ、イリノイ大学)、"Development of a wide tuning range MEMS tunable capacitor for wireless communication systems"、IEEE、2002年、0‐7803‐6438‐4/00
本発明は、実現方法を単純にした犠牲層の形成のために設計されている。本発明は、犠牲層を平坦化することを可能にする。また、本発明は、抵コストで“ダブルエアギャップ”の可変キャパシタを実現することを可能にする。
本発明の目的は、
‐所定の容積を占めるリソグラフィされたレジストパターンを、所定のサイズ及び所定の形状を有する基板領域上に形成するための、基板上に堆積された樹脂のリソグラフィ段階と、
‐前記リソグラフィされたレジストパターンの熱サイクルによるアニーリング段階とを含む、犠牲層の実現方法である。
本発明は、前記樹脂に応じて、前記基板領域のサイズ及び形状を決定する段階と、“ダブルエアギャップ”のプロファイルと平坦化ドーム型プロファイルとのいずれか一つから選択されたプロファイルを前記熱サイクルのアニーリングが提供するように、前記領域上に堆積される前記樹脂の量を決定する段階とを含み、前記犠牲層は懸架素子の形成を支持するように機能し、前記基板領域のサイズ及び形状を決定する段階及び前記基板領域上に堆積される樹脂の量を決定する段階は、前記基板領域から前記懸架素子を分離しなければならない間隔を定義する前記懸架素子に対する共振周波数の範囲を定めることによって得られ、前記樹脂が前記間隔を提供することが可能なパターンを得られるように選択されることを特徴とする。
前記樹脂は感光性ポリマー樹脂とすることができる。
前記基板領域は、前記基板に実現されるキャビティの底面によって構成されてもよい。
第一変形実施例によると、前記基板領域は表面トポロジーを有し、前記リソグラフィ段階及び前記アニーリング段階は複数の段階において実現され、本方法は、
‐マスクによって第一パターン素子を提供する第一樹脂層を用いて実行される第一リソグラフィ段階と、
‐前記第一パターン素子の第一アニーリング段階と、
‐前記第一パターン素子に再現される前記基板領域の表面トポロジーを最小化するために、前記第一パターン素子を薄くする段階と、
‐前記レジストパターンを構成するために、前記マスクによって、薄くされた前記第一パターン素子の上に配置された第二パターン素子を提供する、基板上に堆積された第二樹脂層を用いて実行される第二リソグラフィ段階と、
‐得られたパターン上に適用される第二アニーリング段階と、を含み、前記第一アニーリング段階と前記第二アニーリング段階は、得られたパターンに対して平坦化ドーム型プロファイルを提供する。
第二変形実施例によると、前記基板領域は表面トポロジーを有し、前記リソグラフィ段階及び前記アニーリング段階は複数の段階において実現され、本方法は、
‐マスクによって第一パターン素子を提供する第一樹脂層を用いて実行される第一リソグラフィ段階と、
‐前記第一パターン素子の第一アニーリング段階と、
‐前記第一パターン素子の表面上に再現される前記基板領域の表面トポロジーを最小化するために、前記第一パターン素子を薄くする段階と、
‐前記マスクによって、薄くされた前記第一パターン素子の上に配置された第二パターン素子を提供する、基板上に堆積された第二樹脂層を用いて実行される第二リソグラフィ段階と、
‐前記第一パターン素子及び前記第二パターン素子の積層体の上に適用され、前記積層体の上に二つのピークを生じさせ、“ダブルエアギャップ”のプロファイルを構成する第二アニーリング段階と、
‐前記マスクによって、前記薄くされた第一パターン素子と前記第二パターン素子の上に配置された第三パターン素子を提供する、基板上に堆積された第三樹脂層を用いて実行される第三リソグラフィ段階と、
‐得られたパターンに“ダブルエアギャップ”の最終的なプロファイルを与えるために、得られたパターン素子の積層体に適用される第三アニーリング段階とを含む。
添付図面と共に、下記の非限定的な例示によって与えられる説明を読むことにより、本発明をより良く理解でき、他の利点及び特徴が明らかになるものである。
複数のパラメータが犠牲層の最終的な様に影響を与える可能性があり、特に、感光性ポリマー樹脂の堆積方法、ポリマーの種類、その粘性、その接着性、堆積に引き続く熱処理、希釈時に用いる溶媒、大気条件(温度及び湿度)、保存条件が挙げられる。
こうしたパラメータがどのように変化するかを理解するためには、この犠牲層を実施する順序について知る必要がある。懸架素子の実現方法には、樹脂を堆積させる段階、樹脂に強度を与えるためにアニーリングする段階(例えば90℃に向けて)、樹脂の照射段階、樹脂の露出及び現像段階、懸架素子の堆積を通して連続する熱サイクル段階、犠牲層にアクセスしてこれを除去するための開口部のエッチング段階、が含まれる。
犠牲層のプロファイルを最適化することは、実現手順におけるエッチング段階を最適化することに相当する。第一段階はリソグラフィの標準と考えられる。本発明は実質的に、熱処理、及び、表面(パターンの形状及びサイズ)と容積(下部電極ライン上のキャビティ等)における幾何学的な制約によりプロファイルが変化することに基づく。図1のフローチャートは、犠牲層の最終的なプロファイルに影響を与えるパラメータを詳述するものであり、樹脂の選択(その配合及び粘弾性)、パターンの幾何学的形状(その形状及びサイズ)、樹脂の堆積(その堆積に用いられる方法及びその厚さ)、照射エネルギー(放射の種類及び照射時間)、(パターンのサイズ及び形状に応じて)適用される熱処理が挙げられる。
スピンコーティング機で、樹脂の堆積を実施することがより好ましい。何故ならば、電着は十分に導電性のある表面を必要とするからである。樹脂上への放射の効果は、その吸収領域よって決まる。この条件によって、化学者が、近紫外放射または遠紫外放射に対して反応する樹脂を配合することになる。放射の制御は、照射時間及び照射エネルギー量によって決まる。結果として、樹脂の選択は、照射間隔だけではなく、温度に従うマトリクスの粘弾性を左右し、温度、パターンの表面トポロジー及び幾何学的形状に従う振る舞いへと還元される。
本発明によると、印刷法が、リソグラフィ後に直線の側面を有するパターンを得るために配合された樹脂に対して実施される。犠牲層としてこれを用いることには、(堆積の連続性を確実にするための)緩やかな勾配を備えた作業通路を得るための特別な方法が含まれる。
一般的に、感光性樹脂は、乾燥後に放射に反応するようになるフォトポリマー溶液の配合物である。この配合物によって、照射前の乾燥段階を有する、金属または他の基板上への液体状態での堆積が可能になる。樹脂は有機化合物であり、一般的に、UV放射によって溶解度が影響を受ける熱可塑性ポリマーが含まれる。樹脂には二種類あり、
‐ネガ型フォトレジスト: UV放射によって照射された領域が重合され、これによって、この領域に溶媒の現像に対する特定に強度が与えられる一方で、照射されなかった部分はこの溶媒中に選択的に消失する。
‐ポジ型フォトレジスト: UV放射によって高分子の崩壊が生じ、これによって現像液中の照射された領域の溶解性が上昇する。
樹脂の性質は、感光性物質の光化学的修飾に左右され、100倍異なるフィルムの溶解速度で溶解度が変化する。様々な供給元からの複数の樹脂を用いた。即ち、JSR社から入手可能なJSR335ポジ型フォトレジスト、ローム・アンド・ハース(シプリー)(Rhom and Haas (Shipley))から入手可能なS1800シリーズのポジ型フォトレジスト、マイクロレジストテクノロジー(Microresist Technology)から入手可能なMAP1275ポジ型フォトレジスト、アーチ・ケミカルズ(Arch Chemicals)から入手可能なSCレジストネガ型フォトレジストである。
熱処理段階の目的は、樹脂を硬化させ、接着力を高めて、溶媒から全ての残留物を除去することである。また、この段階は、本方法の後続段階(膜の堆積)に樹脂が耐えられるように準備する。この段階の効果は、小分子の蒸発に直に作用する。この現象により、ガラス転移温度“T”を上昇させることが可能であり、結果として、フィルムの熱安定性が増加する。何故ならば、この温度は、犠牲層の最終的なプロファイルに対する安定性の限界であると考えられるからである。
温度の効果を評価するため、熱処理の様々な段階においてプロファイル計で測定を行った。図2Aから2Cは、犠牲層のパターンの最終的なプロファイルにおける温度勾配の影響を示すチャートである。x軸はプロファイルの幅lを示し、y軸は層の高さhを示す。図2Aは90℃での第二照射アニーリング後の犠牲層の最終的なプロファイルを示す(犠牲層の端の勾配は80°)。図2Bは120℃での第二照射アニーリング後の同一の犠牲層の最終的なプロファイルを示す(犠牲層の端の勾配は50°)。図2Cは200℃での第二照射アニーリング後の同一の犠牲層の最終的なプロファイルを示す(犠牲層の端の勾配は10°)。
図2Aから2Cには、層の厚さ、犠牲層のパターンが堆積されるキャビティが存在するか否か、樹脂の粘性及び配合等に依存する限界にまで上昇するピークの、90℃から120℃の間のアニーリングにおける、様子が明らかに示されている。
こうしたピークの出現は熱エネルギーによる樹脂の構成要素の分子内転移であることが明らかにわかる。熱処理後の最終的なプロファイルは、犠牲層の厚さが増大するとピークの位置が近づくことを示しており、これは、それぞれの厚さの犠牲層(樹脂及び粘性に依存する)に対して、図3A及び3Bに示されるように、二つのピークのプロファイルから平坦化ドーム型プロファイルへと移行することを可能にするパターンの幅に限界があるということを意味する。
図3A及び3Bはプロファイル計によって得られたチャートであり、その上に犠牲層が実現されるパターンの幅の影響を示している。x軸はプロファイルの幅lを示し、y軸は層の高さhを示す。この図の場合においては、用いた樹脂はSR335樹脂であり、犠牲層の望ましい高さは4.5μmである。図3Aは300℃でのアニーリング後の大きなパターン(幅1000μm)に対して得られたプロファイルを示す(犠牲層の端の勾配は6°)。図3Bは300℃でのアニーリング後の小さなパターン(幅145μm)に対して得られたプロファイルを示す(犠牲層の端の勾配は9°)。
小さなパターンは、MEMS共振器または他の小さな寸法の構成要素に対する重要な結果に寄与するドーム型効果と共に、平坦化プロファイルを有する。同様に、図4は、薄い犠牲層(高さ略200nm)の最終的なプロファイルを示す。
図3B及び4に示されるドーム型プロファイルは、犠牲層の端での勾配が10°未満であり、犠牲層の厚さ及びパターンの幅の間の関係が10より大きいことを考慮すると、望ましい平面の効果であると考えられる。
その上に犠牲層が形成されるパターンが、基板の面を用いて形成されたキャビティ内に位置しているのであれば、先程と同じような種類のプロファイルが観測されるが、ピークの位置は中心に向けて動く傾向がある。この結果により、小さなパターンに対してはピークが現れないということが確かめられる。下部電極(コンタクトパス)を備えた表面パターン(表面上のトポロジーを構成する)を有するという事実により、犠牲層によって再現されるトポロジーの新たな問題が生じる。
図5A及び5Bは、犠牲層の表面で再現された表面トポロジーの効果を示す。図5Aは電気伝導パス1,2,3,4で覆われた基板の一部分10の上面図である。図5Bは基板の一部分10上に実現された犠牲層のプロファイルを示すチャートである。x軸は犠牲層の幅を示し、y軸はその高さhを示す。チャートに示されるプロファイルは、図5AのBB線に対応する。図5Bの曲線5で囲まれた部分のプロファイルは、犠牲層の表面で再現された電極1,2,3のトポロジーである。
この問題を改善するため、本発明によると、二重の犠牲層が用いられ、一番目に堆積された犠牲層に適用される熱処理後に、この第一層を薄くする。多重層を用いることによって、犠牲層を平坦化できるだけではなく、パターンの幅及び長さ、キャビティの深さを変更することによって、大きなパターンの中心にピークを集めることができる。これによって、可変キャパシタにおいて使用可能な“ダブルエアギャップ”プロファイルを得ることが可能になる。
まとめると、犠牲層の最終的なプロファイルへの最も重要なパラメータの影響は以下の通りである。
‐パスがなくまたキャビティがない基板: 大きなパターンに対するピークの出現、
‐キャビティの存在: ピークがパターンの中心に近づく、
基板上のパスの存在: ピークはパターンの外面に向かって移動し、パスのトポロジーが基板上に再現される、
‐不活性雰囲気中での熱サイクルの適用: ピークはパターンの中心に近づく
‐樹脂の粘性の増加: ピークはパターンの中心に近づく
‐樹脂の厚さの増加: ピークはパターンの中心に近づく
‐多層の犠牲層: “ダブルエアギャップ”のギャップが生成可能になる。
ポリマー樹脂の選択は、懸架素子(梁または膜)の堆積温度に左右される。リソグラフィ段階の直後に犠牲層として感光性樹脂を使用することは不可能である。実際には、リソグラフィされたレジスト層は、100℃より高い懸架素子の堆積温度に耐えることができない。何故ならば、樹脂のガラス転移温度は非常に低いからである。一方、この層のプロファイルはこの種の応用に非常に良く適したものではない。何故ならば、勾配が急すぎるからである(70°から90°)。熱処理は、優れた代替案を構成し、(応用に従って)求められているプロファイルに至るだけではなく、懸架素子(梁、膜)が堆積される際の犠牲層のプロファイルの耐熱性を増加させる。結果物である犠牲層の粘弾性(分子量、高分子鎖の構造等)及び化学組成(溶媒の添加物、極性等)の変更は、熱処理後の最終的なプロファイルのより良い三次元的な安定性に繋がる。熱処理方法は変更される。これらの本質は、加熱及び冷却の連続にあり、そのサイクル及び温度は正確に制御される。本発明に対しては、分子鎖のより良い組織化及び低分子の蒸発のために、アニーリングは、十分に遅い加熱速度で実施される。低速の冷却が、犠牲層のプロファイルによくない熱衝撃を回避するために必要とされる。このサイクル後に、最終的なプロファイルは、犠牲層のガラス転移温度Tに対してまで安定になる。構成要素の幾何学的パラメータ及び懸架素子の物質(堆積温度)を設定することによって、回路の設計者は、求めているプロファイルを備え、熱サイクル後に最も高いガラス転移温度を有する層を選択するために、樹脂の熱特性及び小さなパターンと大きなパターンとの間のプロファイルの限界を基礎として用いることが可能である。劣化に対する最も優れた耐性を探し出すために、熱処理の最適化には一般的に、異なる熱サイクルでのプロファイルの測定が必要とされる。
図6は、犠牲層のプロファイルにおける本方法の段階を実施することの影響及び幾何学的パターンの影響を示すフローチャートであり、犠牲層の厚さが、小さなパターンと大きなパターンの間の限界を与えることがわかる。
本発明による犠牲層の処理によって、全てのマイクロシステム、センサまたはMEMSに対して、適切なプロファイルを得ることが可能になる。本方法においては、犠牲層を、平坦化させるように処理することが可能であり、高性能のマイクロスイッチが得られる。
図7Aから7Cは基板の面上に堆積させて本発明により処理した犠牲層に対するプロファイルを示すチャートである。図7Aは、電気パスを含む基板のパターン上に堆積させた第一犠牲層のプロファイルを示す。図7Bは、再現されたトポロジーを最小化し更には除去するために、エッチングにより実現される、第一犠牲層を薄くすることの様子を示す。図7Cは、第二平坦化犠牲層の堆積後に得られた犠牲層のプロファイルを示す。
図8Aから8Iは、本発明に従って犠牲層を作成することによって、“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。これらはキャビティの軸の一つによる断面図である。
図8Aは、主要面の一つを用いてエッチングされたキャビティ21を備えたシリコン基板20を示す。キャビティの深さは4μmよりも大きい。
その後、キャビティ21を含む基板の面の上に熱酸化を行い、厚さ1μmの二酸化シリコンの層22を得る(図8Bを参照)。
続いての段階は、キャビティ21の底面を覆う酸化層22の上に電極22,24,25(下部電極)を堆積させることである。この電極は、Ti/Au、Cr/AuまたはPtの層の堆積によって構成される。この電極の厚さは、0.02μmから0.8μmの間である(図8Cを参照)。
その後、三層の犠牲層26をキャビティ内に堆積させ、また、このキャビティからあふれさせる(図8Dを参照)。感光性樹脂を以下の方法で堆積させる。厚さ2.5μmの樹脂の第一層をキャビティ(またはまとめて製造するための同一基板内の複数のキャビティ)内に形成する。350℃までの熱サイクルのアニーリングを、5℃/minの勾配で、樹脂に適用する。このアニーリング後に、得られたポリマーの層を、望ましいエッチング速度に従って選択された出力レベル(例えば100Wの出力)の酸素プラズマエッチングによって、1μmに薄くする。これによって、下部電極によって再現されるトポロジーを最小化し、更には除去することも可能になる。同じマスクを用いて、樹脂のより厚い第二層(略4.5μm)を堆積させる。同じ熱処理によって、キャビティのエッジに二つのピークが現れて、キャビティを充填しない。その後、第三層の堆積を開始するためにと、キャビティ(または複数のキャビティ)の外側に形成されたレリーフを除去するために、薄くする段階を実施する。更に、同じ熱処理を用いて、厚さ4μmの第三層によって、最終的な“ダブルエアギャップ”の見た目になる。用いられる樹脂は、例えば、マイクロエレクトロニクスにおいてよく用いられるノボラックのポリマー樹脂である。
続いての段階は、犠牲層26上に第一誘電体層27を堆積させることである。層27の厚さは0.4μmとすることができる(図8Eを参照)。
その後、当業者に周知の方法によって、電極33,34,35(上部電極)を、誘電体層の上に、下部電極23,24,25の隣になるように堆積させる。この電極は、Ti/Au、Cr/AuまたはPtの層の堆積によって構成される。の電極の厚さは、0.02μmから0.8μmの間である(図8Fを参照)。
図8Gに示されるように、得られた構造上に第二誘電体層28を堆積させる。層28は、上部電極33,34,35を包み込む。その厚さは、第一誘電体層27の厚さに従って計算され、望ましい厚さの懸架素子29(梁または膜)が提供される。
その後、犠牲層にアクセスするために、開口部30が設けられる(図8Hを参照)。
最後の段階は、犠牲層をエッチングすることによって、懸架素子をリリースすることである。このリリースは、チャンバにトラップされたプラズマによって得られるものであり、等方的に作用することが可能である(“下流”法)。懸架素子の物質と犠牲層の物質との間のエッチング選択比に従って、プラズマが選択される。プラズマは、NプラズマまたはCHFプラズマであってもよい。犠牲層のエッチングのパラメータは例えば以下の通りである。温度250℃、圧力1100mTorr、2700Wのマイクロ波電力、Nプラズマに対する180秒の持続。
図9及び10は両方とも、三層に形成されたポリマーの犠牲層のプロファイルを示すチャートである。図9の犠牲層は、キャビティの寸法が500μm×500μmのパターンに対して得られたものである。図10の犠牲層は、キャビティの寸法が800μm×800μmのパターンに対して得られたものである。
本発明による方法の利点は以下の通りである。
‐犠牲層を形成することによって“ダブルエアギャップ”構造が得られる、
‐従来技術よりも安価な方法: 従来技術の二つ以上のマスクの代わりに、単一のマスクを用いて“ダブルエアギャップ”を実現する、
‐犠牲層の形成方法に汎用性があり、他のプロファイルが可能であり、他の構成要素への可能性を有する。
次に、二つの向かい合う電極に駆動電圧を印加することによってその移動が制御される梁とキャビティとを備えたMEMSの一部の実現について、詳述する。
駆動電圧は静電力Fを生じさせる。
Figure 2008072125
ここで、
ε=8.854・10−12ファラド・m−1
S=向かい合う電極の表面積
V=駆動電圧
=初期ギャップ
である。
釣り合いが取れると、力はF+F復元=0であるので、
Figure 2008072125
である。ここで、
可変キャパシタ(可動部分:梁)の剛性k=192EI/L
Eはヤング率(物質の特性)、
慣性I=wh/12(wは梁の幅、hはその高さ)
従って、これら全ての式を用いて、L、w、h、yの値を決めることができ、仕様における駆動電圧を満たすことが可能になる。
注意: Eは選択された物質に従う。h(可動構造の厚さ)は、プロセス(電気的導通を確実にするために必要とされる層の厚さや、選択された堆積方法によって可能な最小または最大の厚さ等)に一部依存する。
L及びwは、キャビティのx及びyの寸法を与える。
‐L=梁の長さ=キャビティの長さ
‐w=梁の幅、従って、キャビティの幅は、w + リリースのためのそれぞれの側の二つの区間に等しい(例えば、50μmであるとすると、キャビティの幅はw+100μmになる)。
yはキャビティの深さを与える:
‐スイッチに対しては、そらされた梁とキャビティの底面の間にコンタクトを設けなければならない: キャビティの深さ=y
‐可変キャパシタに対しては、“引き込み”等のせいでより複雑である。
複数の組のL、w、yの値が仕様を満たし得ることには注意されたい。
こうして、キャビティの深さが分かる。長さが数μmから数十または百μmまでで変動し、幅が数百nmから数十μmまでで変動する梁に対しては、数百nmから数μmの値である。
犠牲層の樹脂は、この深さよりも大きな厚さが得られるように用いなければならない。リソグラフィで用いられる樹脂は周知であり、最大コーティング厚さによって特徴付けられる。このデータは製造業者から樹脂を購入する際に提供される。以下の表は、市販の樹脂のいくつかの特性をまとめたものである。
Figure 2008072125
犠牲層の最終的なプロファイルに影響を与えるパラメータの詳細なフローチャートである。 犠牲層のパターンの最終的なプロファイルへの温度勾配の影響を示すチャートである。 犠牲層のパターンの最終的なプロファイルへの温度勾配の影響を示すチャートである。 犠牲層のパターンの最終的なプロファイルへの温度勾配の影響を示すチャートである。 犠牲層のプロファイルへのパターンの幅の影響を示すチャートである。 犠牲層のプロファイルへのパターンの幅の影響を示すチャートである。 薄い犠牲層のプロファイルを示すチャートである。 電気伝導パスで覆われた基板の一部分の上面図である。 図5Aの基板の一部分上に実現された犠牲層のプロファイルを示すチャートである。 犠牲層のプロファイルへのパラメータの影響を示すフローチャートである。 犠牲層のプロファイルを示すチャートである。 犠牲層のプロファイルを示すチャートである。 犠牲層のプロファイルを示すチャートである。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 本発明による“ダブルエアギャップ”の可変キャパシタを実現する方法を示す。 犠牲層のプロファイルを示す他のチャートである。 犠牲層のプロファイルを示す他のチャートである。
符号の説明
1,2,3,4 電気伝導パス
10 基板の一部分
20 シリコン基板
21 キャビティ
22 二酸化シリコン層
23,24,25 下部電極
26 犠牲層
27,28 誘電体層
29 懸架素子
30 開口部
33,34,35 上部電極

Claims (5)

  1. ‐所定の容積を占めるリソグラフィされたレジストパターンを、所定のサイズ及び所定の形状を有する基板領域上に形成するための、基板上に堆積された樹脂のリソグラフィ段階と、
    ‐前記リソグラフィされたレジストパターンの熱サイクルによるアニーリング段階とを含む、犠牲層の実現方法であり、
    前記樹脂に応じて、前記基板領域のサイズ及び形状を決定する段階と、“ダブルエアギャップ”のプロファイルと平坦化ドーム型プロファイルとのいずれか一つから選択されたプロファイルを前記熱サイクルのアニーリングが提供するように、前記領域上に堆積される前記樹脂の量を決定する段階とを含み、前記犠牲層は懸架素子の形成を支持するように機能し、前記基板領域のサイズ及び形状を決定する段階及び前記基板領域上に堆積される前記樹脂の量を決定する段階は、前記基板領域から前記懸架素子を分離しなければならない間隔を定義する前記懸架素子に対する共振周波数の範囲を定めることによって得られ、前記樹脂が前記間隔を提供することが可能なパターンを得られるように選択されることを特徴とする方法。
  2. 前記樹脂は感光性ポリマー樹脂である請求項1に記載の方法。
  3. 前記基板領域は、前記基板に実現されるキャビティの底面によって構成される請求項1または請求項2のいずれかに記載の方法。
  4. 前記基板領域は表面トポロジーを有し、前記リソグラフィ段階及び前記アニーリング段階は複数の段階において実現され、
    ‐マスクによって第一パターン素子を提供する第一樹脂層を用いて実行される第一リソグラフィ段階と、
    ‐前記第一パターン素子の第一アニーリング段階と、
    ‐前記第一パターン素子の表面上に再現される前記基板領域の表面トポロジーを最小化するために、前記第一パターン素子を薄くする段階と、
    ‐前記レジストパターンを構成するために、前記マスクによって、薄くされた前記第一パターン素子の上に配置された第二パターン素子を提供する、基板上に堆積された第二樹脂層を用いて実行される第二リソグラフィ段階と、
    ‐得られたパターン上に適用される第二アニーリング段階と、を含み、前記第一アニーリング段階と前記第二アニーリング段階は、得られたパターンに対して平坦化ドーム型プロファイルを提供する請求項1から請求項3のいずれか一項に記載の方法。
  5. 前記基板領域は表面トポロジーを有し、前記リソグラフィ段階及び前記アニーリング段階は複数の段階において実現され、
    ‐マスクによって第一パターン素子を提供する第一樹脂層を用いて実行される第一リソグラフィ段階と、
    ‐前記第一パターン素子の第一アニーリング段階と、
    ‐前記第一パターン素子の表面上に再現される前記基板領域の表面トポロジーを最小化するために、前記第一パターン素子を薄くする段階と、
    ‐前記マスクによって、薄くされた前記第一パターン素子の上に配置された第二パターン素子を提供する、基板上に堆積された第二樹脂層を用いて実行される第二リソグラフィ段階と、
    ‐前記第一パターン素子及び前記第二パターン素子の積層体の上に適用され、前記積層体の上に二つのピークを生じさせ、“ダブルエアギャップ”のプロファイルを構成する第二アニーリング段階と、
    ‐前記マスクによって、前記薄くされた第一パターン素子と前記第二パターン素子の上に配置された第三パターン素子を提供する、基板上に堆積された第三樹脂層を用いて実行される第三リソグラフィ段階と、
    ‐得られたパターンに“ダブルエアギャップ”の最終的なプロファイルを与えるために、得られたパターン素子の積層体に適用される第三アニーリング段階とを含む請求項1から請求項3のいずれか一項に記載の方法。
JP2007239837A 2006-09-15 2007-09-14 懸架素子を実現するための犠牲層の形成方法 Pending JP2008072125A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0653779A FR2905946B1 (fr) 2006-09-15 2006-09-15 Mise en forme d'une couche sacrificielle pour realiser un element suspendu

Publications (1)

Publication Number Publication Date
JP2008072125A true JP2008072125A (ja) 2008-03-27

Family

ID=37982439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239837A Pending JP2008072125A (ja) 2006-09-15 2007-09-14 懸架素子を実現するための犠牲層の形成方法

Country Status (4)

Country Link
US (1) US7851366B2 (ja)
EP (1) EP1900679A1 (ja)
JP (1) JP2008072125A (ja)
FR (1) FR2905946B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962119A1 (fr) 2010-07-05 2012-01-06 Commissariat Energie Atomique Procédé de fabrication d'une structure fixe définissant un volume recevant un élément mobile notamment d'un mems
FR3012255B1 (fr) * 2013-10-17 2017-03-10 Commissariat Energie Atomique Procede de formation de rides par fusion d'une fondation sur laquelle repose une couche contrainte
US11314210B2 (en) 2018-08-01 2022-04-26 Nutech Ventures Neuromorphic computing using electrostatic mems devices
CN111517275B (zh) * 2020-05-09 2023-06-02 中北大学 一种实用化射频mems开关双层牺牲层的制备方法
CN113873404A (zh) * 2021-09-29 2021-12-31 瑞声声学科技(深圳)有限公司 一种振膜及其制备方法、mems麦克风

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172504A (ja) * 2002-11-21 2004-06-17 Fujitsu Media Device Kk 可変キャパシタ、それを備えたパッケージ及び可変キャパシタの製造方法
JP2006147995A (ja) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> 可変容量素子及びその製造方法
JP2006210843A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 可変キャパシタ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002322966A1 (en) * 2002-03-20 2003-09-29 Ecole Polytechnique Federale De Lausanne (Epfl) Process for manufacturing mems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172504A (ja) * 2002-11-21 2004-06-17 Fujitsu Media Device Kk 可変キャパシタ、それを備えたパッケージ及び可変キャパシタの製造方法
JP2006147995A (ja) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> 可変容量素子及びその製造方法
JP2006210843A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 可変キャパシタ及びその製造方法

Also Published As

Publication number Publication date
FR2905946A1 (fr) 2008-03-21
US20080090421A1 (en) 2008-04-17
FR2905946B1 (fr) 2009-01-16
US7851366B2 (en) 2010-12-14
EP1900679A1 (fr) 2008-03-19

Similar Documents

Publication Publication Date Title
JP4880878B2 (ja) マルチメタルレイヤmems構造及びこれを作製するプロセス
JP6063475B2 (ja) パッケージングに適合する、memsデバイスのウェハレベルキャッピング
US9938138B2 (en) MEMS device structure with a capping structure
JP4410085B2 (ja) 可変容量素子及びその製造方法
US7829365B2 (en) Micro electro-mechanical system and method of manufacturing the same
US20060027891A1 (en) Sacrificial layer technique to make gaps in MEMS applications
KR101140688B1 (ko) 전자 장치 및 그 제조 방법
KR101214818B1 (ko) 티탄계 물질에 대한 선택적 등방성 에칭
JP2008072125A (ja) 懸架素子を実現するための犠牲層の形成方法
US20170113928A1 (en) Device and method for producing a device comprising micro or nanostructures
WO2012088820A1 (zh) Mems器件的制作方法
JP2007005909A (ja) 電気機械信号選択素子、その製造方法およびそれを用いた電気機器
US11780725B2 (en) MEMS device built using the BEOL metal layers of a solid state semiconductor process
JP2010045334A (ja) 可動構成要素を備えた構造体を異種犠牲層によって製造するための方法
JP4342370B2 (ja) 高周波集積回路装置
Young et al. A novel low-temperature method to fabricate MEMS resonators using PMGI as a sacrificial layer
Huff MEMS fabrication
WO2012088822A1 (zh) Mems开关及其制作方法
JP2006062016A (ja) 微細構造の製造方法
US6600644B1 (en) Microelectronic tunable capacitor and method for fabrication
US8766381B2 (en) Integrated circuit comprising a device with a vertical mobile element integrated in a support substrate and method for producing the device with a mobile element
US20100327993A1 (en) Micro mechanical resonator
JP2008085022A (ja) 可変キャパシタ
KR100323693B1 (ko) 미세 구조물 제조방법
JP4359923B2 (ja) エレクトロメカニカルスイッチの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127