JP2017524268A - 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置 - Google Patents

半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置 Download PDF

Info

Publication number
JP2017524268A
JP2017524268A JP2017523748A JP2017523748A JP2017524268A JP 2017524268 A JP2017524268 A JP 2017524268A JP 2017523748 A JP2017523748 A JP 2017523748A JP 2017523748 A JP2017523748 A JP 2017523748A JP 2017524268 A JP2017524268 A JP 2017524268A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
substrate
separation
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017523748A
Other languages
English (en)
Other versions
JP6683382B2 (ja
Inventor
ユン，イ−ジュン
ムン，デ−ヤン
チャン，ヨン−ワン
パク，ヨンジョ
ペ，ダク−キュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hexasolution Co Ltd
Original Assignee
Hexasolution Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hexasolution Co Ltd filed Critical Hexasolution Co Ltd
Publication of JP2017524268A publication Critical patent/JP2017524268A/ja
Application granted granted Critical
Publication of JP6683382B2 publication Critical patent/JP6683382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明による半導体積層構造は、窒化物半導体とは異種の単結晶基板と、基板との間に空洞が定義されるよう基板の上に形成され、少なくとも一部が基板と同一の結晶構造に結晶化した無機物薄膜と、空洞の上における結晶化した無機物薄膜の上から成長した窒化物半導体層と、を含む。本発明による窒化物半導体層の分離方法及び装置は、基板と窒化物半導体層とを機械的に分離する。機械的な分離は、基板と窒化物半導体層に垂直方向への力を加えて分離する方法、水平方向への力を加えて分離する方法、相対的な円運動の力を加えて分離する方法、またはその組合せの方法により行うことができる。

Description

本発明は、窒化ガリウム（ＧａＮ）またはガリウムと異種金属との混合窒化物からなる半導体層及びその形成方法に関する。また、本発明は、このような層を含む電子または光電子素子（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）、窒化物半導体基板及びその製造方法に関する。本発明の技術分野は、基板上に結晶欠陥が少ない高品質の窒化物半導体層を形成するための基板構造及びその形成方法と広く定義することができる。
周期表のIII族ないしＶ族元素の窒化物半導体は、電子及び光電子素子分野において重要な位置を占めており、このような分野は向後さらに重要になる見込みである。窒化物半導体の応用分野は、実際にレーザーダイオード（ＬＤ）から高周波数及び高温で作動できるトランジスターに至るまでの広い領域を含む。そして、紫外線光検出器、弾性表面波素子及び発光ダイオード（ＬＥＤ）を含む。
例えば、窒化ガリウムは、青色ＬＥＤまたは高温トランジスターの応用に適した物質として知られているが、これに限定されないマイクロ波電子素子用として幅広く研究されている。また、本発明のように、窒化ガリウムは、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）のような窒化ガリウム系合金を含むものとして広く用いることができる。
窒化ガリウムのような窒化物半導体を用いる素子のうち、窒化物半導体層の成長のために最もよく用いられる基板は、サファイア、シリコンカーバイド（ＳｉＣ）、シリコンのような「異種」の基板である。ところが、これらの異種基板物質は、窒化物との格子定数の不一致及び熱膨脹係数の差から、異種基板に成長させた窒化物半導体層は、転位（ｄｉｓｌｏｃａｔｉｏｎ）などの結晶欠陷を多量で含んでいる。このような欠陷は、ＬＥＤなど窒化物半導体素子の性能を劣らせる主要因として作用する。
サファイア基板は、窒化ガリウムよりも熱膨脹係数が大きいため、窒化ガリウムを高温で成長させた後に冷却させれば、窒化ガリウムエピ層に圧縮応力がかかる。シリコン基板は窒化物半導体層よりも熱膨脹係数が小さいため、窒化ガリウムを高温で成長させた後に冷却させれば、窒化ガリウムエピ層に引張応力がかかる。このため、基板の反りが現れ、かかる基板の反りを抑制するためには基板の厚さも厚くしなくてはならないという不具合がある。厚い基板を用いることは、表面的な現象を減少させる役割を果すだけで、薄膜の応力自体を減少させる技術ではない。薄膜の応力自体を減少できるなら、薄い基板を用いることができるため、有利となる。また、ＬＥＤの製作後、チップの分離のために基板を１００μｍ厚くらいを残して削らなければならない実情に鑑みれば、薄い基板の使用が可能となれば、ＬＥＤの生産面で大きな利点を得ることができる。
必要に応じては、異種基板の上に形成された窒化物半導体層を異種基板から分離しなければならない場合があり、従来技術としてはレーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ ｏｆｆ）が提案されている。しかし、レーザーリフトオフ法を用いる場合も、サファイア基板と窒化物半導体との熱膨脹係数の差などの原因で、基板の反りが発生するか、レーザーを用いて窒化物半導体層を溶かして取り外す方式であるため、局部領域において高い熱によって工程中に熱応力を誘発するという副作用がある。レーザーリフトオフ法は、窒化物半導体の熱的・機械的変形と分解を伴う。レーザービームによる衝撃によって窒化物半導体層にクラックなどの欠陷が発生しやすく、窒化物半導体層が損傷する恐れがあり、延いては、窒化物半導体層が割れやすいことから、工程が不安定となる。
したがって、高信頼性の基板分離方法や高品質の窒化物半導体基板または窒化物半導体素子を得ることができる方法が求められる。
本発明は、上記問題点に鑑みてなされたものであり、窒化物半導体層の成長時、窒化物半導体層にかかる応力を減少させ、高品質の窒化物半導体層が形成できるだけでなく、レーザーオフする必要なく基板との分離が容易な半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置を提供することを目的とする。
上記の課題を達成するため、本発明による半導体積層構造は、窒化物半導体とは異種の単結晶基板と、前記基板との間に空洞（ｃａｖｉｔｙ）が定義されるよう前記基板と接触する脚部及び脚部から延びて前記基板と平行する上面部を含み、少なくとも一部が前記基板と同一の結晶構造に結晶化した無機物薄膜と、前記空洞の上における前記結晶化した無機物薄膜の上から成長した窒化物半導体層と、を含む。
特に、前記空洞は、互いに分離した複数個の空洞であり、前記窒化物半導体層の側面成長速度が速い方向と垂直する方向に延びたラインタイプのパターンであり得る。前記窒化物半導体層は、合体するかまたは合体しないことが可能である。前記窒化物半導体層は、水平方向へ連続または不連続であり得る。前記窒化物半導体層は、二層以上の膜であり得る。かかる二層以上の膜の間に前記のような空洞を定義する無機物薄膜をさらに形成することができる。
本発明による窒化物半導体層の分離方法においては、窒化物半導体とは異種の単結晶基板の上に犠牲層パターンを形成した後、前記犠牲層パターンの上に無機物薄膜を形成する。前記基板と無機物薄膜とで定義される空洞が形成されるよう、前記無機物薄膜が形成された前記基板から前記犠牲層パターンを除去する。その後、前記無機物薄膜の少なくとも一部を前記基板と同一の結晶構造に結晶化させ、前記空洞の上における前記結晶化した無機物薄膜の上から窒化物半導体層を成長させる。それから、前記基板と前記窒化物半導体層とを機械的に分離する段階を行う。
前記窒化物半導体層を成長させる段階において、前記窒化物半導体層を、互いに分離した複数個の窒化物半導体層に形成することができる。
前記犠牲層パターンは、多様な方法により形成することができる。前記基板の上に感光膜を塗布した後、フォトリソグラフィによって形成するか、前記基板の上にナノインプリント用樹脂を塗布した後、ナノインプリント方法で形成することができる。または、前記基板の上に有機物ナノ粒子を付けて形成することもできる。
前記無機物薄膜を形成する段階は、前記犠牲層パターンが変形しない温度範囲内で行うことが望ましい。前記空洞は、前記犠牲層パターンが除去されてなくされた部分である。したがって、前記空洞は、前記犠牲層パターンの形状、大きさ及び二次元的な配列などにそのまま倣う。そのため、前記空洞が除去された形状、大きさ及び二次元的な配列を有させるには、前記犠牲層パターンの形状、大きさ及び二次元的な配列を決めなければ成らない。
本発明による他の窒化物半導体層の分離方法においては、本発明による半導体的な積層構造を用いて、その内の基板と窒化物半導体層とを機械的に分離する段階を行う。
本発明の更に他の窒化物半導体層の分離方法においては、本発明によらなくても基板と窒化物半導体層との間に空洞を含む界面層が含まれた他の半導体積層構造をを用いて、その内の基板と窒化物半導体層とを機械的に分離する段階を行う。
このような方法を用いて基板から窒化物層を分離すれば、垂直型または水平型ＬＥＤ、任意の基板に転写もしくは移転したＬＥＤまたは自由起立（ｆｒｅｅ−ｓｔａｎｄｉｎｇ）の窒化物半導体基板を製造することもできる。
本発明による窒化物半導体層の分離方法において、前記機械的に分離する段階は、前記基板と窒化物半導体層に垂直方向への力を加えて分離する方法、水平方向への力を加えて分離する方法、相対的な円運動の力を加えて分離する方法、及びその組合せによる方法で行うことができる。
特に、前記基板と窒化物半導体層に垂直方向への力を加えて分離する方法による場合、前記基板と窒化物半導体層が垂直方向に押圧される厚さまたは圧力を感知して終点検出（ｅｎｄ ｐｏｉｎｔ ｄｅｔｅｃｔ）することが望ましい。
本発明による窒化物半導体層の分離方法は、前記基板と窒化物半導体層との分離後、前記分離した窒化物半導体層を他の基板に転写またはパッケージングする段階をさらに含むことができる。
本発明による窒化物半導体層の分離装置は、本発明による半導体積層構造または本発明によらなくても基板と窒化物半導体層との間に空洞を含む界面層が含まれた他の半導体積層構造において、前記基板と窒化物半導体層との間を機械的に分離する段階を行う。
このような装置は、前記半導体積層構造の基板及び窒化物半導体層にそれぞれ適用される治具として一対の板状分離部材を含むことができる。前記分離部材と前記半導体積層構造とは、一時的な接着となり得る。前記一時的な接着は、接着層、接着コーティング、接着テープ、静電気的な力または真空による力のうちいずれか一つにより行うことができる。
前記装置は、前記半導体積層構造に外力を印加する駆動部と、前記駆動部を制御する制御部と、を含むことができる。前記駆動部は、前記基板及び窒化物半導体層に、相対的な押圧、引張り、せん断、捻りまたはその組合せによる外力を印加することができる。
本発明による分離装置は、前記半導体積層構造の基板及び窒化物半導体層にそれぞれ適用される治具としての一対の板状分離部材を少なくともいずれか一方が、前記半導体積層構造と一時的に接着をなした状態で、前記外力を印加できる。前記分離部材のいずれか一方は固定し、他方を、一方に対して垂直方向、水平方向、または回転駆動させることで発生する外力を印加できる。
特に、前記分離部材のうちいずれか一方は固定し、他方を、一方に対して垂直方向に駆動して押圧力を提供し、無機物薄膜または界面層の破壊により前記窒化物半導体層と基板とが分離した直後に押圧力を解除することが望ましい。ここで、前記制御部は、前記窒化物半導体層と基板とが分離する終点検出によって前記駆動部を制御することで、前記分離部材の相対的移動を停止するか、または相互離隔させることができる。前記終点検出のための分離感知部をさらに含むことができる。前記分離感知部は、分離部材間の距離測定または圧力モニタリングするものであり得る。
本発明による分離装置は、前記分離した窒化物半導体層を他の基板に転写またはパッケージングするための移送装置をさらに含むことができる。
本発明による半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置を用いれば、紫外線光検出器、弾性表面波素子、ＬＥＤ、ＬＤ、マイクロ波電子素子などを製造することができ、その素子を用いたモジュール、システムなどに拡張できる。さらに、自由起立の窒化物半導体基板を製造することもできる。その他の実施例の具体的事項は、詳細な説明及び図面に示されている。
本発明よれば、窒化物半導体層は、空洞の上における無機物薄膜の上から成長する。無機物薄膜は、その上で成長する窒化物半導体層と応力を分けて解消できるため、本発明によれば、窒化物半導体層が欠陥密度の小さい高品質に成長する。したがって、欠陥密度が小さい高品質の窒化物半導体層を形成することができ、窒化物半導体の結晶欠陷密度の減少から内部量子効率を増大させることができる。
基板と窒化物半導体層との熱膨脹係数の差によって窒化物半導体層に応力が発生しても局部的な応力が緩み、これによって基板の反りが減少できる。基板と窒化物半導体層との熱膨脹係数が相違しても空洞が窒化物半導体層によって圧縮するか伸び得るため、窒化物半導体層にかかる応力は減少する。これによって、大面積の基板においても相対的に薄い基板を用いることが可能となる。
特に、犠牲層パターンの形成時、フォトリソグラフィまたはナノインプリントのような制御された方法で形成するため、空洞が不規則的またはランダムに形成されることなく、制御された方法で形成されるので、再現性が良く、素子の均一性に優れている。このような結果から、優れた物性を有する窒化物半導体エピ層を成長させることができるため、高効率かつ高信頼性の光電子素子を具現することができる。
空洞、そして窒化物半導体層を形成しながら形成可能なボイド（ｖｏｉｄ）によって基板と窒化物半導体層とは、物理的に分離しやすい状態となる。レーザーのような大きいエネルギーを加えることなくても、小さい物理的な力や衝撃によって窒化物半導体層と基板とを機械的に分離することができる。したがって、レーザーリフトオフを用いなくても基板からの窒化物半導体層の分離が容易となり、垂直型ＬＥＤまたは自由起立の窒化物半導体基板の製造が容易となる。
特に、本発明による分離方法及び装置によれば、レーザーを用いず基板と窒化物半導体層とを機械的な力で分離するため、レーザーを用いる方法に比べて時間を短縮し、かつ工程コストを減少させることができ、生産効率を向上させることができる。
本発明は、機械的な分離方法により基板と窒化物半導体層とを分離する方法及び装置に関する新しい構成を提案する。容易に破壊可能な人為的なナノ構造である、空洞を定義する無機物薄膜を基板と窒化物半導体層との間に形成することで、高価のレーザー装置が必要なくなり、また、レーザーによる劣化なく基板と窒化物半導体層とを分離することができる。
空洞を定義する無機物薄膜構造、二次元の配列及び窒化物半導体層の成長条件などを調節すれば、連続または不連続に窒化物半導体層を成長させることができるため、ＬＥＤの性能を向上できることに加え、生産コストを低めることができる。
本発明による半導体積層構造及びその形成方法を説明するための図である。 本発明による半導体積層構造及びその形成方法において、犠牲層パターンの二次元的な配列を示した図である。 本発明による半導体積層構造において、空洞の多様な断面を示した図である。 本発明による半導体積層構造の形成方法において、多様な犠牲層パターン、それによる無機物薄膜の上面部の形状を説明するための図である。 本発明による半導体積層構造において、界面層部分に窒化物半導体層の一部が含まれた場合を示す。 本発明による半導体積層構造において、窒化物半導体層の上面の形状を説明するための図である。 本発明による窒化物半導体層の分離装置に含まれる一対の板状分離部材を示す。 本発明による窒化物半導体層の分離装置に含まれる分離部材の他の例を示す。 本発明による窒化物半導体層の分離装置の概略図である 本発明による窒化物半導体層の分離装置を用い押圧して窒化物半導体層と基板とを分離する場合を示す。 本発明による窒化物半導体層の分離装置を用い引っ張って窒化物半導体層と基板とを分離する場合を示す。 本発明による窒化物半導体層の分離装置を用いせん断して窒化物半導体層と基板とを分離する場合を示す。 本発明による窒化物半導体層の分離装置を用い捻って窒化物半導体層と基板とを分離する場合を示す。 本発明による実験例を説明するためのＳＥＭ写真である。 本発明による実験例を説明するためのＳＥＭ写真である。
以下、本発明を具体的な実施例を挙げて説明する。しかし、本発明による実施例は多くの他の形態に変形されることができ、本発明の範囲が後述する実施例に限定されると解釈されてはならない。本発明の実施例は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における構成要素の形状及び大きさなどは、より明確な説明のために誇張または省略され得、図面において同じ符号で示した要素は同じ要素を意味する。
本発明者は、異種基板の上に空洞を形成した後、窒化物半導体層を成長させることで、空洞をつぶして窒化物半導体層の応力を解消する多様な研究結果を提示してきた。本出願は、本発明者が提案した方法によって形成した半導体積層構造から窒化物半導体層と基板とを分離して、垂直型ＬＥＤまたは水平型ＬＥＤ、任意の基板に転写または移転したＬＥＤまたは自由起立の窒化物半導体または窒化物半導体基板を製造する方法及びその方法を行うために窒化物半導体層を基板から分離する方法及び装置について鋭意研究した結果である。
図１は、本発明による半導体積層構造及びその形成方法を説明するための図である。
図１の（ａ）を参照すれば、先ず基板１０の上に犠牲層パターン２０を形成する。犠牲層パターン２０の厚さｄは、０．０１〜１０μｍであり、犠牲層パターン２０の幅ｗは、０．０１〜１０μｍにすることができる。犠牲層パターン２０の厚さｄと幅ｗは、最終的に形成しようとする空洞を考慮して決定する。図１の（ａ）を参照すれば、犠牲層パターン２０は、基板１０全体に同一のパターンで均一に形成されている。しかし、犠牲層パターン２０は、基板１０に局部的に他のパターンで形成され得る。
図２は、犠牲層パターン２０の２次元的な配列を示す平面図であり、一つのチップを構成する基板の一部を示す。
基板１０に形成する犠牲層パターン２０は、ラインアンドスペースタイプ（ｌｉｎｅ ａｎｄ ｓｐａｃｅ ｔｙｐｅ）であって、基板１０の上でｙ軸方向またはｘ軸方向へ延びる形状を有することができ、図２では、犠牲層パターン２０がｙ軸方向へ延びる場合を例に挙げている。
５００ｎｍのラインアンドスペースを仮定する場合、横×縦が１ｍｍ×１ｍｍである大きさのチップには約１０００個の犠牲層パターン２０が入られる。犠牲層パターン２０をこのように一方向へ延びる形状に形成する場合、これによって形成されるＬＥＤは、ある一方向への光特性が制御され、例えば、偏光方向性を調節可能となる。
特に、犠牲層パターン２０は、後続に形成する窒化物半導体層の側面成長速度が速い方向と垂直する方向に延びたラインタイプのパターンに形成することが望ましい。例えば、図２では、ｘ軸方向の窒化物側面成長速度が速い場合となる。基板１０がサファイアである場合、窒化物の側面成長速度が速い方向は、＜１−１００＞なので、犠牲層パターン２０はそれに垂直する＜１１−２０＞方向に沿って延びるラインパターンに形成する。このようにする理由は、基板１０の上から始まる横方向エピタキシャル成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯ）を最大限に助長しながら窒化物半導体層を成長させるためである。
ラインタイプの犠牲層パターン２０は、基板１０全体にあたって形成できるが、パターン同士が離隔している「島」の形態も可能である。島形態の場合、基板１０全体にわたって形成される場合よりもボーイング（ｂｏｗｉｎｇ） などを防止する面で望ましい。犠牲層パターン２０同士の間隔がさらに狭くなる場合は、側面成長しようとする長さが減少するため、側面成長が速い方向へ垂直にラインタイプパターンを整列する必要がなくなる。
このような犠牲層パターン２０は、フォトリソグラフィ（ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ）、ナノインプリント（ｎａｎｏ−ｉｍｐｒｉｎｔ）方法、有機物ナノ粒子の付着のような多様な方法により行うことができる。このように、本発明によれば、犠牲層パターン２０を形成する方法が比較的簡単であり、既存のＰＳＳ（ｐａｔｔｅｒｎｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅ）のような技術において基板をエッチングする場合に比べれば、基板の損傷程度が相対的に小さく、工程を単純化することができる。
このように多様な犠牲層パターン２０が形成される基板１０は、サファイア、シリコン、ＳｉＣ、ＧａＡｓ基板など、窒化物半導体層の異種エピ層の成長に用いられる全ての異種単結晶基板を用いることができ、本実施例においては、サファイア基板であることが望ましい。
図１の（ａ）のように犠牲層パターン２０を形成した後は、図１の（ｂ）を参照して犠牲層パターン２０の上に無機物薄膜３０を形成する。無機物薄膜３０は、後続して基板１０との間で空洞を定義するものであって、無機物薄膜３０の形成に際し、犠牲層パターン２０が変形しない温度範囲内で行うことが望ましい。無機物薄膜３０は、犠牲層パターン２０が除去された後、構造物が本来の形状を安定的に維持できる厚さにする。無機物薄膜３０を形成するための工程は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）、湿式合成（ｗｅｔ ｓｙｎｔｈｅｓｉｓ）、金属薄膜形成後の酸化工程（ｍｅｔａｌ ｄｅｐｏｓｉｔｉｏｎ ａｎｄ ｏｘｉｄａｔｉｏｎ）、スパッタリングなどの多様な方法を用いることができる。構造的に安定した空洞が基板１０の上に存在するためには、無機物薄膜３０の形成時、無機物薄膜３０の一部が基板１０と直接接触することが有利である。無機物薄膜３０は、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、イットリア（Ｙ２Ｏ３）−ジルコニア、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）及び酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）などの酸化物や窒化物より選択される少なくともいずれか一種であり、本実施例においては、アルミナであることが望ましい。かかる無機物薄膜３０の組成、強度及び厚さの少なくともいずれか一つを調節すれば、後続してこれを用いた基板構造上に形成される窒化物半導体層にかかる応力を調節することができる。無機物薄膜３０は、図示したように犠牲層パターン２０を覆いながら基板１０の上に全面的に形成される。
望ましい実施例において、アルミナはＡＬＤのような蒸着方法によって基板１０と犠牲層パターン２０の形状に倣って均一な厚さで形成することができる。蒸着方法の他に、湿式溶液を用いた湿式合成の方法も可能である。湿式溶液を基板１０と犠牲層パターン２０の形状に倣って均一にコーティングした後、加熱、乾燥、若しくは化学反応によりアルミナを合成できる。例えば、アルミニウムクロライド（ＡｌＣｌ３）のようなアルミニウム前駆体粉末をテトラクロロエチレン（Ｃ２Ｃｌ４）のような溶媒に混合した後、犠牲層パターン２０が形成された基板１０に適用してコーティングし、酸素雰囲気下で加熱して反応させれば、アルミナ薄膜を得ることができる。または、金属Ａｌ薄膜をスパッタリングなどの方法により蒸着した後、酸化工程を行ってアルミナを形成することもできる。このようなアルミナは非晶質または微小粒子の多結晶からなる状態に形成される。
無機物薄膜３０の形成後は、図１の（ｃ）のように基板１０から犠牲層パターン２０を選択的に除去する。犠牲層パターン２０は、感光膜、ナノインプリント用の樹脂または有機物ナノ粒子のようなポリマーであるため、これの容易な除去方法は加熱となる。自然発火点が通常６００℃付近である感光膜は、熱によって除去されやすい。さらに、酸化方式により容易に燃焼させて除去するためには、酸素を含むガスとの化学反応を追加することができる。酸素雰囲気下で高温に加熱すれば、所謂アッシング（ａｓｈｉｎｇ）と呼ばれる熱分解工程によってポリマー成分を容易に除去できる。例えば、酸素雰囲気下における熱処理により除去する。酸素雰囲気の熱処理が適切でない場合、例えば、基板１００がシリコン基板であることから酸化物の生成が憂慮される場合、有機溶媒を用いた湿式除去を用いることもできる。犠牲層パターン２０を除去してからは、図１の（ｃ）に示したように、基板１０と無機物薄膜３０とで定義される空洞Ｃを形成することができる。本実施例においては、相互分離した複数個の空洞Ｃが形成されるが、最初に形成する犠牲層パターン２０の形状に応じて空洞の形状が変わり得る。空洞は、犠牲層パターンが反転した形状を有する。
形成された直後の状態（ａｓ−ｄｅｐｏｓｉｔｅｄ）の無機物薄膜３０は、通常、非晶質であるか、非常に小さい粒子からなる多結晶を有することが一般的なである。犠牲層パターン２０を除去することで空洞Ｃを形成した後は、非晶質または多結晶無機物薄膜３０を緻密化し結晶化できるよう、熱処理を行うことが望ましい。
犠牲層パターン２０除去の熱処理と無機物薄膜３０の熱処理とは、段階的に温度を上げて進むか、連続の工程で行うことができる。基板１０がサファイア基板であり、無機物薄膜３０がアルミナである場合のように、無機物薄膜３０が基板１０と同一の組成の物質である場合、例えば、１０００℃付近に加熱すれば、熱処理によって無機物薄膜３０は図１の（ｄ）に示したように、基板１０と同一の結晶構造に結晶化した無機物薄膜３０'となる。これによって、結晶化した無機物薄膜３０'と基板１０との界面（図面においては点線で表示）はなくなる。その理由は、高温の熱処理の間、基板１０と直接接触して、無機物薄膜３０の部分で固相エピ成長（ｓｏｌｉｄ ｐｈａｓｅ ｅｐｉｔａｘｙ）が起こり、基板１０の結晶方向に沿って結晶化するためである。固相エピタクシは、基板１０と無機物薄膜３０との界面から始まり、無機物薄膜３０が非晶質からなる場合、最終的に結晶化した無機物薄膜３０'は多結晶になるか、微細な多結晶はその大きさがさらに大きくなるか、さらに望ましい場合は、基板１０と同一の単結晶に変わるようになる。このような結晶化は、無機物薄膜３０の少なくとも一部、特に、全体にわたって起こるようにすることが望ましく、空洞Ｃの上における結晶化した無機物薄膜３０'部分は、後で窒化物半導体エピ層の成長時、シード部分として働くようになるため、空洞Ｃの上の無機物薄膜３０'部分は、必ず結晶化していることが望ましい。
続いて、図１の（ｅ）のように結晶化した無機物薄膜３０'の上に窒化物半導体層５０をさらに形成する。窒化物半導体層５０は、適切なバッファー層を含み、多層構造に形成できる。窒化物半導体層５０は、ＧａＮ、ＩｎＮ、ＡｌＮまたはこれらの組合せであるＧａｘＡｌｙＩｎｚＮ（０＜ｘ，ｙ，ｚ＜１）などの全ての窒化物半導体物質を含む。窒化物半導体層５０の物質種類に応じてバンドギャップが調節され、紫外線、可視光線、赤外線領域の光を放出するようにすることができる。この際、窒化物半導体層５０は、基板１０の上から成長することではなく、空洞Ｃの上における結晶化した無機物薄膜３０'部分からシードが成長する（図１の（ｅ）における左図）。蒸着温度、気体の圧力、流量などを調節することで窒化物半導体層５０が空洞Ｃの上における結晶化した無機物薄膜３０'から成長するようにすることができる。
成長条件によってそこから成長した部分が合体しながら薄膜を成すようになり、空洞Ｃの間の領域にボイドＶを形成することができる（図１の（ｅ）における右図）。実施例よっては、窒化物半導体層５０が合体する前に成長を終了することができる。即ち、エピ層成長時間の調節によって窒化物半導体層５０は、相互分離した複数個の窒化物半導体層として形成される。実施例によっては、ボイドＶを形成しない場合もある。
合体する場合でも、空洞Ｃ同士の距離を調節することで、一部は合体し、一部は合体しないようにすれば、窒化物半導体層は、水平方向へ連続または不連続にすることができる。無機物薄膜３０'と空洞Ｃと選択的な（ｏｐｔｉｏｎａｌ）ボイドＶとを含む部分を、本明細書では「界面層」とする。このような界面層の構成の調節によっても、窒化物半導体層５０を相互分離した複数個の窒化物半導体層として形成することができる。
もし、窒化物半導体層５０が空洞Ｃの間の基板１０の上から成長すれば、この時はＥＬＯ方法により基板１０の上から膜が育ち空洞Ｃの上で横方向へ過度成長して合体するようになるだろう。しかし、本発明では、窒化物半導体層５０が基板１０からではなく、空洞Ｃの上における結晶化した無機物薄膜３０'部分から成長することから、ＥＬＯ方法とは全く異なる方式で窒化物半導体層５０が形成される。
本発明によって結晶化した無機物薄膜３０'は、その上で成長する窒化物半導体層５０と応力を分けて解消できるため、順応層（ｃｏｍｐｌｉａｎｔ ｌａｙｅｒ）の役割を果すようになり、転位を発生させ得る応力が解消されながら成長するため、欠陥密度の小さい高品質に成長する。
基板と薄膜との物理的差による応力は、界面において弾性エネルギーに変換されて転位を生成する駆動力（ｄｒｉｖｉｎｇ ｆｏｒｃｅ）となる。通常の場合は、基板の厚さが薄膜に比べて非常に厚いため変形が困難でなり、そのため、薄膜に転位が生成されながら応力が解消される。この際、臨界厚さ（ｃｒｉｔｉｃａｌ ｔｈｉｃｋｎｅｓｓ）という一定厚さ以上の薄膜が成長するとき、界面における弾性エネルギーが転位の生成エネルギーよりも大きくなり、転位が発生し始める。しかし、本発明の場合、無機物薄膜３０'が窒化物半導体層５０よりも薄い場合、臨界厚さがさらに大きいため、窒化物半導体層５０の転位発生が低下する。このように、無機物薄膜３０'が窒化物半導体層５０よりも充分薄ければ、通常の場合の基板と薄膜との役割が変わったと言うことができ、窒化物半導体層５０は、転位が少なく発生する状態で成長するようになる。したがって、欠陥密度が小さい高品質の窒化物半導体層５０を形成することができ、窒化物半導体の結晶欠陷密度が減少するため、ＬＥＤへの製造時、内部量子効率を増大させることができる。
このような方法で形成した本発明による半導体積層構造１００は、図１の（ｅ）の右図から分かるように、窒化物半導体と異種の単結晶基板１０と結晶化した無機物薄膜３０'とを含む。基板１０と無機物薄膜３０'との間は、相互分離した複数個の空洞Ｃが、制御された形状、大きさ及び２次元的な配列を有するように定義されている。半導体積層構造１００は、また空洞Ｃの上における結晶化した無機物薄膜３０'の上から成長して合体しながら空洞Ｃの間の領域にボイドＶを形成する窒化物半導体層５０を含む。
無機物薄膜３０'は、基板１０と接触する脚部３０ａと、脚部３０ａから延びて基板１０と平行する上面部３０ｂと、を含む。空洞Ｃは、形成方法のうち犠牲層パターン２０が除去されてなくされた部分である。したがって、空洞Ｃは、犠牲層パターン２０の形状、大きさ及び二次元的な配列などにそのまま倣う。そのため、空洞Ｃが除去された形状、大きさ及び二次元的な配列を有させるには、犠牲層パターン２０の形状、大きさ及び二次元的な配列を決めなければならない。本実施例において、空洞Ｃは、犠牲層パターン２０の設計によって基板１０全体に同一のパターンで均一に定義されている。しかし、空洞は、犠牲層パターンの設計によって基板に局部的に他のパターンで定義されてもよい。
空洞Ｃが存在するため、基板１０とその上に形成する窒化物半導体層５０との熱膨脹係数差があれば、空洞Ｃが面方向に伸長または圧縮する形態で局部的な変形を起こし、応力エネルギーを消耗できる。これによって、窒化物半導体層５０にかかる熱応力を減少させることができ、したがって、基板１０の反りを減少させることができる。これによって、基板１０が大面的であるとしても相対的に薄い厚さを用いることが可能となる。
特に、このような空洞Ｃは、犠牲層パターンの形状、大きさ、２次元配列などを調節して制御できるため、かかる半導体積層構造１００から製造されるＬＥＤの光学的特性、例えば、放出パターンを調節することができる。そして、犠牲層パターン２０の形成時、フォトリソグラフィまたはナノインプリントのような制御された方法で形成するため、空洞Ｃが不規則的またはランダムに形成されることなく、制御された方法に形成されるため、再現性が良く、素子の均一性に優れている。
このような結果から、優れた物性を有する窒化物半導体層５０をエピタキシャル成長させることができるため、高効率、高信頼性を有する光電子素子を具現することができる。また、光抽出効率の増加による高出力ＬＤ及びＬＥＤを具現することができる。
本発明による半導体積層構造は、基板１０と窒化物半導体層５０とが、このような界面層を挟んで連結される。このような界面層は、空洞Ｃと選択的なボイドＶによって基板１０と窒化物半導体層５０との間がある程度物理的に分離していることから、応力発生はさらに抑制された状態であり、窒化物半導体層５０の成長後、本発明による分離方法及び装置によって図１の（ｆ）のように窒化物半導体層５０と基板１０とを分離することができる。
一般的な従来技術によって窒化物半導体層を基板の上に成長させれば、窒化物半導体層と基板とは原子水準で接合するため、窒化物半導体層を基板から分離するためには、レーザーリフトオフのような特殊な工程が必要となる。しかし、本発明の界面層にメンブレインまたはブリッジ（ｂｒｉｄｇｅ）のような無機物薄膜３０'が存在するので、レーザーリフトオフを用いなくても小さい機械的な力で無機物薄膜３０'を崩すか、無機物薄膜３０'と基板１０との界面を分離して基板１０から窒化物半導体層５０を分離することが容易となる。引張りまたは押圧などの小さい機械的な力によっても分離されるので、窒化物半導体層５０の反りまたはクラックまたは割れの発生なく、分離することができる。
したがって、基板１０と窒化物半導体層５０との分離が必要な応用分野、例えば、垂直型ＬＥＤまたは水平型ＬＥＤ、任意の基板に移転されたＬＥＤの製造に非常に有利であり、基板１０をリサイクルしやすい。さらに、窒化物半導体層５０を厚膜として形成し基板１０から分離すれば、自由起立の窒化物半導体基板としても活用できるため、優れた窒化物半導体成長のための同種基板としての窒化物半導体基板の製造が容易となる。
界面層の形状は、犠牲層パターン２０の形状に応じて多様に構成できる。図１に示した例では、基板１０に垂直する断面が直方形である犠牲層パターン２０を形成し、無機物薄膜３０'によって定義される空洞Ｃも断面が直方形を有する。空洞Ｃの断面は、図３に多様な例として示したように、（ａ）正方形、または（ｂ）上面よりも下面が広い台形形状、または逆に（ｃ）上面よりも下面が狭い台形形状であり得る。このような例のうち、無機物薄膜３０'は、基板と接触する脚部及び脚部から延びて基板と平行する上面部を有し、脚部は基板と垂直するか所定の傾斜を有する。しかし、上面部が必ずしも基板と平行しなくてはならないことではない。上面部が凸状（ｃｏｎｖｅｘ）または凹状（ｃｏｎｃａｖｅ）のような曲面を有してもよく、空洞の断面が三角形である場合のように上面部が存在しなくてもよい。脚部も、必ずしも直線形態を有さなくてはならないことではない。脚部も、凸状または凹状のような曲面を有することができ、直線形状でありながら基板との傾斜が変わり得る。
そして、図２に示した例において、犠牲層パターン２０はラインアンドスペースタイプであるが、図４において多様な例として示したように、犠牲層パターンは多様な形状を有することができる。
図４は、本発明による半導体積層構造の形成方法において、多様な犠牲層パターン、それによる無機物薄膜の上面部の形状を説明するための図である。先ず、（ａ）を参照すれば、基板の上面視で、横と縦との長さが「ａ」として同一な正方形形状のパターンが、ｘ、ｙピッチ「ｂ」として均一に形成されている。（ｂ）は、横と縦との長さが「ａ」として同一な正方形形状のパターンが、ｘ、ｙピッチ「ｂ」として形成された一つのグループＧ１が、ｘ、ｙピッチ「ｃ」として均一に形成されている。（ｃ）は、横と縦との長さが「ａ」と「ａ'」として相違なる直方形形状のパターンが、ｘピッチは「ｂ'」として、ｙピッチは「ｄ」として形成されている。ｂ'とｄとは同一であっても異なってもよい。（ｄ）は、横と縦との長さが「ａ」と「ａ'」として相違なる直方形形状のパターンが、ｘピッチは「ｂ'」として，ｙピッチは「ｄ」として形成された一つのグループＧ２が、ｘ、ｙピッチ「ｃ'」として均一に形成されている。ｂ'とｄとは同一であっても異なってもよい。
図５は、本発明による半導体積層構造において、界面層部分に窒化物半導体層の一部が含まれた場合を示す。実施例によっては、図１を参照して説明した（ｅ）段階で、窒化物半導体層５０を形成する間、空洞Ｃの間の無機物薄膜３０'部分にも窒化物半導体層５０'が形成され得る。この窒化物半導体層５０'が成長して無機物薄膜３０'の上面を超える前、無機物薄膜３０'の上面で成長した窒化物半導体層５０が合体する場合、図５に示したように、空洞Ｃの間は窒化物半導体層５０'で一部覆われ、その上部は窒化物半導体層５０との間にボイドＶを形成するようになる。
図６は、本発明による半導体積層構造において、窒化物半導体層の上面形状を説明するための図である。
実施例によっては、窒化物半導体層５０が合体する前、図１を参照して説明した（ｅ）段階で成長を終了することができる。すると、窒化物半導体層５０は、相互分離した複数個の窒化物半導体層に形成される。
図６の（ａ）は、例えば、図４の（ａ）に示したような犠牲層パターン２０を用いながら、窒化物半導体層５０が合体する前に成長が終了した場合であるといえる。正方形形状の窒化物半導体層を複数個得ることができる。図６の（ｂ）は、例えば、図４の（ｃ）に示したような犠牲層パターン２０を用いながら、窒化物半導体層５０が合体する前に成長が終了した場合であるといえる。直方形形状の窒化物半導体層を複数個得ることができる。希望する素子活用の用途に応じて、例えば、ＬＣＤ ＢＬＵ（Ｂａｃｋ Ｌｉｇｈｔ Ｕｎｉｔ）のように直方形形状のＬＥＤチップが必要な場合など、犠牲層パターン２０の形状を異にすれば、空洞Ｃの形状が変わり、その上にシード層の役割を果す無機物薄膜３０'の形状が変わることにより、その上に形成される窒化物半導体層５０の形状が変わる構成を用いることができるのである。
このように窒化物半導体層５０は、相互分離した複数個の窒化物半導体層として形成でき、窒化物半導体層５０の製造時、ＬＥＤの構成に必要な活性層を含む多層構造に形成すれば、相互分離した複数個の窒化物半導体層５０は、既にチップ単位で製造されて分離された形態であるため、本発明による窒化物半導体層の分離方法によって基板１０から分離時、既存のチップ単位の製造において必要なダイシング（ｄｉｃｉｎｇ）のような素子の個別化工程なく直ちにパッケージ工程に投入可能であるという長所がある。
次に、本発明による窒化物半導体層の分離方法及び装置についてより詳しく説明する。
本発明による窒化物半導体層の分離方法は、本発明による半導体積層構造１００、または、本発明のように、空洞を含む界面層が基板と窒化物半導体層との間に形成されている他の半導体積層構造の上面と下面に垂直方向への力を加えて分離する第１の方法と、水平方向への力を加えて分離する第２の方法、相対的な円運動の力を加えて分離する第３の方法が可能である。
第１の方法は、押圧及び引張の二つの方法で行うことができる。先ず、押圧による方法は、上面と下面とを押し付けて無機物薄膜または界面層を破壊することで行う方法である。引張による方法は、上面と下面とを引っ張って無機物薄膜または界面層を破壊することで行う方法である。第２の方法は、上面と下面とを相対的に水平方向へ移動させるせん断力によって無機物薄膜または界面層を破壊することで行う、せん断力を用いる方法である。第３の方法は、上面と下面とを捻って相対的に水平円運動させて無機物薄膜または界面層を破壊することで行う、捻りを用いる方法である。
このような第１〜第３の方法を組み合わせて行うこともできる。レーザー照射のような方法を用いることなくこのような機械的な力で分離できる理由は、本発明による半導体積層構造１００や他の半導体積層構造において、空洞Ｃと選択的なボイド（Ｖ）とを含む界面層のためである。
本発明による窒化物半導体層の分離装置は、このような分離方法を具現するのに適している。
以下、本発明による半導体積層構造１００を用いて基板１０と窒化物半導体層５０を分離する場合を例で挙げて示すが、半導体積層構造１００と相異なる構造であっても空洞を含む界面層が基板と窒化物半導体層との間に形成されている半導体積層構造であれば、本発明による分離方法及び装置を用いて機械的に分離することができる。
図７に示したように、本発明による分離装置は、半導体積層構造１００の上面と下面とにそれぞれ適用される治具として、一対の板状の分離部材２１０、２２０を含む。
第１分離部材２１０は、半導体積層構造の下面、即ち、基板１０側に載置される。第２分離部材２２０は、半導体積層構造の上面、即ち、窒化物半導体層５０側に載置される。第１分離部材２１０と基板１０とは、一時的な接着を成し得る。同様に、第２分離部材２２０と窒化物半導体層５０とは、一時的な接着をなし得る。または、接着することなく単に接触できる。本明細書における「一時的」とは、分離段階が行われる間は存在し、後で除去されることを意味する。一時的な接着は、接着層、接着コーティング、接着テープ、静電気的な力、真空による力などを用いた多様な方法で行うことができる。一対の分離部材２１０、２２０は、半導体積層構造１００を全て覆うことができるよう、半導体積層構造１００よりも大きくてもよく、半導体積層構造１００を全て覆わないよう小さくてもよい。
図８は、本発明による窒化物半導体層の分離装置に含まれる分離部材２１０、２２０の他の例を示す。
分離部材２１０、２２０は、大体板状であり、その中に半導体積層構造１００が装着される装着溝Ｓが形成されたものであり得る。そして、装着溝Ｓを介して半導体積層構造１００を吸着するための真空力を提供するように真空供給孔をさらに形成することもできる。装着溝Ｓのサイズは、半導体積層構造１００の大きさと同一に具備できるが、半導体積層構造１００の大きさよりも相対的に大きく形成できる。この場合、装着溝Ｓは、半導体積層構造の大きさ及び形状に係わらず多様な半導体積層構造を装着できる。真空供給孔は、装着溝を貫通して形成され、貫通された孔を介して真空を供給する。したがって、装着溝Ｓに装着された半導体積層構造１００を吸着して動かないように固定する。このために、真空供給孔は、真空ポンプに連結された真空供給ラインと連結され、真空ポンプから供給する真空を提供する。また、真空供給孔は、多様なパターンに形成できが、半導体積層構造１００の全面を均一に吸着するために、または半導体積層構造１００の大きさに関係なく多様なサイズの半導体積層構造を吸着するために放射形パターンに形成することが望ましい。装着溝Ｓは、分離部材２１０、２２０のいずれか一つのみに形成され得る。
一対の分離部材２１０、２２０は、その間に半導体積層構造１００を支持したまま、図９のように外力を印加する駆動部２３０と制御部２４０とが含まれた分離装置２００に設けられ得る。この時、分離部材２１０、２２０が半導体積層構造１００をよく支持するように一時的な接着層をそれらの間に介することができる。他の方法として、第１分離部材２１０が、分離装置２００に先に設けられた後、半導体積層構造１００がその上に載置され、第２分離部材２２０が設けられる順で設けることができる。設けられる分離部材２１０、２２０を支持または把持するために、分離装置２００は、適切なベース部材とホールディング部材をさらに含むことができる。
または、一対の分離部材２１０、２２０は、分離装置２００の一部として構成することができる。この時は、第１分離部材２１０の上に半導体積層構造１００を載置し、第２分離部材２２０を半導体積層構造１００側へ移動させて分離部材２１０、２２０によって半導体積層構造１００が支持されるようにするか、第２分離部材２２０は半導体積層構造１００から離隔させ、第１分離部材２１０が半導体積層構造１００を支持するように、分離段階への待機状態となる。
電流オン／オフ（ｏｎ／ｏｆｆ）によって吸／脱着が容易になるよう、分離部材２１０、２２０が半導体積層構造１００を支持するには、静電気的な力、真空による力が望ましく、このために分離装置２００は静電荷発生装置、真空ポンプなどの多様な構成要素をさらに含むことができる。
分離装置２００は、基板１０と窒化物半導体層５０との機械的分離のために、一対の分離部材２１０、２２０への相対的な押圧、引張り、せん断、捻りのうち少なくともいずれか一つ、またはこれらの組合せによる状態を具現できる。分離部材２１０、２２０の相対的な動きによってこのような状態が具現されるため、分離部材２１０、２２０のいずれか一つは固定し、他の一つに駆動部２３０による外力を印加することができる。望ましくは、下側に載置される分離部材を固定することが安定的な面で望ましい。本実施例において、下側に載置される分離部材が、基板１０と接する第１分離部材２１０である場合を例に挙げて説明するが、窒化物半導体層５０と接する第２分離部材２２０を下側に載置することができる。
先ず、第１の方法を具現するため、駆動部２３０は対向して配置された分離部材２１０、２２０のうち、上側に載置される第２分離部材２２０を垂直方向へ駆動させる駆動手段を備える。駆動手段は、例えば、エアシリンダー、空圧、電気モーターまたは油圧モーターであり、基板１０と窒化物半導体層５０とが分離するまで第２分離部材２２０を垂直方向（上下方向）に駆動させる。
第１の方法のうち押圧状態を具現するため、駆動部２３０は、第２分離部材２２０を下方へ駆動して押圧力を提供する。図１０の（ａ）は、押圧によって窒化物半導体層５０と基板１０とを分離する場合を示す。図１０の（ｂ）は、無機物薄膜３０'を破壊することで窒化物半導体層５０と基板１０とが分離した場合を示す。このとき、無機物薄膜３０'の破壊により窒化物半導体層５０と基板１０とが分離した直後は、第２分離部材２２０が下へ押される力が解除されてはじめて窒化物半導体層５０の破損を防ぐことができる。破壊された無機物薄膜３０'の一部は、窒化物半導体層５０に付いていることがある。
したがって、押圧の場合は、終点検出が必要となり、制御部２４０は、終点検出時、駆動部２３０を制御して第２分離部材２２０の移動をその状態で止めるか、上方へ離隔させる。終点検出は、次のような方法及び装置により具現できる。
分離装置２００にさらに含ませ得る分離感知部２５０においては、多様な方法で窒化物半導体層５０と基板１０との分離程度を感知できる。特に、分離部材２１０、２２０の間の距離（押圧厚さに換算可能）を測定することで窒化物半導体層５０と基板１０との分離程度を感知できる。分離感知部２５０は、分離部材２１０、２２０の間の距離を測定できる位置であれば、どの個所でも設置できる。分離感知部２５０としては、レーザーセンサー、静電容量センサー、エンコーダなどのように相互離隔した二つの物体の間の距離をリアルタイムで測定できるものであれば、その種類に制限なく用いることができる。
分離部材２１０、２２０の間に、半導体積層構造１００が挟まれている初期状態を開始点にし、無機物薄膜３０'が形成された部分、即ち、界面層の厚さ以下に第２分離部材２２０が下方へ移動すれば、窒化物半導体層５０と基板１０とが分離したと判断するときを分離点にしたら、制御部２４０は、分離部材２１０、２２０が分離点位置に移動するまでは第２分離部材２２０に一定な押圧力を加えるか、加する押圧力を徐々に増加させ、分離点の位置に到達した以後は押圧力を完全に解除するか、第２分離部材２２０を上方に持ち上げるよう駆動部２３０を制御することで、第２分離部材２２０の駆動を調節する。
このように、分離感知部２５０と制御部２４０とを用いれば、窒化物半導体層５０と基板１０との分離程度に応じて押圧力を調節することができ、押圧状態で過度な圧力が加えられて窒化物半導体層５０が損傷することを防止することができる。
分離感知部２５０は、圧力モニタリング方法によっても具現することができる。これは、無機物薄膜３０'が押圧力に耐える間は、徐々に増加する圧力が感知され、押圧力によって無機物薄膜３０'が破壊される瞬間、急激な圧力変化が発生する原理を用いる。この方法を具現するには、無機物薄膜３０'にかかる圧力をモニターできるよう分離感知部２５０を構成する。望ましくは、この際の分離感知部２５０は、ロードセル（ｌｏａｄ ｃｅｌｌ）の構成を取る。ロードセルは、分離部材２１０、２２０のうちいずれか一つに装着するか、分離部材２１０、２２０のいずれか一つをロードセル自体として具現することでなし得る。ロードセルは、加えられる押圧力による圧力変化をモニターする装置であって、ロードセルを介して圧力が解除されるか急激に変化する瞬間を窒化物半導体層５０と基板１０とが分離した分離点として判断し、分離点の位置に到逹した以後は、押圧力を完全に解除するか第２分離部材２２０を上方へ持ち上げるよう駆動部２３０を制御することで、第２分離部材２２０の駆動を調節する。
次に、第１の方法のうち引張状態を具現するために、分離部材２１０、２２０に半導体積層構造１００が確実に固定された状態で駆動部２３０は上方へ第２分離部材２２０を駆動させて引張力を提供する。図１１の（ａ）は、本発明による窒化物半導体層の分離装置を用いて引張によって窒化物半導体層５０と基板１０とを分離する場合を示す。引張状態は、分離部材２１０、２２０を相互離れるよう引っ張って無機物薄膜３０'を破壊させることで行う方法である。引張力は窒化物半導体層５０と基板１０とが分離するまで、言い換えれば、分離部材２１０、２２０の間が分離開始前よりも離隔するまで印加できる。この際、終点検出は必須構成ではない。図１１の（ｂ）は、引張によって窒化物半導体層５０と基板１０とが分離した場合を示す。この際、無機物薄膜３０'は、部分的に窒化物半導体層５０に付いているか、基板１０に残っていることがある。
次に、第２の方法のせん断状態を具現するために、駆動部２３０は、第１分離部材２１０に対して第２分離部材２２０を水平方向へ押し付けてせん断力を提供する。図１２の（ａ）は、本発明による窒化物半導体層の分離装置を用い、せん断によって窒化物半導体層５０と基板１０とを分離する場合を示す。せん断力は、無機物薄膜３０'を破壊することで窒化物半導体層５０と基板１０とが分離するまで、即ち、分離部材２１０、２２０の相対的な水平移動が発生するまで印加できる。この場合も、終点検出は必須構成ではない。図１２の（ｂ）は、せん断によって窒化物半導体層５０と基板１０が分離した場合を示す。このとき、無機物薄膜３０'は、部分的に窒化物半導体層５０に付いているか、基板１０に残っていることがある。
次に、第３の方法の捻り状態を具現するために、駆動部２３０は、第１分離部材２１０に対して第２分離部材２２０を捻る力または第２分離部材２２０に垂直する軸を中心とする回転力を提供する。図１３の（ａ）は、本発明による窒化物半導体層の分離装置を用いて捻りによって窒化物半導体層５０と基板１０とを分離する場合を示す。回転力は、無機物薄膜３０'を破壊させることで窒化物半導体層５０と基板１０とが分離するまで、即ち、分離部材２１０、２２０の相対的な円運動が可能となるまで印加できる。また、この場合も、終点検出は必須構成ではない。図１３の（ｂ）は、捻りによって窒化物半導体層５０と基板１０とが分離した場合を示す。このとき、無機物薄膜３０'は、部分的に窒化物半導体層５０に付いているか、基板１０に残っていることがある。
このような分離方法と装置２００とによって分離した窒化物半導体層５０は、付いている無機物薄膜３０'の一部若しくは破片を除去するための所定の工程を経た後、または、このような工程なく他の基板に転写されて素子形態で加工でき、図６を参照して説明したように、既にチップ単位で製造され分離した場合であれば、ダイシングのような工程なく直ちにパッケージ工程への投入も可能である。基板１０から分離した窒化物半導体層５０を他の基板に移すか、他の工程に投入できるようにするために、分離装置２００は、分離した窒化物半導体層を次の目的地へ移送する装置（図示せず）、そして窒化物半導体層５０に付いていた無機物薄膜３０'の一部または破片を除去するための装置（図示せず）をさらに含むこともできる。
本実施例において、第２分離部材２２０に窒化物半導体層５０が一時的に接着している状態であるため、下方に向けている第２分離部材２２０を反転させた後、一時的接着を解除し、窒化物半導体層５０を次の目的地に移送するために分離装置２００は第２分離部材２２０を反転できる装置構成を有することもできる。窒化物半導体層５０が一時的に接着した第２分離部材２２０を分離装置２００の下側に構成する場合は、かかる反転装置構成は必要でない場合もある。
分離してからの残った基板は、他の窒化物半導体層の成長のためにリサイクルできる。半導体積層構造１００及び分離した基板１０と窒化物半導体層５０の運びは、移送アームなどを含む移送機構によって行うことができる。
このような分離方法及び装置によれば、レーザーのような高密度・高出力エネルギーを用いることなく小さい機械的な力によって基板と窒化物半導体層とを分離することができる。工程及び装置構成が単純であり、工程時間が短い。この装置は、真空や特定ガス雰囲気を造成しないため、密閉したチャンバなどの空間を必要としないことから、経済的である。既に成長した窒化物半導体層に影響を与えることなく経済的に基板から分離できる方法及び装置であるため、窒化物半導体層の分離が必要な垂直型、水平型、または任意の基板に移転したＬＥＤの製造または窒化物半導体基板の製造のような分野への活用度が高い。窒化物半導体層を分離すれば、素子駆動時に発生する熱を容易に除去することができ、基板が存在する場合、基板の内部に閉じ込められて抜け出ない光を外へひきだすことができるという長所があり、窒化物半導体成長のための同種基板としての活用価値がある。
次に、本発明による実験結果をもって本発明をより詳しく説明する。
実験過程は次のようである。図１を参照して説明したように、サファイア基板の上にラインアンドスペースタイプのＰＲパターンを形成した後、１１０℃でＡＬＤによってアルミナ薄膜を形成した。その後、空気中で熱処理を施すことでＰＲパターンを除去して空洞を形成し、アルミナ薄膜は結晶化させた。図１４の（ａ）は、このような方法でサファイア基板の上に形成された空洞とアルミナ薄膜を示すＳＥＭ写真である。
次に、アルミナ薄膜の上にＧａＮ層を成長させた。成長温度、気体流量、圧力調節により、空洞の上におけるアルミナ薄膜から選択的にＧａＮ層を成長させ、図１４の（ｂ）に示したようなＧａＮ層を得た。図１４の（ｂ）から分かるように、ＧａＮ層は、基板部分ではない空洞部分で選択的に成長しており、空洞の間には、図５に示したように、一部のＧａＮ層及びボイドが形成された。
次に、本発明に提示するような機械的な分離により、ＧａＮ層とサファイア基板とを分離した。図１５の（ａ）は、分離後のＧａＮ層を撮影したＳＥＭ写真であり、（ｂ）は、基板を撮影したＳＥＭ写真である。図１５に提示したように機械的な分離によりＧａＮ層とサファイア基板とを成功的に分離できた。
以上、本発明を限定された実施例と図面によって説明したが、本発明は、上述した特定の望ましい実施例に限定されず、請求範囲で請求する本発明の要旨から外れることなく当該発明が属する技術分野における通常の知識を持つ者であれば、だれでも多様な変形できることは言うまでもなく、かかる変形は請求範囲内に含まれる。

Claims (27)

  1. 窒化物半導体とは異種の単結晶基板と、
    前記基板との間に空洞が定義されるよう前記基板の上に形成され、少なくとも一部が前記基板と同一の結晶構造に結晶化した無機物薄膜と、
    前記空洞の上における前記結晶化した無機物薄膜の上から成長した窒化物半導体層と、を含む半導体積層構造。
  2. 前記窒化物半導体層は、合体しているか、または合体していないことを特徴とする請求項１に記載の半導体積層構造。
  3. 前記窒化物半導体層は、水平方向へ連続または不連続であることを特徴とする請求項１に記載の半導体積層構造。
  4. 前記窒化物半導体層は、前記空洞の間の領域にボイドを形成することを特徴とする請求項１に記載の半導体積層構造。
  5. 前記無機物薄膜は、基板と接触する脚部及び脚部から延びた上面部を含むことを特徴とする請求項１に記載の半導体積層構造。
  6. 前記上面部は、前記基板と平行する面または曲面を有し、前記脚部は、前記基板と垂直するか、所定の傾斜を有するか、または曲面を有することを特徴とする請求項５に記載の半導体積層構造。
  7. 前記窒化物半導体層は、互いに分離した複数個の窒化物半導体層に形成されることを特徴とする請求項１に記載の半導体積層構造。
  8. 窒化物半導体とは異種の単結晶基板の上に犠牲層パターンを形成する段階と、
    前記犠牲層パターンの上に無機物薄膜を形成する段階と、
    前記基板と無機物薄膜とで定義される空洞が形成されるよう、前記無機物薄膜が形成された前記基板から前記犠牲層パターンを除去する段階と、
    前記無機物薄膜の少なくとも一部を、前記基板と同一の結晶構造に結晶化させる段階と、
    前記空洞の上における前記結晶化した無機物薄膜の上から窒化物半導体層を成長させる段階と、を含んで半導体積層構造を形成した後、
    前記基板と前記窒化物半導体層とを機械的に分離する段階を含む窒化物半導体層の分離方法。
  9. 請求項１に記載の半導体積層構造において、基板と窒化物半導体層とを機械的に分離する段階を含む窒化物半導体層の分離方法。
  10. 前記窒化物半導体層を成長させる段階において、前記窒化物半導体層は、互いに分離した複数個の窒化物半導体層に形成することを特徴とする請求項８に記載の窒化物半導体層の分離方法。
  11. 前記機械的に分離する段階は、前記基板と窒化物半導体層に垂直方向への力を加えて分離する方法、水平方向への力を加えて分離する方法、相対的な円運動の力を加えて分離する方法、及びその組合せによる方法で行うことを特徴とする請求項８または請求項９に記載の窒化物半導体層の分離方法。
  12. 前記基板及び窒化物半導体層が垂直方向へ押圧される厚さまたは圧力を感知することで終点を検出することを特徴とする請求項１１に記載の窒化物半導体層の分離方法。
  13. 前記基板と窒化物半導体層との分離後、前記分離した窒化物半導体層を他の基板に転写またはパッケージングする段階をさらに含むことを特徴とする請求項１１に記載の窒化物半導体層の分離方法。
  14. 請求項１に記載の半導体積層構造、または基板と窒化物半導体層との間に空洞を含む界面層が含まれた他の半導体積層構造において、前記基板と窒化物半導体層とを機械的に分離する段階を行うことを特徴とする窒化物半導体層の分離装置。
  15. 前記半導体積層構造の基板と窒化物半導体層にそれぞれ適用される治具として、一対の板状分離部材を含むことを特徴とする請求項１４に記載の窒化物半導体層の分離装置。
  16. 前記分離部材と前記半導体積層構造とは、一時的な接着となることを特徴とする請求項１５に記載の窒化物半導体層の分離装置。
  17. 前記一時的な接着は、接着層、接着コーティング、接着テープ、静電気的な力または真空による力のうちいずれか一つによって行われることを特徴とする請求項１６に記載の窒化物半導体層の分離装置。
  18. 前記分離部材のうち少なくともいずれか一つには装着溝が形成され、前記装着溝を介して前記半導体積層構造を吸着するための真空力を提供するように真空供給孔がさらに形成されていることを特徴とする請求項１５に記載の窒化物半導体層の分離装置。
  19. 前記半導体積層構造に外力を印加する駆動部と、
    前記駆動部を制御する制御部と、を含むことを特徴とする請求項１４に記載の窒化物半導体層の分離装置。
  20. 前記駆動部は、前記基板及び窒化物半導体層に、相対的な押圧、引張り、せん断、捻りまたはその組合せによる外力を印加することを特徴とする請求項１９に記載の窒化物半導体層の分離装置。
  21. 前記半導体積層構造の基板及び窒化物半導体層にそれぞれ適用される治具としての一対の板状分離部材の少なくともいずれか一方が、前記半導体積層構造と一時的接着をなした状態で、前記外力を印加することを特徴とする請求項２０に記載の窒化物半導体層の分離装置。
  22. 前記分離部材のいずれか一方は固定し、他方を、一方に対して垂直方向、水平方向、または回転駆動させることで発生する外力を印加することを特徴とする請求項２１に記載の窒化物半導体層の分離装置。
  23. 前記分離部材のいずれか一方は固定し、他方を、一方に対して垂直方向へ駆動させることで押圧力を提供し、無機物薄膜または界面層の破壊により前記窒化物半導体層と基板とが分離した直後に押圧力を解除することを特徴とする請求項２１に記載の窒化物半導体層の分離装置。
  24. 前記制御部は、前記窒化物半導体層と基板とが分離する終点検出によって前記駆動部を制御することで、前記分離部材の相対的移動を停止するか、または相互離隔させることを特徴とする請求項２３に記載の窒化物半導体層の分離装置。
  25. 前記終点検出のための分離感知部をさらに含むことを特徴とする請求項２４に記載の窒化物半導体層の分離装置。
  26. 前記分離感知部は、分離部材間の距離測定または圧力モニタリングするものであることを特徴とする請求項２５に記載の窒化物半導体層の分離装置。
  27. 前記分離した窒化物半導体層を他の基板に転写またはパッケージングするための移送装置をさらに含むことを特徴とする請求項１４に記載の窒化物半導体層の分離装置。
JP2017523748A 2014-07-14 2015-07-13 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置 Active JP6683382B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140088503A KR20160008382A (ko) 2014-07-14 2014-07-14 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
KR10-2014-0088503 2014-07-14
PCT/KR2015/007271 WO2016010323A1 (ko) 2014-07-14 2015-07-13 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치

Publications (2)

Publication Number Publication Date
JP2017524268A true JP2017524268A (ja) 2017-08-24
JP6683382B2 JP6683382B2 (ja) 2020-04-22

Family

ID=55078746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523748A Active JP6683382B2 (ja) 2014-07-14 2015-07-13 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置

Country Status (6)

Country Link
US (3) US10205052B2 (ja)
JP (1) JP6683382B2 (ja)
KR (1) KR20160008382A (ja)
CN (1) CN106688113B (ja)
DE (1) DE112015003254B4 (ja)
WO (1) WO2016010323A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081080A (ko) * 2019-12-23 2021-07-01 코스텍시스템(주) 임시 접합 웨이퍼 디본딩장치 및 방법
US11145798B2 (en) 2018-07-27 2021-10-12 Seoul National University R&Db Foundation Display apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3322772B1 (en) * 2015-07-13 2021-09-22 Basell Polyolefine GmbH Methods for testing non- or weakly ferromagnetic test objects
JP2017151011A (ja) * 2016-02-26 2017-08-31 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
JP2017173075A (ja) * 2016-03-23 2017-09-28 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
KR101996731B1 (ko) * 2017-10-17 2019-07-04 고려대학교 산학협력단 반도체 구조체 및 그 제조방법
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
WO2019169122A1 (en) * 2018-03-02 2019-09-06 Tokyo Electron Limited Method to transfer patterns to a layer
KR102226274B1 (ko) * 2019-03-18 2021-03-10 고려대학교 산학협력단 반도체 구조체 및 그 제조방법
CN111081531B (zh) * 2019-10-30 2022-03-18 华灿光电（浙江）有限公司 外延层剥离方法
KR20210102739A (ko) 2020-02-12 2021-08-20 삼성전자주식회사 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
KR102559426B1 (ko) * 2020-12-15 2023-07-26 한국전자기술연구원 마이크로 led 칩 전사 방법
CN114808141B (zh) * 2022-06-23 2022-09-20 福建晶安光电有限公司 一种衬底改性处理方法及半导体发光器件的制造方法
WO2024039869A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Shearing device and method for removing sapphire substrate
WO2024039867A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Twisting method of post laser lift-off sapphire removal
WO2024039870A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Suction cup device and method for removing sapphire substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002200599A (ja) * 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
US20040038513A1 (en) * 2000-08-31 2004-02-26 Kohl Paul Albert Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル　ナショナル　ドゥ　ラ　ルシェルシュ　シアンティフィック（セーエヌエールエス） 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
KR20090028235A (ko) * 2007-09-14 2009-03-18 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP2009298604A (ja) * 2008-06-10 2009-12-24 Canon Inc 単結晶ＳｉＣ半導体基板及びその製造方法並びにそれを用いた発光素子及び半導体素子
JP2011100902A (ja) * 2009-11-06 2011-05-19 Nikon Corp 基板分離装置、基板貼り合せ装置及び積層半導体装置の製造方法
US20120018750A1 (en) * 2010-07-26 2012-01-26 Hsin-Ying Wang Semiconductor optoelectronic device and the method of manufacturing the same
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
KR20130105993A (ko) * 2012-03-19 2013-09-27 서울바이오시스 주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
EP1501118B1 (en) 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4451846B2 (ja) * 2003-01-14 2010-04-14 パナソニック株式会社 窒化物半導体素子の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
JP6095308B2 (ja) * 2012-09-25 2017-03-15 株式会社東芝 半導体装置とその製造方法
KR102108360B1 (ko) * 2013-06-19 2020-05-11 삼성디스플레이 주식회사 기판 처리방법 및 이를 이용해 제조된 플렉서블 디스플레이 장치
US20150048301A1 (en) * 2013-08-19 2015-02-19 Micron Technology, Inc. Engineered substrates having mechanically weak structures and associated systems and methods

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
US20040038513A1 (en) * 2000-08-31 2004-02-26 Kohl Paul Albert Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP2002200599A (ja) * 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル　ナショナル　ドゥ　ラ　ルシェルシュ　シアンティフィック（セーエヌエールエス） 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
KR20090028235A (ko) * 2007-09-14 2009-03-18 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
JP2009298604A (ja) * 2008-06-10 2009-12-24 Canon Inc 単結晶ＳｉＣ半導体基板及びその製造方法並びにそれを用いた発光素子及び半導体素子
JP2011100902A (ja) * 2009-11-06 2011-05-19 Nikon Corp 基板分離装置、基板貼り合せ装置及び積層半導体装置の製造方法
US20120018750A1 (en) * 2010-07-26 2012-01-26 Hsin-Ying Wang Semiconductor optoelectronic device and the method of manufacturing the same
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
KR20130105993A (ko) * 2012-03-19 2013-09-27 서울바이오시스 주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145798B2 (en) 2018-07-27 2021-10-12 Seoul National University R&Db Foundation Display apparatus
KR20210081080A (ko) * 2019-12-23 2021-07-01 코스텍시스템(주) 임시 접합 웨이퍼 디본딩장치 및 방법
KR102282430B1 (ko) 2019-12-23 2021-07-27 코스텍시스템(주) 임시 접합 웨이퍼 디본딩장치 및 방법

Also Published As

Publication number Publication date
JP6683382B2 (ja) 2020-04-22
KR20160008382A (ko) 2016-01-22
DE112015003254T8 (de) 2017-06-14
US11476388B2 (en) 2022-10-18
DE112015003254T5 (de) 2017-04-27
WO2016010323A1 (ko) 2016-01-21
DE112015003254B4 (de) 2021-09-23
US20210184075A1 (en) 2021-06-17
CN106688113B (zh) 2020-09-22
US10205052B2 (en) 2019-02-12
US20170271556A1 (en) 2017-09-21
CN106688113A (zh) 2017-05-17
US10916681B2 (en) 2021-02-09
US20190189845A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
JP6683382B2 (ja) 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置
KR101809252B1 (ko) 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
JP6938468B2 (ja) グラフェンベースの層転写のためのシステム及び方法
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
CN204809250U (zh) 紫外光发光二极管
KR101761309B1 (ko) ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
US8105852B2 (en) Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
TW201405635A (zh) 半導體材料之選擇性側壁生長技術
TWI440073B (zh) 電路結構的製造方法
KR20120079392A (ko) 반도체 발광소자의 제조방법
CN116783335A (zh) 半导体基板、半导体器件、电子设备
US10355169B2 (en) Substrate structure, method for forming same, and method for manufacturing nitride semiconductor using same
TWI483893B (zh) 外延襯底
TW201339086A (zh) 外延結構體
JP2007528587A (ja) 窒化物半導体エピタキシャル層を成長させる方法
JP4907476B2 (ja) 窒化物半導体単結晶
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
JP2016072287A (ja) 窒化アルミニウム層形成方法、窒化物半導体装置製造方法、窒化アルミニウム層形成最適条件決定方法、及び窒化アルミニウムの半導体構造
JP2010180114A (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
KR101557083B1 (ko) 반도체 적층 구조 및 그 형성 방법
KR100952015B1 (ko) 반도체 소자 제조방법
US20240145628A1 (en) Manufacturing method for epitaxial substrate, epitaxial substrate and semiconductor structure
JP5225133B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP2008021889A (ja) 窒化物半導体単結晶

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200319

R150 Certificate of patent or registration of utility model

Ref document number: 6683382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250