JP2008030189A - Memsデバイスに関するシリコン−オン−金属 - Google Patents

Memsデバイスに関するシリコン−オン−金属 Download PDF

Info

Publication number
JP2008030189A
JP2008030189A JP2007190532A JP2007190532A JP2008030189A JP 2008030189 A JP2008030189 A JP 2008030189A JP 2007190532 A JP2007190532 A JP 2007190532A JP 2007190532 A JP2007190532 A JP 2007190532A JP 2008030189 A JP2008030189 A JP 2008030189A
Authority
JP
Japan
Prior art keywords
layer
wafer
substrate
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007190532A
Other languages
English (en)
Inventor
Jonathan L Klein
ジョナサン・エル・クライン
Jorg Pilchowski
ヨルグ・ピルチョウスキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2008030189A publication Critical patent/JP2008030189A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563Avoid or control over-etching
    • B81C1/00579Avoid charge built-up
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0107Sacrificial metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

【課題】シリコン−オン−金属(SOM)ウェハを使用してMEMSデバイスを製造するための方法を提供する。
【解決手段】活性層と犠牲層とを内部金属層を挟んで積層したシリコン−オン−金属(SOM)ウェハを作るステップ42と、そのSOMウェハの活性層をドライまたはウエットエッチングで内部金属層をエッチング停止層としてパターニングするステップ44と、パターニングした活性層に別途用意したカバーウェハを接合するステップ46と、犠牲層をエッチングで内部金属層をエッチング停止層として除去するステップ48と、さらに露出した内部金属層を選択的に除去するステップ50とからなる。
【選択図】図9

Description

パターニング、ボンディング、および薄化を典型的に包含する標準的なシリコン層の厚さよりも薄い厚さの単結晶層をスタックすることにより作られたアクチュエータおよび微小電子機械システム(MEMS)センサを製造する方法に関する。
単結晶層は、犠牲支持ウェハによって支持される。単結晶層は、犠牲ウェハ上でパターニングされる。次いで、単結晶層は、レセス、ホール、及び/又は、電気的トレースで典型的にパターニングされるデバイス基板ウェハにボンディングされる。犠牲ウェハを除去し、パターニングされた単結晶パターニング層を露出させる。キャップウェハを追加するのと同様のプロセスを使用して、更なる層を薄化およびボンディングすることができ得る。このプロセスは、単結晶層および犠牲層の間でエッチングを停止させることが要求される。エッチング停止の主な目的は、単結晶層に対して保護を提供することによりボンディングの後に犠牲ウェハの除去を容易にすることである。エッチングの停止はまた、単結晶層のパターニングを容易にするのにも使用されうる。今日使用される3つの方法は、ヘビードープエピタキシャルシリコン層、シリコン−オン−絶縁体(SOI)、及び、薄いウェハ処理である。これらの処理の各々は、処理オプション(ボンディングおよび薄化)、デバイスジオメトリー設計ルール、材料の制約、および、熱の制限において利点及び欠点がある。
2006年1月31日に発行されたAulnette等による「Method of Producing a Semiconductor Structure having at least one Support Substrate and an Ultrathin Layer」と題した米国特許第6,991,995号は、極薄層を製作する方法が開示され、これをリファレンスとしてここに組み入れる。
新しいシステム方法は、プロセスが実行される毎に新しい犠牲ウェハを使用するコストを含む、上述の制限のいくつかに取り組む必要がある。
本発明は、シリコン−オン−金属(SOM)ウェハを使用して微小電子機械システム(MEMS)を製造するための方法及びそのデバイスを含む。方法の実施形態は、パターニングされたSOMウェハをカバーウェハにボンディングすること、SOMウェハのハンドル(または犠牲)層を薄化すること、露出された金属層を選択的に除去すること、最後の金属化を続けるか、または、活性層の裏面にカバーボンディングすることを含む。
更なる実施形態では、SOMウェハを製造し、SOMウェハをパターニングすることを含む。パターニングは、プラズマエッチング中に、ノンチャージング(non-charging)エッチング停止として金属層を使用することを含む。
本発明の別の態様によれば、ハンドル層を薄化することは、エッチング停止として金属層を使用することを含む。
本発明の更に別の態様によれば、方法は、露出された金属層を選択的に除去するステップの後、高温溶融ボンディングのステップを含む。
本発明の別の態様によれば、第1の金属層が、実質的に平面の第1及び第2の対向する表面を備えた第1の基板ウェハの第1の表面に堆積される。第1の表面に関して対向するボンディング層を形成するように第1の金属層に、ハンドル層が、ボンディングされる。機械的構造(例えば、ビーム及びトレンチ)が、第1の基板ウェハ内に製造される。基板アセンブリを製造するために第2の基板表面に第2の基板層がボンディングされる。ボンディング層は溶かされ、ハンドル層は基板アセンブリから除去される。
本発明の他の態様は、(再利用され得る)パーフォレーションされた犠牲ウェハを使用すること、全ての金属又は全てのポリマー中間層を使用すること、追加のメカニズム層を構造体にボンディングすることを含む。
この課題を解決するための手段にて記載したとおり、本発明は、単結晶層を備えたMEMSデバイスを製造する際にSOMウェハを使用する方法及びそのシステムを提供することである。
図1は、メカニズムウェハ20、金属層22、金属またはポリマー層24、および、犠牲(またはハンドル)ウェハ26を含む構造体18の断面側面図を示す。メカニズムウェハ20及び犠牲ウェハ26は、標準的な片面研磨されたシリコンウェハであってよい。金属層22は、メカニズムウェハ20の底面28を金属化することにより生成され、金属又はポリマー層24は、犠牲ウェハ26の頂部面30を金属化またはポリマー化することにより生成される。層22,24に取り付けられた面28,30は、種々のボンディング方法を使用して互いにボンディングされ、ボンディング方法には、金属と金属をボンディングする低音熱圧縮ボンディングを含む。メカニズムウェハ20は、例えば、ラッピング(lapping)およびポリッシング(polishing)を使用して所望の厚さに薄化される。
図2は、MEMSデバイスの種々のコンポーネントを形成するためにメカニズムウェハ20をエッチングした後の図1の構造体を示す。メカニズムウェハ20は、(エッチング停止として機能しうる)金属層22に対してマスクおよびエッチングされ、その後、マスクが除去される。エッチングは、例えば、テトラメチル−アンモニウム−水酸化物(TMAH)溶液、または、ヒドラジン溶液におけるエッチングのような金属に対する選択的なウェット化学エッチングを含み得る。エッチングはさらに、フッ素又は塩素基(radical)を使用したプラズマエッチングを含み得る。プラズマエッチングは、シリコンにおいて高いアスペクト比構造を製造するための深い反応性イオンエッチング(DRIE)を含み得る。後者では、金属層は、エッチング停止層として機能するだけでなく、「フッティング(footing)」または「ノッチング(notching)」として知られる構造の横へのエッチングを防止する。
図3は、パターニングされたシリコンデバイス基板ウェハ32に対してメカニズムウェハ20をボンディングした後の図2の構造体を示す。ボンディング方法は、メカニズムウェハ20をデバイス基板ウェハ32にボンディングする低温テンポラリシリコン−シリコン溶融を含む。
図4は、金属またはポリマー層24に対して犠牲ウェハ26の選択的エッチングをした後の図3の構造体を示す。エッチングは、TMAHまたはヒドラジンのようなウェット化学溶液を使用することにより、若しくは、フッ素又は塩素基(radical)でのプラズマエッチングを使用することにより達成され得る。金属又はポリマー層24は、エッチング停止として作用する。エッチングは、金属で停止する通常のシリコンエッチング技術(ウェットまたはドライ)を含み、変形実施形態では、選択的金属ウエットエッチングでのパーフォレーションを介してウェハ26全体をアンダーエッチングする。
図5は、金属およびポリマー層22,24を除去した後の図4の構造体を示す。酸性溶液での金属エッチングにより、および、酸素基(radical)によるプラズマまたは溶液を用いたポリマーエッチングにより、除去が達成されうる。
図6Aおよび6Bは、本発明の孔が開けられた(パーフォレーションされた)実施形態の側面断面図と平面図をそれぞれ示す。この実施形態は図1の構造体と置換されうる。孔が開けられたウェハ34は、フッ素基(radical)を備えたDRIEを使用してトレンチ及びホールをエッチングすることによりパーフォレーションされる。孔が開けられたウェハ34により、ウェハ34の破壊なしで金属又はポリマー層を除去することができる。層24は、ウェハ34のパーフォメーション内にエッチャントを導入することにより除去される。エッチャントは、ウェハ34をエッチングせずに、層24をエッチングするようなものから選択される。ウェハ34は、層24の除去の際にリリースされ、再利用され得る。
図7は、図1の構造の別の実施形態を示す。層36は、金属又はポリマーのいずれかであり、図1の金属又はポリマー層22,24、および、金属を置換する。
図8は、任意の追加の層38が構造体18に追加された後の、図5の構造体を示す。層38は、キャッピングウェハまたは追加のメカニズム層、若しくは、その両方であってよく、シリコンを含んでよい。追加の層(図示せず)が取り付けられ得る。
図9は、本発明による方法40のブロック流れ図である。ブロック42で、活性層を伴うシリコン−オン−金属(SOM)ウェハと、犠牲層と、金属層と、金属又はポリマー層とが形成される。ブロック44で、活性層が、パターニングされ、MEMSコンポーネントを形成するためにエッチングされ、内部金属層がエッチング停止として使用されうる。ブロック46では、パターニングされたSOMウェハが、カバーウェハにボンディングされる。ブロック48では、SOMウェハの犠牲層が除去される。最後に、ブロック50で、金属層、および、金属又はポリマー層が選択的に除去される。
図10は、本発明による別の方法52のブロック流れ図である。ブロック54では、第1の基板ウェハが用意される。ブロック56では、第1の金属層が基板ウェハの第1の表面で堆積される。ブロック58では、犠牲層が第1の金属層にボンディングされる。ブロク60では、ビームおよびトレンチのような構造が第1の基板ウェハに形成される。ブロック62では、(パターニングされ得る)第2の基板ウェハが第1の基板ウェハの第2の表面にボンディングされる。ブロック64では、金属層が渡河され、犠牲層をリリースする。
上述のように、本願発明の好ましい実施形態を例示的に記載してきたけれども、多くの変更が本願発明の精神及び範囲から逸脱することなく可能である。従って、本願発明の範囲は、好ましい実施形態に開示されたものに限定されない。その代わり、本発明は添付の特許請求の範囲によって全体的に決定されるべきである。
本発明による方法によって製造された種々の中間構造体の側面図である。 本発明による方法によって製造された種々の中間構造体の側面図である。 本発明による方法によって製造された種々の中間構造体の側面図である。 本発明による方法によって製造された種々の中間構造体の側面図である。 本発明による方法によって製造された種々の中間構造体の側面図である。 図1の構造体の別の実施形態の側面図である。 図1の構造体の別の実施形態の底面図である。 図1の構造体のさらに別の実施形態の側面図である。 本発明の別の実施形態によって適用されたコンポーネントを含む図5の構造体の側面図である。 本発明による方法のブロック流れ図である。 本発明による別の方法のブロック流れ図である。

Claims (20)

  1. 活性層と、犠牲層と、内部金属層とを包含するシリコン−オン−金属(SOM)ウェハを作るステップと、
    少なくとも1つの微小電子機械システム(MEMS)デバイスコンポーネントを作るための活性層をドライ(プラズマ)又はウェットエッチング、および、パターニングするステップと
    を有することを特徴とする方法。
  2. 前記ドライ(プラズマ)、および、パターニングするステップが、構造体の横方向へのエッチングを防止するノンチャージング(non-charging)エッチング停止として金属層を使用することを含むことを特徴とする請求項1に吉舎の方法。
  3. 前記パターニングされたSOMをカバーウェハにボンディングするステップと、
    前記SOMウェハの犠牲層を薄化するステップと、
    前記金属層を選択的に除去するステップと
    を更に有することを特徴とする請求項1に記載の方法。
  4. 前記薄化するステップが、エッチング停止として金属層を使用することを含むことを特徴とする請求項3に記載の方法。
  5. 前記パターニングされたSOMウェハの高温溶融ボンディングを前記カバーウェハに対して実行するステップを更に有することを特徴とする請求項3に記載の方法。
  6. MEMSコンポーネントを形成するために、エッチングされたメカニズムウェハを金属化するステップを更に有することを特徴とする請求項3に記載の方法。
  7. カバーウェハを前記活性層に対してボンディングするステップを更に有することを特徴とする請求項3に記載の方法。
  8. 微小電子機械システム(MEMS)デバイスを製造する方法であって、
    互いに対向する関係の実質的に平面で平行な第1及び第2の基板表面を備えた第1の基板ウェハを提供するステップと、
    前記第1の表面に第1の金属層を堆積するステップと、
    前記第1の金属層と犠牲層とを対向する関係で前記第1の表面に対してボンディングするステップと、
    前記第1の基板ウェハに1又はそれ以上の微小電子機械システム(MEMS)デバイスコンポーネントを製造するステップと、
    基板アセンブリを形成するために前記第2の基板表面に対して第2の基板層をボンディングするステップと、
    前記犠牲層と前記第1の金属層との間のボンディングを溶かすステップと、
    前記基板アセンブリから前記犠牲層を除去するステップと
    を有することを特徴とする方法。
  9. 前記堆積するステップが、前記犠牲層の第1の表面に第2の金属層を堆積することを含むことを特徴とする請求項8に記載の方法。
  10. 前記堆積するステップが、前記犠牲層の第1の表面にポリマー層を形成することを含むことを特徴とする請求項8に記載の方法。
  11. 前記製造するステップが、
    前記第1の金属層をチャージするステップと、
    指向性イオンフラックスによって支援されたラジカル(radical)を使用して前記第1の基板層をエッチングするステップと
    を含むことを特徴とする請求項8に記載の方法。
  12. 前記犠牲層が、第1の金属層を露出するようにパーフォレーションされることを特徴とする請求項8に記載の方法。
  13. 前記ボンディングを溶かすステップが、前記パーフォレーションされた犠牲層をエッチングしないエッチャントで前記第1の金属層をエッチングすることを含むことを特徴とする請求項12に記載の方法。
  14. 前記ボンディングを溶かすステップが、前記ハンドル層をエッチングすることを含むことを特徴とする請求項8に記載の方法。
  15. 前記犠牲層をエッチングするステップが、前記第1の金属層をチャージすることを含むことを特徴とする請求項14に記載の方法。
  16. 前記第1の基板表面を露出させるために前記第1の金属層を溶かすステップと、
    増補された基板アセンブリを形成するために前記第1の基板表面に第3の基板ウェハをボンディングするステップと
    を更に有することを特徴とする請求項8に記載の方法。
  17. MEMSデバイスの製造における中間製造物であって、
    互いに対向する関係で間隔が隔てられた実質的に平面で平行な第1及び第2の基板表面を備えた第1の基板ウェハと、
    第1の金属表面で前記第1の基板表面に対してボンディングされた第1の金属層であって、前記第1の禁足表面と実質的に平行な第2の金属表面を備える、第1の金属層と、
    前記第2の金属表面にボンディングされた犠牲基板と
    を有することを特徴とする中間製造物。
  18. 前記第1の金属層が、前記第2の金属表面と前記犠牲基板との間にボンディングされた第2の金属層を有することを特徴とする請求項17に記載の中間製造物。
  19. 前記第1の金属層が、前記第2の金属表面と前記犠牲基板との間にボンディングされたポリマー層を有することを特徴とする請求項17に記載の中間製造物。
  20. 前記第1の金属層が、前記第1の基板ウェハのエッチングの反応を支援するのに使用されるイオンの運動に影響を及ぼすのに十分な電化でチャージされたことを特徴とする請求項17に記載の中間製造物。
JP2007190532A 2006-07-21 2007-07-23 Memsデバイスに関するシリコン−オン−金属 Withdrawn JP2008030189A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/459,307 US20080032501A1 (en) 2006-07-21 2006-07-21 Silicon on metal for mems devices

Publications (1)

Publication Number Publication Date
JP2008030189A true JP2008030189A (ja) 2008-02-14

Family

ID=38537733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007190532A Withdrawn JP2008030189A (ja) 2006-07-21 2007-07-23 Memsデバイスに関するシリコン−オン−金属

Country Status (3)

Country Link
US (1) US20080032501A1 (ja)
EP (1) EP1880977A3 (ja)
JP (1) JP2008030189A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150108428A (ko) 2011-04-11 2015-09-25 에베 그룹 에. 탈너 게엠베하 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법
KR102355643B1 (ko) * 2011-12-22 2022-01-25 에베 그룹 에. 탈너 게엠베하 가요성 기판 홀더, 제1 기판을 분리하기 위한 장치 및 방법
US10243132B1 (en) 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US10672971B2 (en) 2018-03-23 2020-06-02 International Business Machines Corporation Vertical transmon qubit device with microstrip waveguides
US10256392B1 (en) 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
US10505096B1 (en) 2018-05-25 2019-12-10 International Business Machines Corporation Three-dimensional integration for qubits on multiple height crystalline dielectric
US10497746B1 (en) 2018-05-25 2019-12-03 International Business Machines Corporation Three-dimensional integration for qubits on crystalline dielectric
US10615223B2 (en) 2018-06-12 2020-04-07 International Business Machines Corporation Vertical silicon-on-metal superconducting quantum interference device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952301B2 (en) * 1995-06-19 2005-10-04 Reflectivity, Inc Spatial light modulators with light blocking and absorbing areas
DE19603829A1 (de) * 1996-02-02 1997-08-07 Daimler Benz Ag Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
US6808956B2 (en) * 2000-12-27 2004-10-26 Honeywell International Inc. Thin micromachined structures
US6912081B2 (en) * 2002-03-12 2005-06-28 Lucent Technologies Inc. Optical micro-electromechanical systems (MEMS) devices and methods of making same
US20040065638A1 (en) * 2002-10-07 2004-04-08 Bishnu Gogoi Method of forming a sensor for detecting motion
US7098577B2 (en) * 2002-10-21 2006-08-29 Hrl Laboratories, Llc Piezoelectric switch for tunable electronic components
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince

Also Published As

Publication number Publication date
EP1880977A2 (en) 2008-01-23
EP1880977A3 (en) 2009-10-28
US20080032501A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
JP2008030189A (ja) Memsデバイスに関するシリコン−オン−金属
US6946314B2 (en) Method for microfabricating structures using silicon-on-insulator material
US9573806B2 (en) MEMS device structure with a capping structure
TW201034933A (en) Microelectromechanical device with isolated microstructures and method of producing same
JP6108793B2 (ja) 少なくとも1つの複数の厚さを有する活性部を備える構造を形成するための方法
US10889493B2 (en) MEMS method and structure
JP2007033355A (ja) 半導体センサの製造方法及び半導体センサ
JP2009160728A (ja) 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
JP5124121B2 (ja) ガラス基板のエッチング方法
CN104003348A (zh) 用于具有双层面结构层和声学端口的mems结构的方法
JP2009027176A (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
US7745308B2 (en) Method of fabricating micro-vertical structure
TW200919506A (en) Method for fabricating variable parallel plate capacitors
US8283256B1 (en) Methods of forming microdevice substrates using double-sided alignment techniques
JP2002200599A (ja) 三次元構造体の作製方法
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
JP5189666B2 (ja) ガラス基板のエッチング方法
JP2011082483A (ja) ダイアフラム素子及びダイアフラム素子の製造方法
CN104045055A (zh) 盖板的制作方法
TW201632455A (zh) 採用複合基材的微機電元件以及其製作方法
TWI506694B (zh) 半導體裝置及形成半導體裝置之方法
CN111453694B (zh) Mems器件及其制造方法
EP1576650A3 (en) Method for microfabricating structures using silicon-on-insulator material
US6593163B1 (en) Double-sided trench fill for electrical isolation of microelectromechanical system structures

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005