CN111453694B - Mems器件及其制造方法 - Google Patents

Mems器件及其制造方法 Download PDF

Info

Publication number
CN111453694B
CN111453694B CN202010153997.XA CN202010153997A CN111453694B CN 111453694 B CN111453694 B CN 111453694B CN 202010153997 A CN202010153997 A CN 202010153997A CN 111453694 B CN111453694 B CN 111453694B
Authority
CN
China
Prior art keywords
wafer
bonding
structural layer
movable structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010153997.XA
Other languages
English (en)
Other versions
CN111453694A (zh
Inventor
邹波
郭梅寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shendi Semiconductor Shaoxing Co ltd
Original Assignee
Shendi Semiconductor Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shendi Semiconductor Shaoxing Co ltd filed Critical Shendi Semiconductor Shaoxing Co ltd
Priority to CN202010153997.XA priority Critical patent/CN111453694B/zh
Publication of CN111453694A publication Critical patent/CN111453694A/zh
Application granted granted Critical
Publication of CN111453694B publication Critical patent/CN111453694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components

Abstract

本发明提供了一种MEMS器件及其制造方法，其中用于制造MEMS器件的方法，包括在第一晶圆上形成深槽，所述深槽与可动结构图案相配合；将所述第一晶圆与结构层晶圆相连接；在所述结构层晶圆上形成可动结构后舍弃所述第一晶圆，从而解决了现有体硅工艺中出现的结构层背面损失的问题，同时也不会出现现有硅表面工艺中可动结构加工过程中的钻蚀问题。

Description

MEMS器件及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种MEMS器件及其制造方法。
背景技术
MEMS(Micro Electro Mechanical System，微机电系统)器件由于其体积小、成本低、集成性好等特点，已被越来越广泛地应用在如消费电子、医疗、汽车等产品中。其中电容式MEMS陀螺仪，在成本、尺寸、功耗方面远小于其他传统技术的陀螺仪，目前已被广泛用于手机拍照防抖、无人机、机器人和车辆的姿态控制等领域。
典型的MEMS器件通常包含机械结构和电路两部分，其中机械结构部分作为执行器或敏感单元，通常为可动结构，能够与外界通过力、声、光、电、热、磁等效应间接互动。作为执行器时，可将电信号导致的机械结构运动转化成各种其他物理量的变化；作为敏感单元时，反之将各种物理量的变化导致的机械结构运动转化成电学参数，再通过电路读取出来。
MEMS器件中核心的可动结构部分，通常由微加工技术在硅晶圆上制备，最常见的加工方式有体硅工艺和硅表面工艺两种。上述两种工艺流程均采用干法刻蚀形成可动结构，该步刻蚀决定了核心机械结构的加工精度，对整个MEMS器件的性能影响重大。由于器件结构通常需要较大的深宽比，该步刻蚀通常采用DRIE(Deep Reactive Ion Etching，深反应离子刻蚀)。
当前DRIE工艺的一个固有问题是无法保证整片晶圆上各区域的刻蚀速率一致。对应于MEMS器件的高深宽比结构，由于所需加工时间较长，刻蚀速率的区别会表现为刻蚀相同时间后，晶圆内部不同区域刻蚀深度不同。因此，为了确保晶圆内所有结构层都被有效刻穿，通常总刻蚀时间会设定为保证刻蚀速率最慢的区域也能被刻穿。在这样的设定下，刻蚀速率快的区域结构层被刻穿后，刻蚀仍会继续进行一段时间，这在采用体硅工艺时会对该区域的可动结构的背面造成损伤，在采用硅表面工艺时会对该区域已经刻蚀完成的沟槽底部造成钻蚀，此外上述损伤和缺陷由于位于可动结构的背面或底部，因此会造成在线监测未能及时发现，从而继续流片，导致浪费后续加工步骤的成本。
发明内容
鉴于现有技术中的问题，本发明提供一种用于制造MEMS器件的方法，其包括在第一晶圆上形成深槽，所述深槽与可动结构图案相配合；将所述第一晶圆与结构层晶圆相连接；在所述结构层晶圆上形成可动结构后舍弃所述第一晶圆。
进一步地，通过设置所述深槽的深度来改善所述可动结构形成过程中刻蚀工艺对所述可动结构的损伤。
进一步地，所述结构层晶圆上的可动结构形成后，先将所述结构层晶圆与第二晶圆相连接，再舍弃所述第一晶圆。
进一步地，所述第一晶圆与所述结构层晶圆通过第一键合工艺相连接；所述第二晶圆与所述结构层晶圆通过第二键合工艺相连接；所述第一键合工艺与所述第二键合工艺不相同。
进一步地，所述结构层晶圆与第二晶圆相连接后，基于所述第一键合工艺与所述第二键合工艺的区别，采用相应工艺使所述第一晶圆与所述结构层晶圆间的键合脱离，而保持所述第二晶圆与所述结构层晶圆间的键合，从而舍弃所述第一晶圆。
进一步地，基于所述第一键合工艺所采用的键合介质与所述第二键合工艺所采用的键合介质的刻蚀选择比，通过湿法腐蚀工艺使所述第一晶圆与所述结构层晶圆间的键合脱离，而保持所述第二晶圆与所述结构层晶圆间的键合。
进一步地，所述第一键合工艺所采用的键合介质包括氧化硅；所述第二键合工艺所采用的键合介质包括金属。
进一步地，所述第一晶圆与所述结构层晶圆相连接后，先在所述结构层晶圆上形成其与所述第二晶圆的键合接触点，再形成所述可动结构。
进一步地，在所述结构层晶圆上形成其与所述第二晶圆的键合接触点前，先对所述结构层晶圆进行减薄。
本发明还提供了一种MEMS器件，其采用上述的方法制备。
本申请中的名称“深槽”旨在于指代MEMS器件中的相应结构而采用的半导体制程中的常用名称，其不对槽的深度做特别限定，不应理解为对槽本身深度上限或/和下限的限制。
技术效果：
本发明的用于MEMS器件的制造方法，相比于现有技术，可以有效地改善甚至消除体硅工艺中MEMS器件的可动结构形成过程中，深反应离子刻蚀对可动结构背面局部区域所造成的损伤，即使造成了轻微损伤，也可以通过在线检验及时发现，从而不致于浪费后续加工步骤的成本；并且本发明的方法不会发生如硅表面工艺中深反应离子刻蚀对可动结构形成过程中已刻蚀完成的沟槽造成钻蚀这一问题。
同时本发明的方法通过采用临时晶圆来制作可动结构所正对的深槽，从而使深槽深度不受限制，并且易于调整，工艺实现简单。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1至图6是典型的体硅工艺加工MEMS器件可动结构过程中的各步骤的截面示意图；
图7是体硅工艺加工MEMS器件可动结构过程中产生损伤的示意图；
图8至图14是典型的表面工艺加工MEMS器件可动结构过程中的各步骤的截面示意图；
图15是表面工艺加工MEMS器件可动结构过程中产生钻蚀的示意图；
图16至图26是本发明的一个实施例在加工MEMS器件可动结构过程中的各步骤的截面示意图。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。
图1至图6示出了典型的体硅工艺加工MEMS器件可动结构过程中的截面示意图，具体流程包括：
如图1所示，提供晶圆100，晶圆100可以是例如硅晶圆。
如图2所示，在晶圆100上形成深槽101，深槽101的图案与后续需要加工的可动结构的图案相配合，后续可动结构的刻蚀主要是位于深槽101所在的区域。此外，深槽101的深度是需要受到限制的，由于其会影响整个芯片的厚度，为了控制芯片厚度以适应各种薄型产品的需求，如超薄手机、平板，柔性PCB等，从而深槽101的深度不宜太深。
如图3所示，在晶圆100表面沉积键合介质层102。
如图4所示，将作为结构层的晶圆110与晶圆100键合连接。
如图5所示，将晶圆110减薄至预定厚度。
如图6所示，在晶圆110正对深槽101的区域采用DRIE形成可动结构111。
如前所述，当前DRIE工艺的一个固有问题是无法保证整片晶圆上各区域的刻蚀速率一致。对应于MEMS器件的高深宽比结构，由于所需加工时间较长，刻蚀速率的区别会表现为刻蚀相同时间后，晶圆110内部不同区域刻蚀深度不同。因此，为了确保晶圆100内所有结构层都被有效刻穿，通常总刻蚀时间会设定为保证刻蚀速率最慢的区域也能被刻穿。在这样的设定下，刻蚀速率快的区域结构层被刻穿后，刻蚀仍会继续进行一段时间，此时刻蚀气体和离子团会穿透结构层已被刻穿区域，轰击在底部正对的由深槽101所限定的空腔或阻挡层上，之后向上或左右反射回来，造成结构层背面或底部的额外损伤，如图7所示。
图8至图14示出了典型的表面工艺加工MEMS器件可动结构过程中的截面示意图，具体流程包括：
如图8所示，提供晶圆200，晶圆200可以是例如硅晶圆。
如图9所示，在晶圆200上形成多晶硅层201。
如图10所示，在晶圆200表面沉积牺牲层202。
如图11所示，在牺牲层202上刻蚀掉部分区域，曝露出下层的多晶硅。
如图12所示，外延多晶硅形成结构层203。
如图13所示，在结构层203上采用DRIE形成可动结构204和牺牲层释放孔205。
如图14所示，通过湿法腐蚀去除牺牲层202，从而使可动结构204悬浮。
同样地，由于DRIE工艺无法保证整片晶圆上各区域的刻蚀速率一致。为确保结构层203被有效刻穿，通常总刻蚀时间会设定为保证刻蚀速率最慢的区域也能被刻穿。在这样的设定下，刻蚀速率快的区域结构层被刻穿后，刻蚀仍会继续进行一段时间，此时被牺牲层202阻挡的刻蚀气体和离子团会在已刻蚀完成的沟槽底部造成横向刻蚀，在沟槽底部形成钻蚀，如图15所示。
此外，上述的在体硅工艺中出现的可动结构损伤以及在表面工艺出现的钻蚀，均处于结构层的背面，晶圆流片中采用的正面显微镜检测难以发现以上缺陷，因未及时发现而引起继续流片，这会浪费后续加工步骤的成本。
图16至图26示出了本发明的一个实施例中可动结构形成过程中的截面示意图，具体流程包括：
如图16所示，提供晶圆300，晶圆300在后续的流程中会被抛弃，所以建议使用廉价晶圆，如可采用返工、抛光片等廉价晶圆以节省成本。
如图17所示，在晶圆300上形成深槽301，深槽301的图案与后续需要加工的可动结构的图案相配合，后续可动结构的刻蚀主要是位于深槽301所在的区域。此外，与前述的深槽101不同的的是，深槽101的深度受限于整个芯片的厚度而不宜太深，而深槽301的深度理论上仅受晶圆厚度本身的限制，可以在工艺允许的范围内进行相应调整，如在本实施例中工艺范围在80～500um。
以上深槽301的形成是通过在晶圆300上执行光刻/刻蚀工艺完成的，如涂布光刻胶后曝光显影形成深槽301的图案，再通过刻蚀将曝露的晶圆300刻蚀至预定深度，再执行去胶工艺，从而形成如图17中所示的深槽301。鉴于深槽301的深度较深，可采用湿法腐蚀以缩短加工时间。在一些实施例中，也可以采用硬掩膜作为刻蚀阻挡层，即先在晶圆300上沉积硬掩膜层，如采用化学气相沉积(chemical vapor deposition，CVD)工艺形成氧化硅、氮化硅等，通过光刻/刻蚀工艺将硬掩膜层图案化，形成深槽301的图案，再进行刻蚀工艺，如湿法腐蚀，将曝露的晶圆300刻蚀至预定深度，从而形成深槽301，此时无论是否去除硬掩膜都不会影响本实施例后续的加工工艺。
如图18所示，在晶圆300表面沉积键合介质层302。对于本申请中所涉及的层沉积工艺，包含低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)和等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)、热氧化、电子束蒸镀及/或其他合适的沉积技术或前述的组合。本实施例中，键合介质层302采用二氧化硅。
如图19所示，将作为结构层的晶圆310与晶圆300键合连接，采用硅-二氧化硅熔融键合。鉴于晶圆300在后续的流程中会被抛弃，该步键合旨在于将晶圆310临时固定在晶圆300上，无需键合质量很牢固。
如图20所示，将晶圆310减薄至预定厚度。本实施例采用化学机械抛光(ChemicalMechanical Polishing，CMP)，目标厚度10～80um。
如图21所示，在晶圆310上通过光刻/刻蚀工艺刻蚀出浅槽，从而形成键合接触点311，本实施例中浅槽深度(即键合接触点的高度)>1.5um。
如图22所示，在晶圆310上的键合接触点311上形成键合介质层312，本实施例的键合介质层312采用锗。键合介质层312的形成包括在晶圆310上沉积锗金属层，再通过光刻/刻蚀工艺将锗金属层图案化，即形成键合介质层312。
如图23所示，在晶圆310正对深槽301的区域采用DRIE形成可动结构313。在DRIE执行前，同样需要采用光刻工艺定义可动结构的图案，如采用光刻胶或是硬掩膜。
与前述体硅工艺不同的是，由于深槽301较深槽101更深，刻穿结构后反射回结构层背面的离子会明显减少，并且深槽301由于不受最终芯片厚度的限制，所以在调试工艺阶段当发现其深度仍不足以避免某些损伤时(如会引起大面积的损伤或是足以造成报废的损伤)，可以进一步加深深槽301的深度，以避免上述损伤。对于深槽301的深度，如前所述有很大的工艺窗口，其调整相对简单易操作。
如图24所示，提供晶圆320，晶圆320可以是例如硅晶圆。在晶圆320上的形成键合介质层321，本实施例的键合介质层321采用铝，在实际工艺中使用的铝材可能会掺杂微量的硅或/和铜。键合介质层321的形成包括在晶圆320上沉积铝金属层，再通过光刻/刻蚀工艺将铝金属层图案化，即形成键合介质层321。
如图25所示，将晶圆310和晶圆320键合连接，具体是通过晶圆310上的键合介质层312与晶圆320上的键合介质层321进行共晶键合。
如图26所示，通过选择性的湿法腐蚀来分离晶圆300和晶圆310，而保留晶圆310与晶圆320的键合状态。本实施例中采用含HF的试剂对层叠的晶圆300、310、320进行湿法腐蚀，基于HF对于二氧化硅的腐蚀作用，晶圆300和晶圆310适于被分离，而共晶键合的晶圆310与晶圆320不会受到影响，仍保持键合状态。
至此形成的可动结构313，其背面(与晶圆320处于同侧的那一面)完全不受DRIE离子反射的影响，其正面(上述工艺中与晶圆300处于同侧的那一面)可以通过加深深槽310的深度来改善甚至消除DRIE离子反射的影响，即使有轻微的离子反射损伤，因晶圆300已被分离，所以该面在上述工艺结束后被曝露在外，完全可以通过在线检验被发现，如显微镜检验，从而及时进行坏品处置，避免浪费后续加工步骤的成本。
同时，可动结构313也不存在如硅表面工艺中DRIE对已刻蚀沟槽会造成钻蚀的问题。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (8)

1.一种用于制造MEMS器件的方法，其特征在于，在第一晶圆上形成深槽，所述深槽与可动结构图案相配合，通过设置所述深槽的深度来改善所述可动结构形成过程中刻蚀工艺对所述可动结构的损伤；将所述第一晶圆与结构层晶圆相连接；在所述结构层晶圆上形成可动结构后，先将所述结构层晶圆与第二晶圆相连接，再舍弃所述第一晶圆。
2.如权利要求1所述的方法，其特征在于，所述第一晶圆与所述结构层晶圆通过第一键合工艺相连接；所述第二晶圆与所述结构层晶圆通过第二键合工艺相连接；所述第一键合工艺与所述第二键合工艺不相同。
3.如权利要求2所述的方法，其特征在于，所述结构层晶圆与第二晶圆相连接后，基于所述第一键合工艺与所述第二键合工艺的区别，采用相应工艺使所述第一晶圆与所述结构层晶圆间的键合脱离，而保持所述第二晶圆与所述结构层晶圆间的键合，从而舍弃所述第一晶圆。
4.如权利要求2所述的方法，其特征在于，基于所述第一键合工艺所采用的键合介质与所述第二键合工艺所采用的键合介质的刻蚀选择比，通过湿法腐蚀工艺使所述第一晶圆与所述结构层晶圆间的键合脱离，而保持所述第二晶圆与所述结构层晶圆间的键合。
5.如权利要求4所述的方法，其特征在于，所述第一键合工艺所采用的键合介质包括氧化硅；所述第二键合工艺所采用的键合介质包括金属。
6.如权利要求1所述的方法，其特征在于，所述第一晶圆与所述结构层晶圆相连接后，先在所述结构层晶圆上形成其与所述第二晶圆的键合接触点，再形成所述可动结构。
7.如权利要求6所述的方法，其特征在于，在所述结构层晶圆上形成其与所述第二晶圆的键合接触点前，先对所述结构层晶圆进行减薄。
8.一种MEMS器件，其特征在于，采用如权利要求1-7任一所述的方法制备。
CN202010153997.XA 2020-03-06 2020-03-06 Mems器件及其制造方法 Active CN111453694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010153997.XA CN111453694B (zh) 2020-03-06 2020-03-06 Mems器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010153997.XA CN111453694B (zh) 2020-03-06 2020-03-06 Mems器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111453694A CN111453694A (zh) 2020-07-28
CN111453694B true CN111453694B (zh) 2023-07-21

Family

ID=71672883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010153997.XA Active CN111453694B (zh) 2020-03-06 2020-03-06 Mems器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111453694B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60034791T2 (de) * 2000-01-19 2008-01-17 Mitsubishi Denki K.K. Mikrobauelement und dessen herstellungsverfahren
JP2006003915A (ja) * 2005-08-02 2006-01-05 Yasuhiko Arakawa 光機能素子
KR101001666B1 (ko) * 2008-07-08 2010-12-15 광주과학기술원 마이크로 수직 구조체의 제조 방법
DE112013005128T5 (de) * 2012-10-23 2015-08-13 Apple Inc. Produktion mikromechanischer Vorrichtungen
CN104003348B (zh) * 2013-02-27 2018-02-02 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
CN104355286B (zh) * 2014-10-13 2016-04-13 华东光电集成器件研究所 一种全硅mems器件结构及其制造方法
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
CN105293419B (zh) * 2015-10-15 2016-12-07 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件

Also Published As

Publication number Publication date
CN111453694A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US6686642B2 (en) Multi-level integrated circuit for wide-gap substrate bonding
US20060183332A1 (en) Method of manufacturing floating structure
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US20060278942A1 (en) Antistiction MEMS substrate and method of manufacture
JP6235023B2 (ja) シリコンエッチング法
EP1433199B1 (en) Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate
JP5353101B2 (ja) 微細構造体形成方法
US20080032501A1 (en) Silicon on metal for mems devices
EP1955346B1 (en) Contact configurations for mems relays and mems switches and method for making same
CN111453694B (zh) Mems器件及其制造方法
US7160751B2 (en) Method of making a SOI silicon structure
KR20020016117A (ko) Ｍｅｍｓ 공정을 이용한 마이크로폰 제작방법
JP2006026895A (ja) 垂直段差構造物及びその製造方法
TWI606007B (zh) 採用複合基材的微機電元件以及其製作方法
US6790699B2 (en) Method for manufacturing a semiconductor device
US9373772B2 (en) CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
US20140374885A1 (en) Narrow gap device with parallel releasing structure
US9620373B1 (en) Methods for fabricating semiconductor or micromachined devices with metal structures and methods for forming self-aligned deep cavity metal structures
CN111498793B (zh) 一种mems器件及其加工方法
CN112158796B (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
CN112158795B (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
Álvarez et al. Anisotropic silicon etch to house CMOS compatible MEMS microstructures without planarization techniques
CN109573937B (zh) 半导体器件及其形成方法
CN117105166A (zh) 微细加工方法
KR101539197B1 (ko) Ｚ축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 312030 Building 5, intelligent innovation center, 487 Kebei Avenue, Keqiao Economic and Technological Development Zone, Keqiao District, Shaoxing City, Zhejiang Province

Applicant after: Shendi semiconductor (Shaoxing) Co.,Ltd.

Address before: No.28, Lane 555, huanqiao Road, Pudong New Area, Shanghai, 201203

Applicant before: SENODIA TECHNOLOGIES (SHANGHAI) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant