KR101539197B1 - Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 - Google Patents

Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 Download PDF

Info

Publication number
KR101539197B1
KR101539197B1 KR1020150018173A KR20150018173A KR101539197B1 KR 101539197 B1 KR101539197 B1 KR 101539197B1 KR 1020150018173 A KR1020150018173 A KR 1020150018173A KR 20150018173 A KR20150018173 A KR 20150018173A KR 101539197 B1 KR101539197 B1 KR 101539197B1
Authority
KR
South Korea
Prior art keywords
etching
layer
support substrate
upper silicon
silicon layer
Prior art date
Application number
KR1020150018173A
Other languages
English (en)
Inventor
박종삼
이종성
권성호
우종창
Original Assignee
주식회사 스탠딩에그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스탠딩에그 filed Critical 주식회사 스탠딩에그
Priority to KR1020150018173A priority Critical patent/KR101539197B1/ko
Application granted granted Critical
Publication of KR101539197B1 publication Critical patent/KR101539197B1/ko
Priority to PCT/KR2016/001263 priority patent/WO2016126126A1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명의 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법은, 실리콘으로 이루어진 지지기판, 상부 실리콘층, 및 상기 지지기판 및 상부 실리콘층 사이의 절연층으로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 준비하는 단계(S100); 상기 상부 실리콘층 상에 제 1 포토 레지스트 및 제 2 포토 레지스트를 도포하여 에칭하는 단계(S200); 상기 S200단계에서의 에칭을 통해 개방된 부분을 사용하여, 상기 상부 실리콘층을 에칭하여 상기 절연층이 노출되도록 하는 제 1 딥 에칭(deep etching)하는 단계(S300); 상기 S300단계에서 딥 에칭된 상부 실리콘층의 측면에 산화층을 형성시키고, 하부에 노출된 상기 절연층을 깊이 방향으로 에칭하는 단계(S400); 상기 S400단계에서의 에칭을 통해서 노출된 상기 지지기판에 대해서 제 2 딥 에칭하는 단계(S500); 및 상기 S500단계에서의 제 2 딥 에칭을 통해서 노출된 상기 지지기판을 통해서 MEMS부가 릴리스(release)되도록 희생층인 상기 지지기판을 제거하는 단계;를 포함한다.

Description

Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서{METHOD OF MICROMACHINING HAVING IMPROVED MOVEMENT PERFORMANCE ALONG Z-AXIS AND MINIMIZED STRUCTURE DEPTH VARIANCE, AND ACCELEROMETER USING THE SAME}
본 발명은 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서에 관한 것으로, 좀 더 구체적으로는, 종래 기술에서의 희생층인 절연층 제거시에도 실리콘 파티클이나 잔류물들이 제거되지 않는 오염 문제, 기계적인 노치(notch)로 인해 부러지거나 깨지는 문제, 희생층인 절연층의 두께의 한계로 인해 Z축 방향의 움직임 범위가 제한되는 문제를 해결할 뿐만 아니라 제조된 구조물의 깊이 편차를 크게 개선하고 희생층 제거 공정의 양산성을 향상시키는, Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서에 관한 것이다.
도 1은 기존의 SOI(Silicon On Insulator) 공정의 예시도이다. 이와 같은 공정은 간단하기 때문에 널리 사용되고 있으나, 단점들이 많이 존재한다. 예를 들어, 실리콘 에칭 시에 오버 에칭(over-etching)으로 인해 실리콘 측벽으로 치고 들어가서 실리콘으로부터 잔류물(residues)이나 파티클(particle)이 나오게 되고, 희생층인 도 1에서 중간의 녹색 층의 절연층(산화물)을 제거할 때에도 실리콘 파티클이나 잔류물들은 제거가 되지 않아서, 깔끔한 상태가 되지 못하고, 나아가 기계적인 노치(notch)로 인해 부러지거나 깨지기 쉬운 단점을 가졌었다.
또한, 기존의 SOI 공정으로 제조되는 가속도 센서의 경우, 위아래 방향으로 움직임에 제약을 받게 되는데, 그 움직임의 한계는 희생층인 절연층의 두께, 통상 1~2 마이크로미터, 아주 특수한 경우라도 4마이크로미터가 위아래 방향의 움직임의 한계가 된다. 이로 인해, high G를 검출할 때 종래 문제가 많았었다.
한편, 본 발명과 관련된 종래 기술로는, 대한민국 특허 제332360호(2002.03.30. 등록, 발명의 명칭 : 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계)가 있으며, 해당 특허문헌에서, "본 발명은 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세 각속도계에 관한 것으로서, 미세 각속도계 구조 중 절연할 구조물 전체를 스텝 커버리지가 좋은 공정으로 절연막을 형성하고, 스텝 커버리지가 좋은 전도막을 이용하여 상기 절연막 위로 전체적으로 전도막을 형성하고, 스텝 커버리지가 좋지 않은 금속을 이용하여 상기 전도막 위의 일부분에 형성되는 금속막으로 구성된, 절연막/전도막/금속막의 삼중막을 이용하되, 상기 삼중막 중 전도막을 부분적으로 식각하여 분리시킴에 의하여 미세 각속도계의 구조물간의 전기적인 절연을 구현하는 것임을 특징으로 한다."라는 일반적인 기술이 개시되어 있다.
대한민국 특허 제332360호(2002.03.30. 등록), 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로, 본 발명은 종래 기술에서의 희생층인 절연층 제거시에도 실리콘 파티클이나 잔류물들이 제거되지 않는 오염 문제, 기계적인 노치(notch)로 인해 부러지거나 깨지는 문제, 희생층인 절연층의 두께의 한계로 인해 Z축 방향의 움직임 범위가 제한되는 문제를 해결할 뿐만 아니라 제조된 구조물의 깊이 편차를 크게 개선하고 희생층 제거 공정의 양산성을 향상시키는, Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 Z축 움직임 성능을 개선한 마이크로머시닝 방법은, 실리콘으로 이루어진 지지기판, 상부 실리콘층, 및 상기 지지기판 및 상부 실리콘층 사이의 절연층으로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 준비하는 단계(S100); 상기 상부 실리콘층 상에 제 1 포토 레지스트 및 제 2 포토 레지스트를 도포하여 에칭하는 단계(S200); 상기 S200단계에서의 에칭을 통해 개방된 부분을 사용하여, 상기 상부 실리콘층을 에칭하여 상기 절연층이 노출되도록 하는 제 1 딥 에칭(deep etching)하는 단계(S300); 상기 S300단계에서 딥 에칭된 상부 실리콘층의 측면에 산화층을 형성시키고, 하부에 노출된 상기 절연층을 깊이 방향으로 에칭하는 단계(S400); 상기 S400단계에서의 에칭을 통해서 노출된 상기 지지기판에 대해서 제 2 딥 에칭하는 단계(S500); 및 상기 S500단계에서의 제 2 딥 에칭을 통해서 노출된 상기 지지기판을 통해서 MEMS부가 릴리스(release)되도록 희생층인 상기 지지기판을 제거하는 단계;를 포함한다.
또한, 상기 희생층인 상기 지지기판을 제거하는 단계는, 상기 S500단계에서의 제 2 딥 에칭을 통해서 노출된 상기 지지기판에 대해서, XeF2 에칭 또는 TMAH 에칭을 통해서 상기 MEMS부 중 움직이는 구조(moving structure)의 하부 위치를 포함하여 상기 지지기판을 에칭하는 단계(S700)를 포함한다.
또한, 상기 S700 단계 이후에, 상기 절연층 및 상기 산화층을 제거하기 위해 Vapor HF 또는 HF 습식 에칭을 하는 단계(S800);를 더 포함할 수 있다.
또한, 상기 S200 단계에서, 상기 S400 단계, S500 단계 및 S700 단계를 통해서, 상기 MEMS부의 움직이는 구조 및 정지부 간의 수직 두께 차이가 발생하도록, 상기 MEMS부의 움직이는 구조 및 정지부 상에 도포하는 제 1 포토 레지스트 및 제 2 포토 레지스트를 서로 상이하게 형성하는 단계이다.
또한, 상기 S500 단계에서의 제 2 딥 에칭은, 상기 릴리스되는 MEMS부의 Z축 방향 예상 움직임 범위 또는 댐핑(damping) 특성을 고려하여, 제 2 딥 에칭을 한다.
한편, 본 발명의 제 2 실시예에 따른 가속도 센서는, 상술한 Z축 움직임 성능을 개선한 마이크로머시닝 방법에 의하여 제조되는 Z축 가속도 센서를 포함한다.
본 발명에 따른 Z축 움직임 성능을 개선한 마이크로머시닝 방법 및 이를 이용한 가속도 센서에 의하면,
첫째, 종래 기술의 경우, 실리콘 에칭 시에 오버 에칭으로 인해 실리콘 측벽으로 치고 들어가서 실리콘으로부터 잔류물 또는 파티클이 발생하게 되고, 희생층인 도 1에서 중간의 녹색 층의 절연층(산화물)을 제거할 때에도 실리콘 파티클이나 잔류물들은 제거가 되지 않아서, 깔끔한 상태가 되지 못하고, 나아가 기계적인 노치(notch)로 인해 부러지거나 깨지기 쉬운 단점을 가졌지만, 본 발명은 이와 같은 문제점을 해결하는 것이 가능하다.
둘째, 기존의 SOI 공정으로 제조되는 가속도 센서의 경우, 위아래 방향으로 움직임에 제약을 받게 되는데, 그 움직임의 한계는 희생층인 절연층의 두께, 통상 1~2 마이크로미터, 아주 특수한 경우라도 4마이크로미터가 위아래 방향의 움직임의 한계가 되었고, 이로 인해, high G를 검출할 때 종래 문제가 많았지만, 본 발명은 원하는 위아래 방향(Z축 방향)의 움직임 범위에 따라 지지기판의 에칭 두께를 조절하여 z축 방향 움직임 범위를 자유롭게 조절하는 것이 가능하다.
셋째, 기존의 SBM 공정의 경우, 희생층 제거를 XeF2 건식 식각할 경우 구조물의 깊이가 얇아짐으로써 센서의 감도를 낮추고 공정시간을 조절하기 힘든 문제가 있으며 제조된 구조물의 깊이 차이가 심해지는 단점이 있지만, 본 발명은 동일한 공정수로 진행하면서도 XeF2 건식 식각, TMAH 등의 방향성 습식 식각의 적용이 가능하고 산화막이 구조물을 보호하고 있으므로 공정시간이 길어지더라도 구조물의 깊이가 변하지 않고 제조된 구조물의 깊이 차이가 거의 없는 장점이 있다.
도 1은 종래 SOI 공정의 문제점을 설명하기 위한 공정도,
도 2는 종래 SBM 공정을 설명하기 위한 공정도,
도 3은 본 발명에 따른 마이크로머시닝 방법을 설명하기 위한 공정도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(제 1 실시예)
도 3은 본 발명에 따른 마이크로머시닝 방법을 설명하기 위한 공정도이다. 도 3을 이용하여 설명하기 이전에, 종래 SBM 공정을 도 2를 이용하여 간단히 설명하기로 한다.
도 2의 (a)에 도시된 바와 같이 SOI 웨이퍼 상에 하드 마스크를 도포하고, 도 2의 (b)에 도시된 바와 같이 1차 포토 레지스트를 이용하여, 하드 마스크를 에칭하고, 포토 레지스트는 이후 제거한다. 도 2의 (c)에 도시된 바와 같이 2차 포토 레지스트를 도포하고, 도 2의 (d)에 도시된 바와 같이 1차 상부 실리콘층을 에칭하고, 도 2의 (e)에 도시된 바와 같이 포토 레지스트를 제거하고, 도 2의 (f)에 도시된 바와 같이 2차로 상부 실리콘층을 에칭하여 트렌치를 형성한다. 도 2의 (g)에 도시된 바와 같이, 트렌치의 측벽에 산화 패시베이션(passvation)을 하고, 도 2의 (h)에 도시된 바와 같이 트렌치 하부 바닥의 산화층을 에칭한다. 도 2의 (i)에 도시된 바와 같이 3차로 상부 실리콘층을 에칭하고, 하프 소잉(half sawing)한다. 도 2의 (j)에 도시된 바와 같이 TMAH을 이용하여 상부 실리콘층을 습식 에칭한다. 도 2의 (k)에 도시된 바와 같이 산화물 또는 절연층을 에칭하여, MESM부를 릴리스(release)한다. MEMS부를 이루는 정지부(stationary comb) 및 움직이는 구조(moving structure)이 서로 대면하는 면적의 차이, 즉 양자간의 커패시턴스의 변화를 이용하여 MEMS부가 센싱을 하게 된다.
본 발명에서 설명되지 않는 부분은 상술한 기존의 SBM 공정과 유사하므로, 본 발명의 특징적인 부분을 위주로 설명하기로 한다.
본 발명의 제 1 실시예에 따른 Z축 움직임 성능을 개선한 마이크로머시닝 방법은, 먼저 실리콘(Si)으로 이루어진 지지기판, 상부 실리콘층, 및 상기 지지기판 및 상부 실리콘층 사이의 절연층으로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 준비한다(S100, 도 3의 (a) 참조).
다음으로, 상부 실리콘층 상에 제 1 포토 레지스트(photo resist) 및 제 2 포토 레지스트를 도포하여 에칭한다(S200, 도 3의 (b) 참조).
여기서, 후술할 S400 단계, S500 단계 및 S700 단계를 통해서, MEMS부의 움직이는 구조(moving structure) 및 정지부(stationary part) 간의 수직 두께 차이가 발생하도록, MEMS부의 움직이는 구조 및 정지부 상에 도포하는 제 1 포토 레지스트 및 제 2 포토 레지스트를 서로 상이하게 형성하게 된다. 이것은 MEMS부를 이루는 정지부(도 3의 패드(pad)) 및 움직이는 구조(도 3의 comb)이 서로 대면하는 면적의 차이, 즉 양자 간의 커패시턴스의 변화를 이용하여 MEMS부가 센싱을 할 수 있도록 수직 두께 차이가 발생하도록 만든다.
다음으로, 상술한 S200단계에서의 에칭을 통해 개방된 부분을 사용하여, 상부 실리콘층을 에칭하여 절연층이 노출되도록 하는 제 1 딥 에칭(deep etching) 한다(S300, 도 3의 (c) 참조).
다음으로, 상술한 S300단계에서 제 1 딥 에칭된 상부 실리콘층의 측면에 산화층을 형성시키고, 하부 바닥에 노출된 절연층을 깊이 방향으로 에칭한다(S400).
다음으로, 상술한 S400단계에서의 에칭을 통해서 노출된 지지기판에 대해서 제 2 딥 에칭한다(S500). 여기서, S500 단계에서의 제 2 딥 에칭은, 릴리스되는 MEMS부의 Z축 방향 예상 움직임 범위 또는 댐핑(damping) 특성을 고려하여, 제 2 딥 에칭을 하게 된다. 이를 통해서, 종래 기술에서의 z축 방향으로 움직임 제한을 자유롭게 해결하는 것이 가능하다. 지지기판에서의 제거되는 공간이 클수록 내부 공기로 인해 댐핑 특성이 향상되게 된다.
다음으로, 상술한 S500단계에서의 제 2 딥 에칭을 통해서 노출된 지지기판을 통해서 MEMS부가 릴리스(release)되도록 희생층인 상기 지지기판을 제거한다.
구체적으로, 본 발명에서 희생층인 지지기판을 제거하는 단계는, 상술한 S500단계에서의 제 2 딥 에칭을 통해서 노출된 지지기판에 대해서, XeF2 에칭 또는 TMAH 에칭을 통해서 MEMS부 중 움직이는 구조(moving structure)의 하부 위치를 포함하여 지지기판을 에칭한다(S700, 도 3의 (g) 참조). 이 때, 에치 스톱(etch stop)인 (111) 방향을 만나게 될 때까지 에칭되게 할 수 있다.
또한, 상술한 S700 단계 이후에, 절연층 및 산화층을 제거하기 위해 Vapor HF 또는 HF 습식 에칭을 한다(S800, 도 3의 (h) 참조).
또한, S500 단계 및 S700 단계 사이에, 하프 소잉(Half sawing) 공정 또는 하프 소잉 공정을 대체하는 드라이 에칭(dry etching)을 추가적으로 더 할 수 있다. 드라이 에칭은 상부 실리콘층 제거, 절연층 제거 및 하부의 지지기판 제거 단계를 포함하며, 연속적인 패턴이 아닌 불연속적인 에칭 패턴을 이용하는 것도 가능하다.
이와 같은 하프 소잉 공정을 대체하는 드라이 에칭을 통해서, 종래 하프 소잉으로 인한 문제점인, 소잉시 발생되는 파티클 문제 및 파티클로 인한 오염 때문에 발생하는 이후 공정에서의 2차적인 문제점을 해결할 수 있고, 구조가 부서지는 문제점을 개선할 수 있어서 양산성이 향상되고, 다이싱 필름 오염이 없게 되고, 웨이퍼가 깨지는 문제점을 해결하는 것이 가능하다.
(제 2 실시예)
한편, 본 발명의 제 2 실시예에 따른 가속도 센서는, 제 1 실시예에서 기술한 Z축 움직임 성능을 개선한 마이크로머시닝 방법에 의하여 제조되는 Z축 가속도 센서를 포함하고, 나아가 이와 같은 Z축 가속도를 포함하는 3축 가속도 센서일 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

Claims (6)

  1. 실리콘으로 이루어진 지지기판, 상부 실리콘층, 및 상기 지지기판 및 상부 실리콘층 사이의 절연층으로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 준비하는 단계(S100);
    상기 상부 실리콘층 상에 제 1 포토 레지스트 및 제 2 포토 레지스트를 도포하여 에칭하는 단계(S200);
    상기 S200단계에서의 에칭을 통해 개방된 부분을 사용하여, 상기 상부 실리콘층을 에칭하여 상기 절연층이 노출되도록 하는 제 1 딥 에칭(deep etching)하는 단계(S300);
    상기 S300단계에서 제 1 딥 에칭된 상부 실리콘층의 측면에 산화층을 형성시키고, 하부에 노출된 상기 절연층을 깊이 방향으로 에칭하는 단계(S400);
    상기 S400단계에서의 에칭을 통해서 노출된 상기 지지기판에 대해서 제 2 딥 에칭하는 단계(S500); 및
    상기 S500단계에서의 제 2 딥 에칭을 통해서 노출된 상기 지지기판을 통해서 MEMS부가 릴리스(release)되도록 희생층인 상기 지지기판을 제거하는 단계;를 포함하며,
    상기 희생층인 상기 지지기판을 제거하는 단계는,
    상기 S500단계에서의 제 2 딥 에칭을 통해서 노출된 상기 지지기판에 대해서, XeF2 에칭 또는 TMAH 에칭을 통해서 상기 MEMS부 중 움직이는 구조(moving structure)의 하부 위치를 포함하여 상기 지지기판을 에칭하는 단계(S700)를 포함하고,
    상기 S700 단계 이후에, 상기 절연층 및 상기 산화층을 제거하기 위해 Vapor HF 또는 HF 습식 에칭을 하는 단계(S800);를 더 포함하며,
    상기 S200 단계는,
    상기 MEMS부의 움직이는 구조 및 정지부 상에 도포하는 제 1 포토 레지스트 및 제 2 포토 레지스트를 서로 상이하게 형성함으로써, 상기 S400 단계, S500 단계 및 S700 단계를 통해서 최종적으로 형성된 상기 MEMS부의 움직이는 구조 및 정지부 간의 수직 두께 차이가 발생하게 하는 단계인,
    Z축 움직임 성능을 개선한 마이크로머시닝 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 기재된 Z축 움직임 성능을 개선한 마이크로머시닝 방법에 의하여 제조되는 Z축 가속도 센서를 포함하는 가속도 센서.
KR1020150018173A 2015-02-05 2015-02-05 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 KR101539197B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150018173A KR101539197B1 (ko) 2015-02-05 2015-02-05 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서
PCT/KR2016/001263 WO2016126126A1 (ko) 2015-02-05 2016-02-04 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150018173A KR101539197B1 (ko) 2015-02-05 2015-02-05 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서

Publications (1)

Publication Number Publication Date
KR101539197B1 true KR101539197B1 (ko) 2015-07-24

Family

ID=53876067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150018173A KR101539197B1 (ko) 2015-02-05 2015-02-05 Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서

Country Status (2)

Country Link
KR (1) KR101539197B1 (ko)
WO (1) WO2016126126A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011038779A (ja) * 2009-08-06 2011-02-24 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2011038781A (ja) * 2009-08-06 2011-02-24 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
KR101097821B1 (ko) * 2007-04-11 2011-12-22 가부시키가이샤 알박 드라이 에칭방법
JP2012532470A (ja) * 2009-07-06 2012-12-13 アイメック Mems可変キャパシタの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5950858B2 (ja) * 2013-03-28 2016-07-13 三菱電機株式会社 マイクロデバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097821B1 (ko) * 2007-04-11 2011-12-22 가부시키가이샤 알박 드라이 에칭방법
JP2012532470A (ja) * 2009-07-06 2012-12-13 アイメック Mems可変キャパシタの製造方法
JP2011038779A (ja) * 2009-08-06 2011-02-24 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2011038781A (ja) * 2009-08-06 2011-02-24 Rohm Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2016126126A1 (ko) 2016-08-11

Similar Documents

Publication Publication Date Title
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
US9598279B2 (en) Semiconductor structures and fabrication methods thereof
US20050196933A1 (en) Single crystal silicon sensor with additional layer and method of producing the same
US20060278942A1 (en) Antistiction MEMS substrate and method of manufacture
US7439093B2 (en) Method of making a MEMS device containing a cavity with isotropic etch followed by anisotropic etch
US10800649B2 (en) Planar processing of suspended microelectromechanical systems (MEMS) devices
CN102826502A (zh) 半导体器件及其制造方法
US7122395B2 (en) Method of forming semiconductor devices through epitaxy
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
TW201609522A (zh) 一種製造一微機電系統結構的方法
CN110342453B (zh) 一种基于双光栅检测的微机电陀螺仪及其加工封装方法
KR102332391B1 (ko) 반응성 이온 에칭
US7261825B2 (en) Method for the production of a micromechanical device, particularly a micromechanical oscillating mirror device
KR100817813B1 (ko) 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법
JP2019033247A (ja) 微小機械デバイスにおけるリセスエッチングの方法
KR101539197B1 (ko) Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서
KR101539198B1 (ko) 딥 드라이 에칭을 이용한 마이크로머시닝 방법 및 이를 이용하여 제조된 mems 장치
US7160751B2 (en) Method of making a SOI silicon structure
Iliescu et al. One-mask process for silicon accelerometers on Pyrex glass utilising notching effect in inductively coupled plasma DRIE
CN102120561B (zh) 形成晶圆穿通孔的方法
US8481354B2 (en) Methods of creating a micro electro-mechanical systems accelerometer using a single double silicon-on-insulator wafer
CN111453694B (zh) Mems器件及其制造方法
FI20216035A1 (en) Packaging of microelectromechanical devices
KR20110021635A (ko) 3차원 mems 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee