KR101001666B1 - 마이크로 수직 구조체의 제조 방법 - Google Patents
마이크로 수직 구조체의 제조 방법 Download PDFInfo
- Publication number
- KR101001666B1 KR101001666B1 KR1020080066015A KR20080066015A KR101001666B1 KR 101001666 B1 KR101001666 B1 KR 101001666B1 KR 1020080066015 A KR1020080066015 A KR 1020080066015A KR 20080066015 A KR20080066015 A KR 20080066015A KR 101001666 B1 KR101001666 B1 KR 101001666B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- crystalline silicon
- etching
- insulating layer
- vertical structure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 239000011796 hollow space material Substances 0.000 claims abstract description 11
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 abstract description 27
- 230000007547 defect Effects 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000003746 surface roughness Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 241000237509 Patinopecten sp. Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00619—Forming high aspect ratio structures having deep steep walls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0133—Wet etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Weting (AREA)
Abstract
본 발명은 마이크로 수직 구조체의 제조 방법에 관한 것으로, 절연층 패턴 및 중공 공간을 사이에 두고 제1 결정질 실리콘 기판과 제2 결정질 실리콘 기판이 접합된 상태에서, 상기 제2 결정질 실리콘 기판을 상기 제2 결정질 실리콘 기판과 수직한 방향의 (111) 결정면을 따라 딥 반응 이온 식각법으로 식각한 후 식각 측면을 결정성 습식 식각법으로 식각하여 표면 거칠기와 평활도를 개선시킴으로써, 식각 측면에 형상 결함이 발생되지 않는 것을 특징으로 한다. 또한, 절연층 패턴에 의해 식각 엔드 포인트에서 풋팅 현상이 발생되지 않으며, 마이크로 수직 구조체가 공중에 부양되지 않고 제1 결정질 실리콘 기판에 고정되므로 추가 공정시에 유리한 특징이 있다.
결함, 풋팅 현상, 결정질 실리콘, 결정면, 표면 거칠기, 평활도, cavity
Description
본 발명은 마이크로 수직 구조체의 제조 방법에 관한 것으로, 더 자세하게는 형상 결함과 풋팅 현상이 없는 평탄한 수직 측면을 갖는 마이크로 수직 구조체를 제조하는 방법에 관한 것이다.
MEMS(Micro-ElectroMechanical Systems, 마이크로 전자기계 시스템)는 미세 기술로서 기계 부품, 센서, 액추에이터, 전자 회로를 하나의 실리콘 기판 위에 집적화하는 기술을 말하며, 이와 같은 MEMS 기술은 센서(sensors), 액츄에이터(actuatros), 마이크로 기계(micro machines) 등을 포함하는 광범위한 분야에 걸쳐 응용되고 있다.
이러한 MEMS 소자 제조에 있어서 일반적으로 실리콘 기판을 딥 반응 이온 식각법(Deep Reactive Ion Etching : DRIE)으로 에칭하여 마이크로 수직 구조체를 만든다.
하지만, 실리콘 기판을 딥 반응 이온 식각법으로 식각하는 경우 실리콘 기판상에 형상 결함, 스켈롭 현상, 식각 지연 현상, 풋팅 현상 등이 발생할 수 있으며, 이에 대하여 도 1a 내지 도 1c를 참조하여 더 자세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 딥 반응 이온 식각법으로 식각된 실리콘 기판의 형상 결함, 스켈롭 현상, 식각 지연 현상, 풋팅 현상의 문제점을 설명하기 위한 도면이다.
먼저, 도 1a에 도시된 바와 같이 실리콘 기판을 딥 반응 이온 식각법으로 식각하는 경우 평행 편차(11) 또는 구형 편차(12) 등의 형상 결함이 발생할 수 있으며, 식각 표면의 거칠기가 매우 거칠어지는 스켈롭(scallop) 현상(13)이 발생할 수 있다.
또한, 도 1b에 도시된 바와 같이 좁은 면적의 공간보다 넓은 면적의 공간이 더 많이 식각되는 식각 지연 현상(14, 15)이 발생할 수 있으며, 도 1c에 도시된 바와 같이 식각 공정 중에 발생하는 반응 이온들에 의해 식각 엔드 포인트(end-point)가 아주 심하게 식각되는 풋팅(footing) 현상(16)이 발생할 수 있다.
이와 같이 실리콘 기판을 딥 반응 이온 식각법으로 식각하는 경우, 형상 결함, 스켈롭 현상, 식각 지연 현상, 풋팅 현상으로 인해 식각 측면이 많이 손상되므로, 센서나 광 스위치, 광 필터 등과 같이 마이크로 수직 구조체의 측면을 사용하는 MEMS 소자의 성능에 악영향을 미칠 수 있다.
게다가, 식각 공정 후에 마이크로 수직 구조체가 공중에 부양되기 때문에 다이싱(dicing) 공정 등의 후속 공정을 수행하기 어렵다는 문제점도 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 마이크로 수직 구조체의 제조에 있어서 딥 반응 이온 식각에 의해 발생하는 형상 결함들과 풋팅 현상을 최소화하는 것이다.
본 발명의 다른 목적은 마이크로 수직 구조체가 공중에 부양되지 않도록 하여 후속 공정을 용이하게 수행할 수 있도록 하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 마이크로 수직 구조체의 제조 방법은, (a) 제1 결정질 실리콘 기판 상에 절연층을 형성한 후 상기 절연층을 패터닝하여 풋팅 현상을 방지하기 위한 절연층 패턴 및 중공 공간을 형성하는 단계; (b) 상기 절연층 패턴 상부에 제2 결정질 실리콘 기판을 접합한 후 상기 제2 결정질 실리콘 기판을 딥 반응 이온 식각법으로 식각하되, 상기 제2 결정질 실리콘 기판과 수직한 방향의 결정면을 따라 식각하는 단계; 및 (c) 상기 제2 결정질 실리콘 기판의 식각 측면을 결정성 습식 식각으로 식각하여 상기 제2 결정질 실리콘 기판과 수직인 측면을 갖는 마이크로 수직 구조체를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 (a) 단계를 통해 형성된 절연층 패턴의 폭은 상기 (b) 단계를 통해 식각된 제2 결정질 실리콘 기판의 폭 보다 작은 것이 바람직하다.
이와 같이 절연층 패턴의 폭이 식각된 제2 결정질 실리콘 기판의 폭 보다 작게 형성됨에 따라, 상기 (b) 단계에서 상기 제2 결정질 실리콘 기판의 딥 반응 이온 식각 공정 중에 발생하는 반응 이온들은 상기 중공 공간으로 방출되어 풋팅 현상이 발생하지 않게 된다.
상기 제 2결정질 실리콘 기판은 (110) 결정질 실리콘 기판인 것이 바람직하며, 상기 제2 결정질 실리콘 기판과 수직한 방향의 결정면은 (111) 방향의 결정면인 것이 바람직하다.
상기 마이크로 수직 구조체는 상기 절연층 패턴에 의하여 상기 제1 결정질 실리콘 기판에 고정되거나, 경우에 따라 상기 절연층 패턴을 제거하여 상기 마이크로 수직 구조체가 공중에 부양되도록 하는 것도 가능하다.
본 발명에 따라 제조된 마이크로 수직 구조체는 형상 결함과 풋팅 현상이 없는 평탄하고 수직한 측면을 가지므로, 따라서 우수한 수직 측면을 요구하는 정전형 센서나 광학 소자 등의 MEMS 소자의 성능을 크게 개선할 수 있을 것으로 기대된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 2는 본 발명에 따른 마이크로 수직 구조체(230a)를 나타낸 단면도이다.
도 2를 참조하면, 본 발명에 따른 마이크로 수직 구조체(230a)는, 절연층 패턴(220a)과 중공 공간(Cavity, C)을 사이에 두고 제1 결정질 실리콘 기판(210)과 제2 결정질 실리콘 기판(230)이 접합된 상태에서, 상기 제2 결정질 실리콘 기판(230)을 딥 반응 이온 식각법 및 결정성 습식 식각법으로 식각하는 것에 의해 형성된다.
여기에서, 상기 제2 결정질 실리콘 기판(230)은 (110) 결정질 실리콘 기판인 것이 바람직하다.
상기 절연층 패턴(220a)은 상기 제2 결정질 실리콘 기판(230)의 딥 반응 이온 식각시 풋팅 현상을 방지하는 역할을 하며, 이에 대하여는 후술하기로 한다.
상기 마이크로 수직 구조체(230a)는 딥 반응 이온 식각과 결정성 습식 식각에 의하여 형상 결함이 없는 평탄하고 수직한 측면(231)을 가지며, 이에 대하여 더 자세히 설명하면 다음과 같다.
도 3은 본 발명에 이용되는 (110) 결정질 실리콘 기판의 (111) 방향의 결정면을 설명하기 위한 도면이다..
도 3을 참조하면, (110) 결정질 실리콘 기판은 기판과 수직한 (111) 방향의 4개의 결정면(D1, D2)과 2개의 경사진 방향의 결정면(D3)을 갖는다.
따라서, 이러한 (110) 결정질 실리콘 기판을 기판과 수직한 (111) 방향의 결정면(D1, D2)을 따라 딥 반응 이온 식각법으로 식각한 후 그 식각 측면을 결정성 습식 식각법으로 식각하면, 식각 측면에 형상 결함이 발생하지 않게 된다.
즉, 본 발명에서는 제2 결정질 실리콘 기판(230)의 (111) 방향의 결정면이 기판(230)에 수직인 것을 이용하여, 제2 결정질 실리콘 기판(230)을 딥 반응 이온 식각법으로 식각할 때 식각 측면(231)이 (111) 방향의 결정면에 일치되도록 식각한 후, 결정성 습식 식각에 의해 식각 측면(231)의 표면 거칠기와 평활도를 개선시킴으로써, 식각 측면에 형상 결함이 발생되지 않도록 한다.
한편, 이와 같은 형상 결함 방지 외에 본 발명에서는 제2 결정질 실리콘 기판(230)의 하부에 형성된 절연층(220)을 패터닝하여 절연층 패턴(220a)에 의해 식각 측면(231)에 풋팅 현상이 발생하지 않도록 하며, 이에 대하여 도 4a 및 도 4b를 참조하여 더 자세히 설명하면 다음과 같다.
도 4a 및 도 4b는 도 2에 있어서 제2 결정질 실리콘 기판(230)의 하부에 형성된 절연층 패턴(220a)의 역할을 설명하기 위한 도면이다.
먼저, 도 4a와 같이 제1 결정질 실리콘 기판(210) 상부에 형성된 절연층(220)을 패터닝하여 절연층 패턴(220a)을 형성한다. 이 때, 상기 절연층 패턴(220a)에 의해 제1 결정질 실리콘 기판(210)의 상부에 중공 공간(C)이 형성된다.
상기 절연층 패턴(220a)의 폭(W1)은 이후에 형성될 마이크로 수직 구조체(230a)의 폭(W2) 보다 작은 것이 바람직한데, 그 이유는 제2 결정질 실리콘 기판(230)을 딥 반응 이온 식각법으로 식각할 때 식각 공정 중에 발생하는 반응 이온들이 식각 엔드 포인트에 축적되지 않고 중공 공간(C)으로 방출되도록 하여 풋팅 현상을 방지하기 위해서이다.
그 다음, 제1 결정질 실리콘 기판(210)의 일부 두께를 식각하여 지지체(210a)를 형성한다. 이 때, 상기 지지체(210a)에 의해 제 1 결정질 실리콘 기판(210) 상에도 중공 공간(C)이 형성되며, 상기 중공 공간(C)은 제 1 결정질 실리콘 기판(210)과 제 2 결정질 실리콘 기판(230)을 접합할 때 두 기판이 달라 붙지 않게 하는 역할을 한다.
다음으로, 도 4b와 같이 절연층 패턴(220a)의 상부에 제2 결정질 실리콘 기판(230)을 접합한 후 제2 결정질 실리콘 기판(230)을 딥 반응 이온 식각법에 의해 식각하면, 절연층 패턴(220a)에 의해 식각 측면(231)에 풋팅 현상이 발생하지 않게 된다.
한편, 풋팅 현상이 발생되지 않도록 하기 위해 마이크로 수직 구조체(230a)가 형성될 부분의 절연층(220)을 완전히 제거하면, 딥 반응 이온 식각 공정 후에 마이크로 수직 구조체(230a)가 공중에 부양되기 때문에 추가 공정시 마이크로 수직 구조체(230a)가 변형되거나 파손될 우려가 있다.
따라서, 딥 반응 이온 식각 공정 후에도 마이크로 수직 구조체(230a)가 공중에 부양되지 않고 제1 결정질 실리콘 기판(210)에 고정될 수 있도록 절연층(220)을 완전히 제거하지 않는 것이 바람직하다.
이러한 이유로 본 발명에서는 마이크로 수직 구조체(230a)가 절연층 패턴(220a)과 지지체(210a)에 의해 제1 결정질 실리콘 기판(210)에 고정되도록 하고, 추가 공정 후에 절연층 패턴(220a)을 완전히 제거하여 공중에 부양시킨다.
상술한 바와 같이, 본 발명에 따라 제조된 마이크로 수직 구조체(230a)는 형상 결함과 풋팅 현상이 없는 평탄한 수직 측면(231)을 가지며, 절연층 패턴(220a)과 지지체(210a)에 의해 추가 공정시에도 마이크로 수직 구조체(230a)의 변형이나 파손을 방지할 수 있다.
이하, 본 발명에 따른 마이크로 수직 구조체의 제조 방법에 대하여 첨부된 도면을 참조하여 더 자세히 설명하면 다음과 같다.
도 5a 내지 도 5j는 본 발명에 따른 마이크로 수직 구조체의 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 5a와 같이 제1 결정질 실리콘 기판(210) 상에 절연층(220)을 형성한다.
다음으로, 도 5b와 같이 포토 레지스트 공정 및 포토 리소그래피 공정을 이용하여 제1 포토 레지스트 패턴(PR1)을 형성한다.
다음으로, 도 5c와 같이 제1 포토 레지스트 패턴(PR1)을 이용하여 BOE(Buffered Oxide Etcher) 용액으로 절연층(220)을 패터닝하여 절연층 패턴(220a)을 형성한다.
다음으로, 도 5d와 같이 TMAH(Tetramethyl ammonium hydroxide) 식각 용액을 이용하여 제1 결정질 실리콘 기판(210)의 일부 두께를 식각하여 지지체(210a)를 형성한다. 이 때, 식각 깊이는 절연층(220) 상부에 제2 결정질 실리콘 기판(230)이 형성될 때 제1 결정질 실리콘 기판(210)과 제2 결정질 실리콘 기판(230)이 서로 접합되지 않을 정도면 된다.
이렇게 식각된 부분은 마이크로 수직 구조체를 지지하는 지지체(210a)의 역할을 하며, 상기 지지체(210a)는 테이퍼 형상을 갖는 것이 바람직하다.
다음으로, 도 5e와 같이 절연층(220) 상부에 제2 결정질 실리콘 기판(230)을 형성한 후, CMP(Chemical mechanical polishing) 공정을 이용하여 필요한 두께만큼 평탄화시킨다.
다음으로, 도 5f와 같이 포토 레지스트 공정 및 포토 리소그래피 공정을 이용하여 제2 결정질 실리콘 기판(230) 상부에 제2 포토 레지스트 패턴(PR2)을 형성한다. 이 때, 제2 포토 레지스트 패턴(PR2)은 마이크로 수직 구조체 형태로 형성되는 것이 바람직하다.
다음으로, 도 5g와 같이 제2 포토 레지스트 패턴(PR2)을 이용하여 딥 반응 이온 식각법으로 제2 결정질 실리콘 기판(230)을 식각한다. 이 때, 제2 결정질 실리콘 기판(230)의 주평면성(Primary flat)이 기판(230)과 수직인 (111) 결정면(도 3에서 D1, D2)을 가지므로, 수직 평탄화가 필요한 측면을 (111) 결정면에 일치시켜 식각한다.
다음으로, 도 5h와 같이 딥 반응 이온 식각 공정이 완료된 후 제2 포토 레지스트 패턴(PR2)을 제거한다.
다음으로, 도 5i와 같이 식각된 제2 결정질 실리콘 기판(230)의 상부에 PECVD(Plasma enhanced chemical vapor deposition)를 이용하여 산화막(240)을 증착한다. 그 다음, KOH(Potassium hydroxide) 용액을 이용하여 제2 결정질 실리콘 기판(230)의 측면(231)을 결정성 습식 식각법에 의해 식각하여 식각 측면(231)의 표면 거칠기와 평활도를 개선시킨다. 여기에서, 산화막(240)은 KOH 용액을 이용한 측면 식각시 제2 결정질 실리콘 기판(230)의 상부를 보호하는 역할을 한다.
마지막으로, 도 5j와 같이 HF(Hydrofloric) 습식 식각에 의해 산화막(240)을 제거하면, 형상 결함과 풋팅 현상이 없는 평탄한 수직 측면(231)을 갖는 마이크로 수직 구조체(230a)가 제조된다.
이 때, 더 이상의 추가 공정이 불필요한 경우, 절연층 패턴(220a)을 제거하여 마이크로 수직 구조체(230a)가 공중에 부양되도록 하는 것도 가능하다.
따라서, 이와 같은 마이크로 수직 구조체의 제조 방법에 따르면, 마이크로 수직 구조체(230a)의 측면(231)의 형상 결함과 풋팅 현상을 최소화할 수 있으며, 이러한 결과가 도 6a 및 도 6b에 도시되어 있다.
도 6a 및 도 6b는 본 발명에 따라 제조된 마이크로 수직 구조체(230a)의 SEM 사진으로, 마이크로 수직 구조체(230a)는 형상 결함과 풋팅 현상이 없는 평탄하고 수직한 측면(231)을 가지며, 중공 공간(C)은 더욱 깊어짐을 확인할 수 있다.
도 7a는 종래의 일반적인 딥 반응 이온 식각에 의해 식각된 실리콘 기판의 SEM 사진이며, 도 7b는 본 발명에 따른 딥 반응 이온 식각법과 결정성 습식 식각법에 의해 식각된 결정질 실리콘 기판의 SEM 사진이다.
도 7a에서와 같이 종래의 일반적인 딥 반응 이온 식각에 의하면 마이크로 수직 구조체의 측면에 매우 심각한 형상 결함(11, 12, 13)과 풋팅 현상(16)이 발생하는 반면, 도 7b에서와 같이 본 발명에 따른 딥 반응 이온 식각법과 결정성 습식 식각법에 의하면 마이크로 수직 구조체의 측면(231)에서 형상 결함과 풋팅 현상을 거 의 발견할 수 없음을 알 수 있다.
상술한 바와 같이, 본 발명에 따르면, 제2 결정질 실리콘 기판(230)을 딥 반응 이온 식각법으로 식각할 때 식각 측면(231)이 (111) 방향의 결정면에 일치되도록 식각한 후, 결정성 습식 식각에 의해 식각 측면(231)의 표면 거칠기와 평활도를 개선시킴으로써, 식각 측면(231)에 형상 결함이 발생되지 않는 잇점이 있다. 또한, 절연층 패턴(220a)에 의해 식각 엔드 포인트에서 풋팅 현상이 발생되지 않게 되는 잇점이 있으며, 아울러 마이크로 수직 구조체(230a)가 공중에 부양되지 않도록 할 수 있으므로 추가 공정시에 유리하다는 잇점도 있다.
도 1a 내지 도 1c는 딥 반응 이온 식각법으로 식각된 실리콘 기판의 형상 결함, 스켈롭 현상, 식각 지연 현상, 풋팅 현상의 문제점을 설명하기 위한 도면이다.
도 2는 본 발명에 따른 마이크로 수직 구조체를 나타낸 단면도이다.
도 3은 본 발명에 이용되는 (110) 결정질 실리콘 기판의 (111) 방향의 결정면을 설명하기 위한 도면이다.
도 4a 및 도 4b는 도 2에 있어서 제2 결정질 실리콘 기판의 하부에 형성된 절연층 패턴의 역할을 설명하기 위한 도면이다.
도 5a 내지 도 5j는 본 발명에 따른 마이크로 수직 구조체의 제조 방법을 설명하기 위한 단면도이다.
도 6a 및 도 6b는 본 발명에 따라 제조된 마이크로 수직 구조체의 SEM 사진이다.
도 7a는 종래의 일반적인 딥 반응 이온 식각에 의해 식각된 실리콘 기판의 SEM 사진이며, 도 7b는 본 발명에 따른 딥 반응 이온 식각법과 결정성 습식 식각법에 의해 식각된 결정질 실리콘 기판의 SEM 사진이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 평행 편차 12 : 구형 편차
13 : 스켈롭 현상 14, 15 : 식각 지연 현상
16 : 풋팅(footing) 현상
210 : 제1 결정질 실리콘 기판 210a : 지지체
220 : 절연층 220a : 절연층 패턴
230: 제2 결정질 실리콘 기판
230a : 마이크로 수직 구조체
231 : 마이크로 수직 구조체의 측면
240 : 산화막
PR1, PR2 : 제1, 2 포토 레지스트 패턴
Claims (9)
- (a) 제1 결정질 실리콘 기판 상에 절연층을 형성한 후 상기 절연층을 패터닝하여 풋팅(footing) 현상을 방지하기 위한 절연층 패턴 및 중공 공간을 형성하는 단계;(b) 상기 절연층 패턴 상부에 제2 결정질 실리콘 기판을 접합한 후 상기 제2 결정질 실리콘 기판을 딥 반응 이온 식각법(Deep Reactive Ion Etching)으로 식각하되, 상기 제2 결정질 실리콘 기판과 수직한 방향의 결정면을 따라 식각하는 단계; 및(c) 상기 제2 결정질 실리콘 기판의 식각 측면을 결정성 습식 식각법으로 식각하여 상기 제2 결정질 실리콘 기판과 수직인 측면을 갖는 마이크로 수직 구조체를 형성하는 단계를 포함하는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서,상기 (a) 단계를 통해 형성된 절연층 패턴의 폭은 상기 (b) 단계를 통해 식각된 제2 결정질 실리콘 기판의 폭 보다 작은 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서, 상기 (a) 단계에서,상기 절연층 패턴이 형성된 이후에 상기 제1 결정질 실리콘 기판의 일부 두께를 식각하여 지지체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서,상기 제2결정질 실리콘 기판은 (110) 결정질 실리콘 기판인 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 4항에 있어서, 상기 (b) 단계에서,상기 제2 결정질 실리콘 기판과 수직한 방향의 결정면은 (111) 방향의 결정면인 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서, 상기 (b) 단계에서,상기 제2 결정질 실리콘 기판의 딥 반응 이온 식각 공정 중에 발생하는 반응 이온들은 상기 중공 공간으로 방출되는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서, 상기 (c) 단계에서,상기 제2 결정질 실리콘 기판의 결정성 습식 식각 이전에 상기 제2 결정질 실리콘 기판의 상부에 산화막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서,상기 마이크로 수직 구조체는 상기 절연층 패턴에 의하여 상기 제1 결정질 실리콘 기판에 고정되는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
- 제 1항에 있어서,상기 절연층 패턴을 제거하여 상기 마이크로 수직 구조체가 공중에 부양되도록 하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 수직 구조체의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080066015A KR101001666B1 (ko) | 2008-07-08 | 2008-07-08 | 마이크로 수직 구조체의 제조 방법 |
| US12/417,114 US7745308B2 (en) | 2008-07-08 | 2009-04-02 | Method of fabricating micro-vertical structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080066015A KR101001666B1 (ko) | 2008-07-08 | 2008-07-08 | 마이크로 수직 구조체의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100005908A KR20100005908A (ko) | 2010-01-18 |
| KR101001666B1 true KR101001666B1 (ko) | 2010-12-15 |
Family
ID=41505519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080066015A KR101001666B1 (ko) | 2008-07-08 | 2008-07-08 | 마이크로 수직 구조체의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7745308B2 (ko) |
| KR (1) | KR101001666B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001666B1 (ko) * | 2008-07-08 | 2010-12-15 | 광주과학기술원 | 마이크로 수직 구조체의 제조 방법 |
| US8343789B2 (en) * | 2010-08-17 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microstructure device with an improved anchor |
| US9446938B2 (en) | 2013-05-09 | 2016-09-20 | Denso Corporation | SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method |
| US10896824B2 (en) | 2018-12-14 | 2021-01-19 | Tokyo Electron Limited | Roughness reduction methods for materials using illuminated etch solutions |
| WO2020123518A2 (en) * | 2018-12-14 | 2020-06-18 | Tokyo Electron Limited | Processing systems and platforms for roughness reduction of materials using illuminated etch solutions |
| CN111453694B (zh) * | 2020-03-06 | 2023-07-21 | 深迪半导体(绍兴)有限公司 | Mems器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527816B1 (ko) | 2003-01-17 | 2005-11-15 | 고등기술연구원연구조합 | 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316796B1 (en) * | 1995-05-24 | 2001-11-13 | Lucas Novasensor | Single crystal silicon sensor with high aspect ratio and curvilinear structures |
| US6084257A (en) * | 1995-05-24 | 2000-07-04 | Lucas Novasensor | Single crystal silicon sensor with high aspect ratio and curvilinear structures |
| KR100300002B1 (ko) | 1998-04-01 | 2001-11-22 | 조동일 | (111)단결정실리콘을이용한마이크로머시닝제조방법 |
| US20020071169A1 (en) * | 2000-02-01 | 2002-06-13 | Bowers John Edward | Micro-electro-mechanical-system (MEMS) mirror device |
| US6988408B2 (en) * | 2000-07-13 | 2006-01-24 | Dong-Il Cho | Surface/bulk micromachined single-crystalline silicon micro-gyroscope |
| KR100332360B1 (ko) * | 2000-07-13 | 2002-04-12 | 조동일 | 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계 |
| US6773942B2 (en) * | 2000-11-17 | 2004-08-10 | Xiang Zheng Tu | Method for making optical switch array |
| US6946314B2 (en) * | 2001-01-02 | 2005-09-20 | The Charles Stark Draper Laboratory, Inc. | Method for microfabricating structures using silicon-on-insulator material |
| US20020195417A1 (en) | 2001-04-20 | 2002-12-26 | Steinberg Dan A. | Wet and dry etching process on <110> silicon and resulting structures |
| US20040065638A1 (en) * | 2002-10-07 | 2004-04-08 | Bishnu Gogoi | Method of forming a sensor for detecting motion |
| US6939473B2 (en) * | 2003-10-20 | 2005-09-06 | Invensense Inc. | Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging |
| US7247246B2 (en) * | 2003-10-20 | 2007-07-24 | Atmel Corporation | Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity |
| US7458263B2 (en) * | 2003-10-20 | 2008-12-02 | Invensense Inc. | Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging |
| US6892575B2 (en) * | 2003-10-20 | 2005-05-17 | Invensense Inc. | X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging |
| US7104129B2 (en) * | 2004-02-02 | 2006-09-12 | Invensense Inc. | Vertically integrated MEMS structure with electronics in a hermetically sealed cavity |
| US20050172717A1 (en) * | 2004-02-06 | 2005-08-11 | General Electric Company | Micromechanical device with thinned cantilever structure and related methods |
| US7238621B2 (en) * | 2005-05-17 | 2007-07-03 | The Board Of Trustees Of The Leland Stanford Junior University | Integrated optical MEMS devices |
| US7621183B2 (en) * | 2005-11-18 | 2009-11-24 | Invensense Inc. | X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging |
| US7741686B2 (en) * | 2006-07-20 | 2010-06-22 | The Board Of Trustees Of The Leland Stanford Junior University | Trench isolated capacitive micromachined ultrasonic transducer arrays with a supporting frame |
| JP5171016B2 (ja) * | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| KR101001666B1 (ko) * | 2008-07-08 | 2010-12-15 | 광주과학기술원 | 마이크로 수직 구조체의 제조 방법 |
-
2008
- 2008-07-08 KR KR1020080066015A patent/KR101001666B1/ko not_active IP Right Cessation
-
2009
- 2009-04-02 US US12/417,114 patent/US7745308B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527816B1 (ko) | 2003-01-17 | 2005-11-15 | 고등기술연구원연구조합 | 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100009514A1 (en) | 2010-01-14 |
| KR20100005908A (ko) | 2010-01-18 |
| US7745308B2 (en) | 2010-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
| KR101001666B1 (ko) | 마이크로 수직 구조체의 제조 방법 | |
| US7629263B2 (en) | Semiconductor sensor production method and semiconductor sensor | |
| KR100290852B1 (ko) | 에칭 방법 | |
| EP2019081B1 (en) | Boron doped shell for MEMS device | |
| US20150091140A1 (en) | Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof | |
| EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
| JP2008030189A (ja) | Ｍｅｍｓデバイスに関するシリコン−オン−金属 | |
| JP2007015101A (ja) | 隠れヒンジｍｅｍｓデバイス | |
| JP2008284651A (ja) | メンブレン構造体の製造方法 | |
| KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
| TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
| US8926848B2 (en) | Through hole forming method | |
| CN102120561B (zh) | 形成晶圆穿通孔的方法 | |
| US20140374885A1 (en) | Narrow gap device with parallel releasing structure | |
| US11192782B1 (en) | Method for preparing silicon wafer with rough surface and silicon wafer | |
| US20170057816A1 (en) | Mems device and fabrication method thereof | |
| CN109573937B (zh) | 半导体器件及其形成方法 | |
| KR20110042069A (ko) | 균일성을 개선한 마이크로 포스트 및 그 제조 방법 | |
| US7465601B2 (en) | Method of forming suspended structure | |
| KR101361610B1 (ko) | 습식 식각을 이용한 수직 구조물 제작 방법 | |
| WO2022047978A1 (zh) | 一种具有粗糙表面的硅片的制备方法以及硅片 | |
| KR100613604B1 (ko) | Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법 | |
| KR101386004B1 (ko) | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
| CN117865058A (zh) | 微机电器件硅通孔结构的制备方法、及微机电器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |