TWI606007B - 採用複合基材的微機電元件以及其製作方法 - Google Patents

Description

採用複合基材的微機電元件以及其製作方法

本發明是關於一種微機電元件，且特別是關於一種採用複合基材的微機電元件。

微機電加工技術通常用來製作具懸浮或可動結構的各式微傳感器，如壓力感測器或微掃描面鏡等。常見的設計如利用一矽晶片製作上層的懸浮或可動結構，結合另一片晶片做基底，以提供該元件的電性或機械支撐、運動空間及電性絕緣等特性。而矽-玻璃結構(Silicon on glass)是將矽與玻璃相接合的技術，矽-玻璃結構可製作出容許微元件運動空間並同時提供較佳的絕緣性以及較低的寄生電容，因此非常適合用於製作微感測器或致動器，例如：美國專利號US5446616及“RF MEMS Switch with Wafer Level Package Utilizing Frit Glass Bonding”(Fujii)都是採用矽-玻璃結構的技術。然而於玻璃底材上製作出可動矽結構的方法是有缺陷的。

請參閱圖1A至圖1B，圖1A至圖1B所繪示為矽-玻璃結構100的示意圖。常見的矽-玻璃結構100包括了一玻璃底材110與一矽底材120，且兩者相互接合，其中玻璃底材110具有一凹槽111以提供微元件可運動之空間。一般來說，矽-玻璃結構100的製作是採用乾式電漿蝕刻來製作上層矽底材120的結構，而在製作的過程中，開口較大的區域會因為負載效應(Loading Effect)而蝕刻速度較快，會比開口較小的區域還早蝕穿，例如：以不同寬度的開口比較，當寬度差異到達 1.5倍以上時，在相同的蝕刻條件下即會產生明顯的蝕刻深度差異。而為使矽底材120上的結構能夠蝕刻完全而分離懸浮，因此需持續進行電漿蝕刻將小開口區域完全蝕穿。在此過程中已蝕穿區域的電漿氣體會與下層的玻璃底材110接觸，有部分的離子會殘留在玻璃底材110上，玻璃底材110無法有效的將帶電荷之離子引導至矽-玻璃結構100外，離子在玻璃底材110上堆積、碰撞便會產生反濺的現象，因此矽結構的底部會被電漿氣體侵蝕，導致元件失效。而玻璃底材的另一缺點為材質較脆弱，容易因後續製程或組裝步驟中的外力而產生缺角(chipping)或受損等現象。

而在先前技術中，也有多個解決方案被提出，但這些解決方案卻無法完全的克服上述矽-玻璃結構的缺陷。以下列舉部分前案進行說明：美國專利號US7067344B1所提出的解決方案在玻璃底材與矽底材的接合處形成一導電層，該導電層可將帶電荷之離子導引至結構外，因此電漿氣體不會產生堆積反濺，可避免矽底材底部被侵蝕。但為了外接電位，導電層通常需局部形成於玻璃底材與矽底材的接合介面處且具有一定厚度，導致玻璃底材與矽底材間的接合面積減少，而接合強度降低。另外，該導電層通常為一金屬層，在蝕刻過程中該金屬層曝露於蝕刻電漿離子中，導致金屬離子汙染蝕刻腔體的問題。

中國專利號CN100435272C所提出的解決方案是接合前先於矽底材底部先蝕刻一凹槽並形成一底部保護層，接合後進行蝕刻而產生溝槽，被蝕穿之前在表面上形成一保護層，再將覆蓋於未蝕穿結構溝槽底面的保護層移除，便可在蝕刻穿孔的側壁上形成側壁保護層再繼續蝕刻，如此一來電漿氣體反濺時即可利用預先形成的底部及側壁保護層避免矽底材底部遭到侵蝕。但是，側壁保護層無法完全覆蓋結構的側壁，因此結構靠近底部的側壁仍會受到反濺電漿的侵蝕，且底部保護層的存在反而會使結構在蝕穿時產生嚴重的底切(Footing)現 象。另外，若蝕刻穿孔的深寬比較高，欲移除覆蓋於未蝕穿結構溝槽底面的保護層而僅留下側壁保護層，在實務上難以實施。

綜上所述，前案所提出解決方案均未能有效克服矽-玻璃結構製作時的缺陷。因此，如何克服矽-玻璃結構製作時的缺陷，便是值得本領域具有通常知識者去思量地。

為了解決上述之問題，本發明的目的在於提供一種微機電元件。可有效解決習知技術中矽-玻璃結構實施困難、效果不佳或高成本等缺點。

基於上述目的與其他目的，本發明提供一種於複合基材上製作微機電元件的方法，包括以下步驟：A10：提供第一玻璃底材及一第一矽底材，並將第一玻璃底材與該第一矽底材接合，形成一複合基材；A20：提供一第二矽底材；A30：該第二矽底材與該複合基材之第一玻璃底材接合；及A40：於第二矽底材上以非等向性蝕刻方式形成複數個懸浮結構；其中，該第一玻璃底材具有複數個穿孔，各該懸浮結構位置對應於該穿孔上方。

在上述之於複合基材上製作微機電元件的方法，其中，步驟A20中該第二矽底材具有一複數個預先定義之結構，其中，至少有部分預先定義之結構位置對應於各該穿孔上方。。

在上述之於複合基材上製作微機電元件的方法，其中，第二矽底材為一矽絕緣晶圓，第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及下部矽層間的一氧化層。其中，A30步驟中該第二矽底材是透過該上部矽層與該玻璃底材接合，並在接合後移除該下部矽層及該氧化層。

在上述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材的厚度為10微米至10毫米。

在上述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材的該複數個穿孔是在與該第一矽底材接合後，以蝕刻方式所形成。

基於上述目的與其他目的，本發明還提供另一種複合基材上製作微機電元件的方法，包括以下步驟：A10：提供一第一玻璃底材及一第一矽底材，並將該第一玻璃底材與該第一矽底材接合，形成一複合基材；A20：提供一第二矽底材；A30：該第二矽底材與該複合基材之第一玻璃底材接合；A40：於第二矽底材上以非等向性蝕刻方式形成複數個懸浮結構；及A50：提供一第二玻璃底材，並將該第二玻璃底材與該第二矽底材接合；其中，該第一玻璃底材具有複數個穿孔，各該懸浮結構位置對應於該穿孔上方。

在上述之於複合基材上製作微機電元件的方法，其中，步驟A20中該第二矽底材具有一複數個預先定義之結構，其中，至少有部分預先定義之結構位置對應於各該穿孔上方。

在上述之於複合基材上製作微機電元件的方法，其中，第二矽底材為一矽絕緣晶圓，第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及下部矽層間的一氧化層。其中，A30步驟中該第二矽底材是透過該上部矽層與該玻璃底材接合，並在接合後移除該下部矽層及該氧化層。

在上述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材的厚度為10微米至10毫米。

在上述之於複合基材上製作微機電元件的方法，其中，第一玻璃底材上的該複數個穿孔是在與該第一矽底材接合後，以蝕刻方式所形成。

在上述之於複合基材上製作微機電元件的方法，其中，步驟A10、步驟A30及步驟A50是以陽極接合方法進行接合。

在上述之於複合基材上製作微機電元件的方法，其中，第二玻璃底材具有複數個凹槽，各該凹槽位置對應於各該懸浮結構。

在上述之於複合基材上製作微機電元件的方法，其中，該懸浮結構為一光學掃描面鏡。

在上述之於複合基材上製作微機電元件的方法，其中，還包含在該第二玻璃底材上形成至少一抗反射層。

基於上述目的與其他目的，本發明還提供另一種複合基材上製作微機電元件的方法，包括以下步驟：A10：提供第一矽底材，並在第一矽底材上形成厚度為10微米至10毫米的一高分子材料層，形成一複合基材；A20：於複合基材之高分子材料層上形成複數個穿孔；A30：提供一第二矽底材；A40：第二矽底材與複合基材之高分子材料層接合；及A50：於對應各穿孔上方之第二矽底材上以非等向性蝕刻方式形成懸浮結構。

在上述之於複合基材上製作微機電元件的方法，其中，該高分子材料層包含光阻、苯丙環丁烯(Benzocyclobutene,BCB)、聚乙烯胺(polyimide)或聚二甲基矽氧烷(Polydimethlsiloxane,PDMS)。

在上述之於複合基材上製作微機電元件的方法，其中，步驟A30中該第二矽底材具有複數個預先定義之結構，其中，至少有部分預先定義之結構位置對應於各該穿孔上方。

在上述之於複合基材上製作微機電元件的方法，其中，第二矽底材為一矽絕緣晶圓，第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及下部矽層間的氧化層。且A40步驟中該第二矽底材是透過上部矽層與玻璃底材接合，並在接合後移除下部矽層及氧化層。

100‧‧‧矽-玻璃結構

110‧‧‧玻璃底材

111、321‧‧‧凹槽

120‧‧‧矽底材

200‧‧‧微機電元件

210‧‧‧第一矽底材

220‧‧‧第一玻璃底材

320‧‧‧第二玻璃底材

221、621‧‧‧穿孔

230、430、530‧‧‧第二矽底材

231‧‧‧懸浮結構

241、242‧‧‧開口寬度

250‧‧‧複合基材

330‧‧‧抗反射層

431‧‧‧上部矽層

432‧‧‧氧化層

433‧‧‧下部矽層

531‧‧‧凹槽結構

532‧‧‧二氧化矽結構

533‧‧‧光阻結構

620‧‧‧高分子材料層

圖1A至圖1B所繪示為矽-玻璃結構製作過程的示意圖。

圖2A至圖2F所繪示為第一實施例之步驟示意圖。

圖3A至圖3B所繪示為第二實施例之示意圖。

圖4A至圖4E所繪示為第三實施例之示意圖。

圖5A至圖5F所繪示為第四實施例之示意圖。

圖6A至圖6G所繪示為第五實施例之示意圖。

圖7A至圖7D所繪示為第六實施例之示意圖。

圖8A與圖8B為矽-玻璃結構的電子顯微鏡照片。

請參閱圖2A至圖2F，圖2A至圖2F所繪示為第一實施例之步驟示意圖。本發明提出一種於複合基材250上製作微機電元件200的方法。該方法包括以下步驟：首先，提供一第一矽底材210與一第一玻璃底材220(如圖2A所繪示)，第一玻璃底材220的厚度介於10微米(um)至10毫米(mm)之間。接下來，將第一矽底材210與第一玻璃底材220相接合(如圖2B所繪示)，在本實施例中是採 用陽極接合法將第一矽底材210與第一玻璃底材220接合，形成一複合基材250。之後，在第一玻璃底材220上形成複數個穿孔221(圖2C僅繪示一穿孔)，穿孔221是經由蝕刻方法而形成。再來，提供一第二矽底材230(如圖2D所繪示)。之後，將第二矽底材230對準穿孔221並與第一玻璃底材220接合(如圖2E所繪示)。第二矽底材230與第一玻璃底材220接合之後，便可在第二矽底材230上形成複數個懸浮結構231(圖2F僅繪示一懸浮結構)，懸浮結構231是對應形成於穿孔221之上方，且是由非等向性蝕刻方式所形成，而在本實施例中是採用乾式電漿蝕刻來製作懸浮結構231，該穿孔221可提供該懸浮結構231一垂直方向運動空間。至此，便完成了採用複合基材250的微機電元件200製作。由於懸浮結構231具有不同的開口寬度(如圖2F所繪示)，如開口寬度241較另一開口寬度242大，在實作應用中兩開口寬度可能相差1.5倍以上。由於負載效應造成在蝕刻過程中開口寬度241會先被蝕穿，在後續蝕穿開口寬度242的過程中，先通過開口寬度241的蝕刻電漿離子會與第一矽底材210反應，將不會造成反濺而侵蝕懸浮結構231底部。

本發明所提出之於複合基材上製作微機電元件的方法，是一種結合矽-玻璃複合基材的製造方法，可取代習知採用玻璃基材的方法。且藉由第一矽底材210與蝕刻氣體(或電漿)相互反應，而不會累積帶電荷之離子，因此在蝕刻的過程中蝕刻氣體(或電漿)不會產生反濺的現象，懸浮結構底部不會因侵蝕而損壞。

請參閱圖3A至圖3B，圖3A至圖3B所繪示為第二實施例之示意圖。於上述實施例中，第一玻璃底材220是與第一矽底材210接合之後才形成複數個穿孔221。本實施例則是在第一玻璃底材220與第一矽底材210接合之前，先在第一玻璃底材220上形成複數個穿孔221，再將第一玻璃底材220與第一矽底材210接合，以形成複合基材250。接下來的步驟與圖2D至圖2F所繪示相同，在此不再贅述。

請參閱圖4A至圖4E，圖4A至圖4E所繪示為第三實施例。本實施例與第一實施例相似，其差別在於，本實施例之第二矽底材430在本實施例中為一矽絕緣晶圓(silicon-on-insulator wafer,SOI wafer)，第二矽底材430包括一上部矽層431、一下部矽層433及一介於上部矽層431與下部矽層433間的氧化層432。第二矽底材430是藉由該上部矽層431與第一玻璃底材220進行接合。在接合完成之後移除下部矽層433及氧化層432(如圖4D所示)，接下來的步驟與圖2E至圖2F所繪示相同，在此不再贅述。利用此種製程方法所製造的微機電元件400，可以獲得較精確定義的微機電元件厚度。

請參閱圖5A至圖5F，圖5A至圖5F所繪示為第四實施例。本實施例之第二矽底材530與第一玻璃底材220接合前已預先形成複數個凹槽結構531。第二矽底材530與第一玻璃底材220接合後(如圖5B所繪示)進行圖案化程序，在第二矽底材530上分別定義複數個二氧化矽結構532及光阻結構533作為後續蝕刻製程之遮罩(如圖5C所繪示)，其中部份二氧化矽結構532位置對應於各凹槽結構531。後續如圖5D所示，進行第一次的電漿離子蝕刻，以蝕穿未被二氧化矽結構532或光阻結構533保護之區域。接下來，如圖5E所示，移除光阻結構533後進行第二次的電漿離子蝕刻，此時有二氧化矽結構532保護的區域將不被蝕刻，而原先光阻結構533定義之區域則被蝕刻至一定深度。最後去除二氧化矽結構532即可形成如圖5F所示具有不同矽結構厚度的微機電元件500，可應用於如垂直式梳狀致動器(vertical comb actuactor)或慣性感測器(inertial sensor)等。

請參閱圖6A至圖6G，圖6A至圖6G所繪示為第五實施例。本實施例與第一實施例相似(圖6A至圖6E)，其差別在於，本實施例於利用乾式蝕刻方式製作出懸浮結構231後，再提供一第二玻璃底材320並與該第二矽底材230接合以形成一晶圓級封裝結構(如圖6F所示)。該晶圓級封裝結構可提供該懸浮結構231一隔絕外界環境或污染的封裝保護，且能於封裝體內部形成真空狀態以利元件操 作。該懸浮結構231可為一微機電光學掃描面鏡，該第二玻璃底材320為透明材質可允許掃描光線穿透。為有效降低當光線通過第二玻璃底材320時，因光線被吸收而造成的光強度損失，通常亦會在第二玻璃底材320的至少一側鍍上一抗反射層330(如圖6G所示)。而為提供該光學掃描面鏡一垂直方向運動空間，該第二玻璃底材320於對應位置處具有一凹槽321。

請參閱圖7A至圖7D，圖7A至圖7D所繪示為第六實施例之步驟示意圖。於上述實施例中，複合基材250是藉由接合第一矽底材210與第一玻璃底材220而形成。於本實施例中則選用如光阻、苯丙環丁烯(Benzocyclobutene,BCB)、聚乙烯胺(polyimide)或聚二甲基矽氧烷(Polydimethlsiloxane,PDMS)等高分子材料層620來代替該第一玻璃底材220，由於該高分子材料層620的厚度亦可達到10微米~10毫米，因此可提供足夠的運動空間及良好的電性絕緣。高分子材料層620的形成方法包含氣相沉積、旋轉塗佈及貼合等。如圖7B所繪示，於該高分子材料層620形成複數個穿孔621(圖7B中只繪示一個穿孔621)，形成穿孔621的方法例如為黃光微影或蝕刻等方式，相較於玻璃利用濕式蝕刻方法，以黃光微影製程定義該穿孔621不僅步驟簡單且能獲得較佳的穿孔側壁垂直度，例如該穿孔側壁垂直度可大於80度，能進一步降低蝕刻時因玻璃穿孔邊緣造成的離子反濺。以下如圖7C所繪示，提供一第二矽底材230，並與該高分子層620利用高分子接合技術進行接合。之後的步驟與圖2F所繪示相同，在此不再贅述。

本發明所提出於複合基材250上製作微機電元件200的方法，可於矽-玻璃底材上製作出高深寬比的矽結構，具有極佳的絕緣性與較低的寄生電容，且改善矽底材底部在蝕刻過程中容易受到蝕刻氣體(或電漿)侵蝕的缺點，解決了習知技術在製作矽-玻璃結構時的所遇到問題，以下列舉說明：相較於美國專利號US7067344B1所揭露的技術特徵，本發明之微機電元件100不需要額外形成一層導電層，第一玻璃底材220或高分子材料層620間的接觸 面積不會被導電層占據，因此第二矽底材230與第一玻璃底材220或高分子材料層620之間可有較大的接觸面積，因此可保有較佳的接合強度。且由於沒有導電層，因此可避免在蝕刻過程中產生金屬離子汙染蝕刻腔體的問題。

相較於中國專利號CN100435272C所揭露的技術特徵，本發明不需要在蝕刻過程中於第二矽底材230上形成保護層，可避免第二矽底材230於蝕刻過程中出現底切的現象。且過程中不需要移除保護層的步驟，可應用於較高深寬比(例如深寬比大於10)結構的製作上，在實務上實施的成果也非常良好。

請參閱圖8A與圖8B，圖8A所示為習知技術利用矽-玻璃結構製作之微機電元件的顯微影像，圖8B則為採用本發明之微機電元件顯微影像。請先參閱圖8A，從圖8A中可以明顯看出，由於蝕刻氣體(或電漿)與玻璃底材接觸之後產生反濺，矽底材上便產生大量的毛邊，且矽底材底部明顯具有許多不規則的形狀，如此矽底材已嚴重受損，所製成的微機電元件也無法使用。

而在圖8B中，可清楚看到矽底材邊緣只有輕微毛邊，相較於圖8A平整許多，而這些毛邊只要再透過氫氧化鉀(KOH)或混酸(HNA)蝕刻便可清除，使矽底材邊緣平整化。

綜上所述，本發明相較於習知技術具有以下優點：

1.蝕刻過程中可避免因蝕刻氣體(或電漿)反濺而侵蝕矽底材底部。

2.相較於習知的玻璃基材，以矽為基底的複合底材具有較佳的強度。

3.玻璃底材或高分子層製程簡易且厚度較厚，可有效降低寄生電容。

本發明說明如上，然其並非用以限定本創作所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡本領域具有通常知識者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本創作所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。

200‧‧‧微機電元件

230‧‧‧第二矽底材

231‧‧‧懸浮結構

250‧‧‧複合基材

241、242‧‧‧開口寬度

221‧‧‧穿孔

Claims (18)

1. 一種於複合基材上製作微機電元件的方法，包括以下步驟：A10：提供一第一玻璃底材及一第一矽底材，並將該第一玻璃底材與該第一矽底材接合，形成一複合基材，且該第一玻璃底材具有複數個穿孔；A20：提供一第二矽底材；A30：該第二矽底材與該複合基材之該第一玻璃底材接合；及A40：於第二矽底材上以非等向性蝕刻方式形成複數個懸浮結構；其中，各該懸浮結構位置對應於該穿孔上方，並且步驟A40是在步驟A10之後。
2. 如申請專利範圍第1項所述之於複合基材上製作微機電元件的方法，其中，步驟A20中該第二矽底材具有複數個預先定義之結構，且至少有部分該預先定義之結構位置對應於各該穿孔上方。
3. 如申請專利範圍第1項所述之於複合基材上製作微機電元件的方法，其中，該第二矽底材為一矽絕緣晶圓，該第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及該下部矽層間的氧化層，且A30步驟中該第二矽底材是透過該上部矽層與該第一玻璃底材接合，並在接合後移除該下部矽層及該氧化層。
4. 如申請專利範圍第1項所述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材的厚度為10微米至10毫米。
5. 如申請專利範圍第1項所述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材上的該複數個穿孔是在與該第一矽底材接合後，以蝕刻方式所形成。
6. 一種於複合基材上製作微機電元件的方法，包括以下步驟：A10：提供一第一玻璃底材及一第一矽底材，並將該第一玻璃底材與該第一矽底材接合，形成一複合基材，且該第一玻璃底材具有複數個穿孔；A20：提供一第二矽底材；A30：該第二矽底材與該複合基材之玻璃底材接合；A40：於第二矽底材上以非等向性蝕刻方式形成複數個懸浮結構；及A50：提供一第二玻璃底材，並將該第二玻璃底材與該第二矽底材接合；其中，各該懸浮結構位置對應於該穿孔上方，並且步驟A40是在步驟A10之後。
7. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，步驟A20中該第二矽底材具有複數個預先定義之結構，且至少有部分該預先定義之結構位置對應於各該穿孔上方。
8. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，該第二矽底材為一矽絕緣晶圓，該第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及該下部矽層間的氧化層，且A30步驟中該第二矽底材是透過該上部矽層與該第一玻璃底材接合，並在接合後移除該下部矽層及該氧化層。
9. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材的厚度為10微米至10毫米。
10. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，該第一玻璃底材上的該複數個穿孔是在與該第一矽底材接合後，以蝕刻方式所形成。
11. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，步驟A10、步驟A30及步驟A50是以陽極接合方法進行接合。
12. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，該第二玻璃底材具有複數個凹槽，各該凹槽位置對應於各該懸浮結構。
13. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，該懸浮結構為一光學掃描面鏡。
14. 如申請專利範圍第6項所述之於複合基材上製作微機電元件的方法，其中，還包含在該第二玻璃底材上形成至少一抗反射層。
15. 一種於複合基材上製作微機電元件的方法，包括以下步驟：A10：提供第一矽底材，並在第一矽底材上形成厚度為10微米至10毫米的一高分子材料層，形成一複合基材；A20：於該複合基材之高分子材料層上形成複數個穿孔； A30：提供一第二矽底材；A40：該第二矽底材與該複合基材之高分子材料層接合；及A50：於對應各該穿孔上方之該第二矽底材上以非等向性蝕刻方式形成懸浮結構。
16. 如申請專利範圍第15項所述之於複合基材上製作微機電元件的方法，其中，該高分子材料層包含光阻、苯丙環丁烯(Benzocyclobutene,BCB)、聚乙烯胺(polyimide)或聚二甲基矽氧烷(Polydimethlsiloxane,PDMS)。
17. 如申請專利範圍第15項所述之於複合基材上製作微機電元件的方法，其中，步驟A30中該第二矽底材具有複數個預先定義之結構，且至少有部分預先定義之結構位置對應於各該穿孔上方。
18. 如申請專利範圍第15項所述之於複合基材上製作微機電元件的方法，其中，該第二矽底材為一矽絕緣晶圓，該第二矽底材還包括一上部矽層、一下部矽層及一介於該上部矽層及該下部矽層間的氧化層，且A40步驟中該第二矽底材是透過該上部矽層與該高分子材料層接合，並在接合後移除該下部矽層及該氧化層。