JP2007033355A - 半導体センサの製造方法及び半導体センサ - Google Patents
半導体センサの製造方法及び半導体センサ Download PDFInfo
- Publication number
- JP2007033355A JP2007033355A JP2005220006A JP2005220006A JP2007033355A JP 2007033355 A JP2007033355 A JP 2007033355A JP 2005220006 A JP2005220006 A JP 2005220006A JP 2005220006 A JP2005220006 A JP 2005220006A JP 2007033355 A JP2007033355 A JP 2007033355A
- Authority
- JP
- Japan
- Prior art keywords
- etching mask
- surface side
- mask layer
- region
- support portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
- G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
- G01P2015/0842—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass the mass being of clover leaf shape
Abstract
【課題】半導体センサの製造プロセスにおける残渣物をなくし、半導体センサの裏面に取り付ける台座の接合を良好にして歩留まりを向上させる。
【解決手段】表面側半導体層８、裏面側半導体層９及び埋込み酸化膜１０を備えたＳＯＩ基板の支持部形成領域２のうち、重錘部形成領域４側の枠状の領域２ａを除いた領域の裏面側半導体層９上に第１エッチングマスク層１２を形成する（ａ）。第１エッチングマスク層１２を含んで裏面側半導体層９上に重錘部形成領域４及び支持部形成領域２を画定するための第２エッチングマスク層１４を形成し、ＳＯＩ基板の裏面側からエッチングを行なう（ｂ）。第２エッチングマスク層１４を除去した後、第１エッチングマスク層１２をマスクにして重錘部形成領域４の裏面側半導体層９の一部をエッチングする（ｃ）。第１エッチングマスク層１２をウェットエッチング処理により除去する（ｄ）。
【選択図】図１
【解決手段】表面側半導体層８、裏面側半導体層９及び埋込み酸化膜１０を備えたＳＯＩ基板の支持部形成領域２のうち、重錘部形成領域４側の枠状の領域２ａを除いた領域の裏面側半導体層９上に第１エッチングマスク層１２を形成する（ａ）。第１エッチングマスク層１２を含んで裏面側半導体層９上に重錘部形成領域４及び支持部形成領域２を画定するための第２エッチングマスク層１４を形成し、ＳＯＩ基板の裏面側からエッチングを行なう（ｂ）。第２エッチングマスク層１４を除去した後、第１エッチングマスク層１２をマスクにして重錘部形成領域４の裏面側半導体層９の一部をエッチングする（ｃ）。第１エッチングマスク層１２をウェットエッチング処理により除去する（ｄ）。
【選択図】図１
Description
本発明は、半導体加速度センサや半導体角速度センサなどピエゾ抵抗体を用いた半導体センサに関するものである。
半導体センサは、例えば走行中の自動車に加わる進行方向又は横方向の加速度の測定やビデオカメラの手ぶれ測定などに用いられる。
半導体センサは、例えば走行中の自動車に加わる進行方向又は横方向の加速度の測定やビデオカメラの手ぶれ測定などに用いられる。
従来から知られているピエゾ抵抗式の半導体加速度センサとして、複数方向それぞれの加速度に感度を有する半導体多軸加速度センサが提案されている（例えば、特許文献１参照。）
図４は従来の半導体センサの一例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。（Ｂ）において、２は支持部形成領域、４は重錘部形成領域、６は梁部形成領域、７は基板が厚み方向に除去されている開口部領域であり、８はＳＯＩ基板の表面側シリコン層、９はＳＯＩ基板の裏面側シリコン層、１０は表面側シリコン層８と裏面側シリコン層９の間に形成された埋込み酸化膜である。なお、便宜上、（Ａ）ではパッシベーション膜の図示を省略して、配線パターン２３とピエゾ抵抗体２４を図示し、（Ｂ）では配線パターンの図示を省略している。
この半導体センサは、加速度に応じて変位する重錘部２０と、重錘部２０の周囲に開口領域７を隔てて設けられた枠状の支持部１８を備えている。重錘部２０と支持部１８の間に、一端が重錘部２０に接続され、他端が支持部１８に接続されている梁部２２が形成されている。
支持部１８は、ＳＯＩ基板を構成する表面側シリコン層８、裏面側シリコン層９及び埋込み酸化膜１０と、表面側シリコン層８上に形成された層間絶縁膜２６と、層間絶縁膜２６上に形成されたパッシベーション膜２７によって形成されている。支持部形成領域２の層間絶縁膜２６上に配線パターン２４及び電極パッド２５が形成されている。パッシベーション膜２７は電極パッド２５が形成されている領域が開口しており、電極パッド２５はこの半導体センサの表面側に露出している。
重錘部２０は支持部１８と同一の、ＳＯＩ基板を構成する表面側シリコン層８、裏面側シリコン層９、埋込み酸化膜１０、層間絶縁膜２６、及びパッシベーション膜２７により形成されている。
重錘部２０の裏面側シリコン層９は支持部１８の裏面側シリコン層９に比べて厚みが薄くなっている。台座１６は支持部１８の裏面側シリコン層９の裏面に陽極接合により接合されている。重錘部２０と台座１６の間には隙間が設けられており、重錘部２０の移動範囲が確保されている。
梁部２２は支持部１８及び重錘部２０を構成する表面側シリコン層８と同一の表面側シリコン層８、層間絶縁膜２６及びパッシベーション膜２７により形成されている。梁部２２の表面側シリコン層８に半導体製造技術と同じ拡散法によりピエゾ抵抗体２４が形成されている。梁部形成領域６の層間絶縁膜２６上に形成された配線パターン２３は層間絶縁膜２６に形成されたスルーホール（図示は省略）を介してピエゾ抵抗体２４に電気的に接続されている。
この半導体センサにおいて、ＳＯＩ基板の厚み方向をＺ軸方向、Ｚ軸方向に直交する平面における支持部１８の１辺に沿った方向をＸ軸方向、その平面でＸ軸方向と直交する方向をＹ軸方向とすれば、重錘部２０はＸ軸方向に形成された１対の梁部２２と、Ｙ軸方向に形成された１対の梁部２２を介して支持部１８に支持されている。Ｘ軸方向に形成されている１対の梁部２２に２つずつ形成された合計４つのピエゾ抵抗体２４は、Ｘ軸方向の変位を検出するためのブリッジ回路を構成するように配線パターン２３によって電気的に接続されている。また、Ｙ軸方向に形成された１対の梁部２２に４つずつ形成されている合計８つのピエゾ抵抗体２２は、Ｙ軸方向及びＺ軸方向の変位を検出するための２組のブリッジ回路を構成するように配線パターン２３によって電気的に接続されている。
上記の構成により、半導体センサにＸ軸方向、Ｙ軸方向又はＺ軸方向の成分を含む外力（加速度）が作用すると、慣性によって重錘部２０が支持部に対して変位して梁部２２が撓み、梁部２２に形成されているピエゾ抵抗体２４の抵抗値が変化する。そして、ピエゾ抵抗体２４の抵抗値の変化を検出することにより、半導体センサに作用したＸ軸方向、Ｙ軸方向及びＺ軸方向への加速度をそれぞれ検出することができる。
図５は図４に示した従来の半導体センサの製造方法を説明するための工程断面図であり、以下の説明（ａ）〜（ｆ）は図面の（ａ）〜（ｆ）に対応している。図５では、ピエゾ抵抗体や金属配線パターン、パッシベーション膜等の図示は省略している。
（ａ）ＳＯＩ基板の裏面側シリコン層９上全面に、プラズマＣＶＤ法によりシリコン酸化膜を形成する。写真製版技術及びエッチング技術を用いてシリコン酸化膜を選択的に除去し、支持部形成領域２上にシリコン酸化膜からなる第１エッチングマスク層１２を形成する。
（ｂ）第１エッチングマスク層１２上、及び重錘部形成領域４の裏面側シリコン層９上に、写真製版技術を用いて第２エッチングマスク層１４を形成する。第２エッチングマスク層１４をマスクにしてＳＯＩ基板の裏面側からドライエッチング処理を行なう。このドライエッチング処理は、支持部形成領域２及び重錘部形成領域４以外の領域の埋込み酸化膜１０がＳＯＩ基板の裏面に完全に露出するまで行なう。
（ｃ）第２エッチングマスク層１４を除去する。第１エッチングマスク層１２をマスクにして、ＳＯＩ基板の裏面側から重錘部形成領域４の裏面側シリコン層９の一部をエッチング除去して裏面側シリコン層９の厚みを薄くする。
（ｄ）バッファードフッ酸溶液を用いて第１エッチングマスク層１２を除去する。このとき、支持部形成領域２と重錘部形成領域４以外の領域において、ＳＯＩ基板の裏面側に露出した埋込み酸化膜１０が同時に除去される。
（ｅ）ＳＯＩ基板の表面側シリコン層８上に、支持部形成領域２、重錘部形成領域４及び梁部形成領域６を除く開口部領域７に開口部をもつ第３エッチングマスク層（図示は省略）を写真製版技術により形成し、第３エッチングマスク層をマスクにしてドライエッチング処理を行なって表面側シリコン層８を選択的に除去する。これにより、支持部１８、重錘部２０、梁部２２が形成される。ドライエッチング処理が終了した後、第３エッチングマスク層を酸素プラズマアッシングにより除去する。
（ｆ）支持部形成領域２の裏面側シリコン層９の裏面に、陽極接合を用いてガラス基板からなる台座１６を接合する。
上記工程（ｃ）において、重錘部形成領域２の裏面側シリコン層９はエッチングされているので、台座１６として使用するガラス基板には予め凹部を形成しておかなくても重錘部２０と台座１６の間に所定の間隔を形成することができ、台座１６として平板状のガラス基板を用いることができる。
特開２００５−４９１３０号公報
上記工程（ｃ）において、重錘部形成領域２の裏面側シリコン層９はエッチングされているので、台座１６として使用するガラス基板には予め凹部を形成しておかなくても重錘部２０と台座１６の間に所定の間隔を形成することができ、台座１６として平板状のガラス基板を用いることができる。
図５を参照して説明した製造方法では、例えば図６に示すように、上記工程（ｂ）及び（ｃ）のドライエッチング処理において、支持部形成領域２の裏面側シリコン層９の角部９ａがエッチングされてしまい、裏面側シリコン層９と第１エッチングマスク層１２との間に隙間が形成されることがあった。このような状態で上記工程（ｄ）のウェットエッチング処理を行なうと、裏面側シリコン層９の角部９ａに気泡が付着してしまい、第１エッチングマスク層１２を完全に除去できないでエッチング残渣として支持部形成領域２の裏面側シリコン層９の裏面に第１エッチングマスク層１２の一部分が残ってしまうことがあった。エッチング残渣が残ると、支持部１８の裏面が平坦ではなくなるため、台座１６を安定して接合することができず、歩留まりが低下するという問題があった。
ウェットエッチング処理の代わりにドライエッチング処理にて第１エッチングマスク層１２を除去するようにしてもよいが、ＳＯＩ基板の埋込み酸化膜１０は支持部の裏面から深い位置に形成されているので、ＳＯＩ基板の裏面側に露出した埋込み酸化膜１０と第１エッチングマスク層１２を同時に除去することはできない。
また、第１エッチングマスク層１２と第２エッチングマスク層１４の寸法を全く同一にすると（図５（ｂ）を参照）、例えば、写真製版工程で位置合わせずれが生じて第２エッチングマスク層１４が第１エッチングマスク層１２上にずれて形成された場合に、第２エッチングマスク層１４を除去した後の状態は、図７に示すように、第１エッチングマスク層１２が支持部形成領域２の裏面側シリコン層９よりも突出した状態となり、この状態でウェットエッチング処理を行なうと、第１エッチングマスク層１２の突出した部分に気泡が付着して第１エッチングマスク１２が完全に除去されず、支持部１８の裏面に残渣物が残るという問題があった。その結果、台座１６を安定して接合することができず、歩留まりが低下していた。
そこで本発明は、半導体センサの裏面に取り付ける台座の接合を良好にして歩留まりを向上させることを目的としている。
本発明にかかる半導体センサの製造方法は、重錘部の周囲に設けられた支持部と、重錘部を支持するために支持部の一表面側に設けられた梁部と、梁部に形成された複数のピエゾ抵抗体を備えた半導体センサの製造方法であって、表面側半導体層と、裏面側半導体層と、上記表面側半導体層と上記裏面側半導体層との間に形成された埋込み酸化膜とを備えたＳＯＩ基板を用い、以下の工程（Ａ）〜（Ｅ）を含むことを特徴とするものである。
（Ａ）支持部形成領域の重錘部形成領域側の枠状の領域を除いて上記支持部形成領域の上記裏面側半導体層上に第１エッチングマスク層を形成する工程、
（Ｂ）上記第１エッチングマスク層の形成領域を含んで上記裏面側半導体層上に上記重錘部形成領域及び上記支持部形成領域を画定するための第２エッチングマスク層を形成する工程、
（Ｃ）上記第２エッチングマスク層をマスクにして上記ＳＯＩ基板の裏面側からエッチングを行ない、梁部形成領域を含み、上記重錘部形成領域及び上記支持部形成領域を除く領域の上記裏面側半導体層を選択的に除去する工程、
（Ｄ）上記第２エッチングマスク層を除去した後、上記第１エッチングマスク層をマスクにして上記ＳＯＩ基板の裏面側からエッチングを行ない、上記重錘部形成領域の上記裏面側半導体層の厚みを上記支持部形成領域の上記裏面側半導体層の厚みよりも薄くする工程、
（Ｅ）上記第１エッチングマスク層をウェットエッチング処理により除去する工程。
（Ａ）支持部形成領域の重錘部形成領域側の枠状の領域を除いて上記支持部形成領域の上記裏面側半導体層上に第１エッチングマスク層を形成する工程、
（Ｂ）上記第１エッチングマスク層の形成領域を含んで上記裏面側半導体層上に上記重錘部形成領域及び上記支持部形成領域を画定するための第２エッチングマスク層を形成する工程、
（Ｃ）上記第２エッチングマスク層をマスクにして上記ＳＯＩ基板の裏面側からエッチングを行ない、梁部形成領域を含み、上記重錘部形成領域及び上記支持部形成領域を除く領域の上記裏面側半導体層を選択的に除去する工程、
（Ｄ）上記第２エッチングマスク層を除去した後、上記第１エッチングマスク層をマスクにして上記ＳＯＩ基板の裏面側からエッチングを行ない、上記重錘部形成領域の上記裏面側半導体層の厚みを上記支持部形成領域の上記裏面側半導体層の厚みよりも薄くする工程、
（Ｅ）上記第１エッチングマスク層をウェットエッチング処理により除去する工程。
上述のように、本発明の製造方法においては、上記工程（Ａ）で重錘部形成領域の裏面側半導体層を選択的にエッチングして支持部形成領域の裏面側半導体層の厚みよりも薄くするための第１エッチングマスク層を、支持部形成領域の重錘部形成領域側の枠状の領域を除いて上記支持部形成領域の上記裏面側半導体層上に形成するようにしたので、第１エッチングマスク層の重錘部形成領域側の端部は、上記工程（Ｂ）で形成される、支持部形成領域を覆う第２エッチングマスク層よりも後退した状態、すなわち、第１エッチングマスク層の上記端部が第２エッチングマスク層で覆われた状態になる。したがって、上記工程（Ｃ）で第２エッチングマスク層をマスクにして裏面側半導体層を選択的に除去した後、第２エッチングマスク層を除去すると、第１エッチングマスク層が形成されていない、支持部形成領域の重錘部形成領域側の枠状の領域（支持部形成領域の裏面側半導体層の角部）において裏面側半導体層の表面が露出している状態になる。この状態で、上記工程（Ｄ）で第１エッチングマスク層をマスクにして裏面側半導体層に対してエッチング処理を行なうので、支持部形成領域の裏面側半導体層の角部が重錘部形成領域の裏面側半導体層の裏面と同時にエッチングされてテーパ状となる。これにより、上記工程（Ｅ）のウェットエッチング処理の際に気泡が支持部形成領域の裏面側半導体層の角部に付着するのを防止することができる。
また、上記工程（Ａ）でシリコン酸化膜によって上記第１エッチングマスク層を形成し、上記工程（Ｅ）でＳＯＩ基板の裏面側に露出した埋込み酸化膜を第１エッチングマスク層と同時に除去するようにするのが好ましい。
また、本発明の製造方法は、工程（Ｅ）の後に、さらに以下の工程（Ｆ）〜（Ｈ）を含むようにしてもよい。
（Ｆ）上記支持部形成領域の上記裏面側半導体層の裏面に平板状ガラスを接合する工程、
（Ｇ）上記表面側半導体層上に上記重錘部形成領域、上記梁部形成領域及び上記支持部形成領域を覆う第３エッチングマスク層を形成する工程、
（Ｈ）上記第３エッチングマスク層をマスクにして上記ＳＯＩ基板の表面側からエッチングを行なって上記重錘部、上記梁部及び上記支持部を形成する工程。
（Ｆ）上記支持部形成領域の上記裏面側半導体層の裏面に平板状ガラスを接合する工程、
（Ｇ）上記表面側半導体層上に上記重錘部形成領域、上記梁部形成領域及び上記支持部形成領域を覆う第３エッチングマスク層を形成する工程、
（Ｈ）上記第３エッチングマスク層をマスクにして上記ＳＯＩ基板の表面側からエッチングを行なって上記重錘部、上記梁部及び上記支持部を形成する工程。
本発明の半導体センサは、重錘部の周囲に設けられた支持部と、上記重錘部を支持するために上記支持部の一表面側に設けられた梁部と、梁部に形成された複数のピエゾ抵抗体を備えた半導体センサであって、本発明の製造方法によって製造されており、上記支持部の一部分を構成する上記裏面側半導体層の上記重錘部側の角部分がテーパ状に形成されていることを特徴とするものである。
本発明の半導体センサは、本発明にかかる製造方法により製造されているため、支持部裏面の角部がテーパ状になっている。
本発明の半導体センサは、本発明にかかる製造方法により製造されているため、支持部裏面の角部がテーパ状になっている。
本発明の製造方法では、ＳＯＩ基板の支持部形成領域の裏面側半導体層上に支持部形成領域の重錘部形成領域側の枠状の領域を除いて第１エッチングマスク層を形成し（工程（Ａ））、第１エッチングマスク層の形成領域を含んで裏面側半導体層上に重錘部形成領域及び支持部形成領域を画定するための第２エッチングマスク層を形成してＳＯＩ基板の裏面側からエッチングを行ない、重錘部形成領域と支持部形成領域以外の領域の裏面側半導体層を選択的に除去し（工程（Ｂ）、（Ｃ））、第２エッチングマスク層を除去した後、第１エッチングマスク層をマスクにして重錘部形成領域の裏面側半導体層の一部をエッチングする（工程（Ｄ））ようにしたので、上記工程（Ｄ）で第２エッチングマスク層を除去した後では、第１エッチングマスク層が支持部形成領域の重錘部形成領域側の端部よりも後退して形成されている状態となり、工程（Ｄ）で支持部形成領域の裏面側半導体層の重錘部形成領域側の角部が重錘部形成領域の裏面側半導体層と同時にエッチングされてテーパ状となる。これにより、ウェットエッチング時に支持部形成領域の裏面側半導体層の重錘部形成領域側の角部に気泡が付着しなくなる。その結果、ウェットエッチング処理にて第１エッチングマスク層を完全に除去することができるので、台座を安定して接合することができ、歩留まりを向上させることができる。
また、第２エッチングマスク層を第１エッチングマスク層と全く同一の領域に形成する必要がないので、第２エッチングマスク層を形成するための写真製版工程において、位置合わせずれのマージンを大きくとることができ、写真製版のやり直し回数を減らすことができる。
また、第２エッチングマスク層を第１エッチングマスク層と全く同一の領域に形成する必要がないので、第２エッチングマスク層を形成するための写真製版工程において、位置合わせずれのマージンを大きくとることができ、写真製版のやり直し回数を減らすことができる。
本発明の製造方法において、上記工程（Ａ）でシリコン酸化膜によって第１エッチングマスク層を形成し、上記工程（Ｅ）で、ＳＯＩ基板の裏面側に露出した埋込み酸化膜を第１エッチングマスク層と同時に除去するようにすれば、梁部形成領域などの裏面に必要のない埋込み酸化膜を除去するための専用の工程を省略することができる。
ここで、気泡がＳＯＩ基板に溜まっている状態でウェットエッチングを行なうと、例えば梁部の裏面に埋込み酸化膜が残渣として残ってしまうことがある。梁部の裏面に残渣物が残ると、残り方によっては梁部の撓み方に影響を与えてしまい、結果として半導体センサの感度を低下させてしまうことになる。しかし、本発明の製造方法では、第１エッチングマスク層を除去する段階で、支持部形成領域の裏面側半導体層の角部がエッチングされてテーパ状となっているので、ＳＯＩ基板から気泡を完全に除去することができ、裏面側に露出している埋込み酸化膜を完全に除去することができので、エッチング残渣によって半導体センサの感度が低下するという不具合を解決することができる。
ここで、気泡がＳＯＩ基板に溜まっている状態でウェットエッチングを行なうと、例えば梁部の裏面に埋込み酸化膜が残渣として残ってしまうことがある。梁部の裏面に残渣物が残ると、残り方によっては梁部の撓み方に影響を与えてしまい、結果として半導体センサの感度を低下させてしまうことになる。しかし、本発明の製造方法では、第１エッチングマスク層を除去する段階で、支持部形成領域の裏面側半導体層の角部がエッチングされてテーパ状となっているので、ＳＯＩ基板から気泡を完全に除去することができ、裏面側に露出している埋込み酸化膜を完全に除去することができので、エッチング残渣によって半導体センサの感度が低下するという不具合を解決することができる。
また、上記製造方法において、第１エッチングマスク層を除去した後に、支持部形成領域の裏面側半導体層の裏面に平板状ガラスを接合し、ＳＯＩ基板表面側の重錘部形成領域上、梁部形成領域上及び支持部形成領域上に第３エッチングマスク層を配置してＳＯＩ基板の表面側からドライエッチング処理を行なうようにすれば、裏面側半導体層がエッチングされて脆弱となったＳＯＩ基板を平板状ガラスで強化した状態でドライエッチング処理を行なうことができるので、エッチングによる破損を防止しながら、重錘部、梁部及び支持部を形成することができる。
本発明の半導体センサは、本発明の製造方法で形成されているので、支持部裏面にエッチング残渣物がなく、支持部の裏面に台座が安定して接合されている。
以下に、図面を参照しながら本発明の好適な実施形態を説明する。
図１は半導体センサの製造方法の一実施例を説明するための工程断面図である。また、図２は半導体センサの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。
図１及び図２において、２は支持部形成領域、４は重錘部形成領域、６は梁部形成領域、７はＳＯＩ基板が厚み方向に除去されている開口部領域である。８はＳＯＩ基板の表面側シリコン層（表面側半導体層）、９はＳＯＩ基板の裏面側シリコン層（裏面側半導体層）、１０は表面側シリコン層８と裏面側シリコン層９の間に形成された埋込み酸化膜である。なお、図１では、ピエゾ抵抗体や金属配線パターン、パッシベーション膜等の図示は省略している。また、図２（Ａ）では、パッシベーション膜２６の図示は省略し、配線パターン２３及び表面側シリコン層８に形成されているピエゾ抵抗体２４を図示している。
図１は半導体センサの製造方法の一実施例を説明するための工程断面図である。また、図２は半導体センサの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。
図１及び図２において、２は支持部形成領域、４は重錘部形成領域、６は梁部形成領域、７はＳＯＩ基板が厚み方向に除去されている開口部領域である。８はＳＯＩ基板の表面側シリコン層（表面側半導体層）、９はＳＯＩ基板の裏面側シリコン層（裏面側半導体層）、１０は表面側シリコン層８と裏面側シリコン層９の間に形成された埋込み酸化膜である。なお、図１では、ピエゾ抵抗体や金属配線パターン、パッシベーション膜等の図示は省略している。また、図２（Ａ）では、パッシベーション膜２６の図示は省略し、配線パターン２３及び表面側シリコン層８に形成されているピエゾ抵抗体２４を図示している。
最初に、図２を用いて半導体センサの一実施例を説明する。
この実施例の半導体センサは、この半導体センサに生じた加速度に応じて変位する重錘部２０を備えている。重錘部２０の周囲に開口部領域７を隔てて支持部１８が形成されている。支持部１８と重錘部２０の間に梁部２２が形成されている。梁部２２には複数のピエゾ抵抗体２４が形成されており、梁部２２の変形によってピエゾ抵抗体２４の抵抗値が変化するようになっている。支持部１８の裏面には平板状のガラス基板からなる台座１６が接合されている。
支持部１８、重錘部２０及び梁部２２は一枚のＳＯＩ基板が加工されて形成されたものであり、支持部１８、重錘部２０及び梁部２２は同一ＳＯＩ基板を構成する表面側シリコン層８によって連結されている。
この実施例の半導体センサは、この半導体センサに生じた加速度に応じて変位する重錘部２０を備えている。重錘部２０の周囲に開口部領域７を隔てて支持部１８が形成されている。支持部１８と重錘部２０の間に梁部２２が形成されている。梁部２２には複数のピエゾ抵抗体２４が形成されており、梁部２２の変形によってピエゾ抵抗体２４の抵抗値が変化するようになっている。支持部１８の裏面には平板状のガラス基板からなる台座１６が接合されている。
支持部１８、重錘部２０及び梁部２２は一枚のＳＯＩ基板が加工されて形成されたものであり、支持部１８、重錘部２０及び梁部２２は同一ＳＯＩ基板を構成する表面側シリコン層８によって連結されている。
支持部１８は、ＳＯＩ基板を構成する表面側シリコン層８、裏面側シリコン層９及び埋込み酸化膜１０と、表面側シリコン層８上に形成された層間絶縁膜２６、層間絶縁膜２６上に形成された配線パターン２４及び電極パッド２５、配線パターン２４及び電極パッド２５上に形成されたパッシベーション膜２７により形成されている。層間絶縁膜２６及びパッシベーション膜２７は電極パッド２５が形成されている領域が開口しており、電極パッド２５はこの半導体センサの表面側に露出している。
重錘部２０は支持部１８と同一の、ＳＯＩ基板を構成する表面側シリコン層８、裏面側シリコン層９、埋込み酸化膜１０、層間絶縁膜２６、及びパッシベーション膜２７により形成されている。
重錘部２０の裏面側シリコン層９は支持部１８の裏面側シリコン層９に比べて厚みが薄くなっている。また、支持部１８の裏面側シリコン層９の角部９ａはテーパ状になっている。台座１６は支持部１８の裏面側シリコン層９の裏面に陽極接合により接合されている。重錘部２０と台座１６の間には隙間が設けられており、重錘部２０の移動範囲が確保されている。
梁部２２は支持部１８及び重錘部２０を構成する表面側シリコン層８と同一の表面側シリコン層８、層間絶縁膜２６及びパッシベーション膜２７により形成されている。梁部２２の表面側シリコン層８に半導体製造技術と同じ拡散法によりピエゾ抵抗体２４が形成されている。梁部形成領域６の層間絶縁膜２６上に形成された配線パターン２３は層間絶縁膜２６に形成されたスルーホール（図示は省略）を介してピエゾ抵抗体２４に電気的に接続されている。
次に、図１を参照しながら図２に示した半導体センサの製造方法を説明する。以下の説明（ａ）〜（ｆ）は図面の（ａ）〜（ｆ）に対応している。なお、図１（ａ）〜（ｆ）は図２（Ａ）におけるＡ−Ａ位置での断面図である。
工程（ａ）以前の工程として、梁部形成領域６の表面側シリコン層８に、半導体製造技術による拡散法を用いてピエゾ抵抗体を形成する。表面側シリコン層８上に層間絶縁膜を形成し、層間絶縁膜上に配線パターン及び電極パッドを形成する。さらに、配線パターン及び電極パッドを含む層間絶縁膜上にパッシベーション膜を形成する。
（ａ）パッシベーション膜上にＰＢＯ（ポリベンゾオキサゾール）膜を形成し、さらにその上にシリコン酸化膜を形成する。図１では両膜の図示を省略している。ＰＢＯ膜及びその上のシリコン酸化膜は、フッ酸などの薬液に対する保護膜、ピエゾ抵抗体側面の傷に対する保護膜、かつウェハの補強用の膜として機能する膜である。裏面側シリコン層９上全面に、プラズマＣＶＤ法によりシリコン酸化膜を形成する。写真製版技術を用いてシリコン酸化膜を選択的に除去し、支持部形成領域２のうち重錘部形成領域４側の枠状の領域２ａを除いた領域（支持部形成領域２よりも狭い領域）に第１エッチングマスク層１２を形成する。第１エッチングマスク層１２の形成領域としては、例えば支持部形成領域２の重錘部形成領域４側の端部から３μｍだけ後退した領域である。
（ｂ）第１エッチングマスク層１２を含む支持部形成領域２の裏面側シリコン層９上、及び重錘部形成領域４の裏面側シリコン層９上に、写真製版技術を用いてレジストマスクからなる第２エッチングマスク層１４を形成する。第２エッチングマスク層１４をマスクにしてＳＯＩ基板の裏面側からドライエッチング処理を行なう。このドライエッチング処理は、表面側シリコン層８と裏面側シリコン層９の間に形成されている埋込み酸化膜１０をエッチングストッパー層として用い、支持部形成領域２及び重錘部形成領域４以外の領域の埋込み酸化膜１０が完全にＳＯＩ基板の裏面に露出するまで行なう。
上記ドライエッチング処理では、エッチング装置として、例えばＩＣＰ（Inductive Coupled Plasma：誘導結合プラズマ）型ドライエッチング装置を用いることができる。
上記ドライエッチング装置を用いる場合には、ＳＯＩ基板を裏面がプラズマ室に向くように配置し、ＳＦ6（六フッ化硫黄）と酸素を４５０ｃｃと４５ｃｃの割合で混合した反応ガスを反応室に流入させ、反応室内の圧力を９０ｍＴｏｒｒ（ミリトル）に維持し、プラズマ発生用コイルに２７００Ｗの高周波電力を９秒間印加して、除去すべきシリコンとプラズマ内に残存するラジカルや反応ガスイオンとの間に物理化学的反応を起こさせて、シリコンを除去する。
次に、ＳＦ6の流入を停止させ、反応室内にＣ4Ｆ8（パーフルオロシクロブタン）を２００ｃｃ流入させ、反応室内の圧力を３０ｍＴｏｒｒに維持する。プラズマ発生用コイルに２２００Ｗの高周波電極を３秒間印加して、シリコン除去工程で発生した反応生成物を除去する。
このドライエッチング装置では、上述した９秒間のシリコン除去工程と３秒間の反応生成物除去工程が繰返し行なわれ、所定の領域の裏面側シリコン層９が異方的にエッチングされる。
上記ドライエッチング装置を用いる場合には、ＳＯＩ基板を裏面がプラズマ室に向くように配置し、ＳＦ6（六フッ化硫黄）と酸素を４５０ｃｃと４５ｃｃの割合で混合した反応ガスを反応室に流入させ、反応室内の圧力を９０ｍＴｏｒｒ（ミリトル）に維持し、プラズマ発生用コイルに２７００Ｗの高周波電力を９秒間印加して、除去すべきシリコンとプラズマ内に残存するラジカルや反応ガスイオンとの間に物理化学的反応を起こさせて、シリコンを除去する。
次に、ＳＦ6の流入を停止させ、反応室内にＣ4Ｆ8（パーフルオロシクロブタン）を２００ｃｃ流入させ、反応室内の圧力を３０ｍＴｏｒｒに維持する。プラズマ発生用コイルに２２００Ｗの高周波電極を３秒間印加して、シリコン除去工程で発生した反応生成物を除去する。
このドライエッチング装置では、上述した９秒間のシリコン除去工程と３秒間の反応生成物除去工程が繰返し行なわれ、所定の領域の裏面側シリコン層９が異方的にエッチングされる。
（ｃ）第２エッチングマスク層１４を除去する。第１エッチングマスク層１２をマスクにして、ＳＯＩ基板の裏面側から重錘部形成領域４の裏面側シリコン層９の一部をエッチングする。このとき、支持部形成領域２のうち重錘部形成領域４側の枠状の領域２ａの裏面側シリコン層９は第１エッチングマスク層１２で覆われていないので、エッチングされて角部９ａがテーパ状となる。重錘部形成領域４の裏面側シリコン層９のエッチング量は、形成される重錘部とＳＯＩ基板裏面に接合される台座との隙間の寸法に応じて設定する。
ここでのエッチング処理は、上記工程（ｂ）で例示した誘導結合プラズマ型ドライエッチング装置を用いて同様に行なうことができる。また、上記のようなドライエッチングに限らず、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）などのアルカリ系溶液を用いた湿式のエッチング処理を行なってもよいし、ＲＩＥ（反応性イオンエッチング）などのドライエッチング処理を行なってもよい。
ここでのエッチング処理は、上記工程（ｂ）で例示した誘導結合プラズマ型ドライエッチング装置を用いて同様に行なうことができる。また、上記のようなドライエッチングに限らず、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）などのアルカリ系溶液を用いた湿式のエッチング処理を行なってもよいし、ＲＩＥ（反応性イオンエッチング）などのドライエッチング処理を行なってもよい。
（ｄ）バッファードフッ酸溶液を用いて第１エッチングマスク層１２を除去する。このとき、支持部形成領域２と重錘部形成領域４以外の領域において、ＳＯＩ基板の裏面側に露出した埋込み酸化膜１０を同時に除去する。
図示は省略されているが、ＳＯＩ基板表面側に保護膜としてＰＢＯ膜が形成されているので、ＳＯＩ基板表面側に形成されているメタル配線上のシリコン酸化膜はバッファードフッ酸溶液で侵食されることはない。
ここでのウェットエッチング処理では、支持部形成領域２の裏面側シリコン層９の角部９ｂがテーパ状となっているので気泡が付着しない。これにより、第１エッチングマスク層１２を完全に除去することができる。
その後、残渣物が残っていないことを顕微鏡等で確認する。
図示は省略されているが、ＳＯＩ基板表面側に保護膜としてＰＢＯ膜が形成されているので、ＳＯＩ基板表面側に形成されているメタル配線上のシリコン酸化膜はバッファードフッ酸溶液で侵食されることはない。
ここでのウェットエッチング処理では、支持部形成領域２の裏面側シリコン層９の角部９ｂがテーパ状となっているので気泡が付着しない。これにより、第１エッチングマスク層１２を完全に除去することができる。
その後、残渣物が残っていないことを顕微鏡等で確認する。
（ｅ）支持部形成領域２の裏面側シリコン層９の裏面に、陽極接合を用いてガラス基板からなる台座１６を接合する。これにより、裏面側から深堀りエッチングされて脆弱となっていたＳＯＩ基板の強度が高められる。
上記工程（ｃ）において、重錘部形成領域２の裏面側シリコン層９はエッチングされているので、台座１６として使用するガラス基板には予め凹部を形成しておく必要はなく、平板状のガラス基板を台座１６として用いることができる。このようなガラス基板として、例えばパイレックスガラス（登録商標）やテンパックスガラス（登録商標）など、陽極接合でＳＯＩ基板に接合することができるものであれば用いることができる。
この実施例では、台座１６としてパイレックスガラスを用いており、陽極接合時は、ＳＯＩ基板と台座１６とを重ね合わせ、例えば３２５℃に加熱した状態で、ＳＯＩ基板側を正極、台座１６側を負極として、例えば２５０Ｖの直流電圧をこれらの基板間に印加することで、ＳＯＩ基板の支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合している。陽極接合時の温度は、陽極接合後、ＳＯＩ基板を常温に戻したときのＳＯＩ基板の変形量が最少となる温度領域である３２５℃程度が好ましい。
ＳＯＩ基板の裏面に台座１６を陽極接合した後、ブラシスクラブで台座１６表面を水洗して陽極接合時に付着したナトリウム化合物を除去する。
上記工程（ｃ）において、重錘部形成領域２の裏面側シリコン層９はエッチングされているので、台座１６として使用するガラス基板には予め凹部を形成しておく必要はなく、平板状のガラス基板を台座１６として用いることができる。このようなガラス基板として、例えばパイレックスガラス（登録商標）やテンパックスガラス（登録商標）など、陽極接合でＳＯＩ基板に接合することができるものであれば用いることができる。
この実施例では、台座１６としてパイレックスガラスを用いており、陽極接合時は、ＳＯＩ基板と台座１６とを重ね合わせ、例えば３２５℃に加熱した状態で、ＳＯＩ基板側を正極、台座１６側を負極として、例えば２５０Ｖの直流電圧をこれらの基板間に印加することで、ＳＯＩ基板の支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合している。陽極接合時の温度は、陽極接合後、ＳＯＩ基板を常温に戻したときのＳＯＩ基板の変形量が最少となる温度領域である３２５℃程度が好ましい。
ＳＯＩ基板の裏面に台座１６を陽極接合した後、ブラシスクラブで台座１６表面を水洗して陽極接合時に付着したナトリウム化合物を除去する。
（ｆ）酸素プラズマアッシングによりＳＯＩ基板の表面側に形成されていたＰＢＯ膜（図示は省略）を除去した後、ＳＯＩ基板の表面側シリコン層８上に、支持部形成領域２、重錘部形成領域４及び梁部形成領域６の境界間の領域７に開口部をもつ第３エッチングマスク層（図示は省略）を写真製版技術により形成し、第３エッチングマスク層をマスクにしてドライエッチング処理を行なう。これにより、支持部１８、重錘部２０、梁部２２が形成される。ドライエッチング処理が終了した後、第３エッチングマスク層は酸素プラズマアッシングにより除去する。
このドライエッチング処理では、第３エッチングマスク層の支持部形成領域２の表面側に形成されている電極パッド（図示は省略）に対応する領域に開口部を設けておき、領域７に対してエッチングを行なうのと同時に電極パッド上の層を選択的に除去して開口させ、支持部形成領域２の表面に電極パッドを露出させるようにしてもよい。
このドライエッチング処理では、第３エッチングマスク層の支持部形成領域２の表面側に形成されている電極パッド（図示は省略）に対応する領域に開口部を設けておき、領域７に対してエッチングを行なうのと同時に電極パッド上の層を選択的に除去して開口させ、支持部形成領域２の表面に電極パッドを露出させるようにしてもよい。
上記工程（ｆ）で静電チャック方式のドライエッチング装置を用いてドライエッチング処理を行なう場合には、ドライエッチング処理を行なう前に、台座１６の下面に、例えばアルミニウムからなる金属膜を形成しておくのが好ましい。静電チャック方式のドライエッチング装置では、ＳＯＩ基板下の台座１６を静電気力によってエッチングステージに固定するため、エッチング中に台座１６を構成するガラス基板に電荷が溜まり、エッチングが終了しても台座１６がエッチングステージから外れなくなることがある。そのため、台座１６の下面に金属膜を形成しておけば、台座１６から電荷が抜けやすくなるので、エッチング終了後、台座１６を容易にエッチングステージから取り外すことができる。
上記金属膜はスパッタ法や蒸着法を用いて形成することができる。金属膜の膜厚は、例えば０.１μｍ程度でよく、また、金属膜の材質はアルミニウム以外の導電性材料であってもよい。また、接合後のシリコン面が観察できるように例えばＩＴＯ（インジウム ティン（錫） オキサイド）膜などの導電性透明膜を成膜してもよい。導電性透明膜を成膜する場合には接合前にガラスに成膜しておいてもよい。
上記金属膜はスパッタ法や蒸着法を用いて形成することができる。金属膜の膜厚は、例えば０.１μｍ程度でよく、また、金属膜の材質はアルミニウム以外の導電性材料であってもよい。また、接合後のシリコン面が観察できるように例えばＩＴＯ（インジウム ティン（錫） オキサイド）膜などの導電性透明膜を成膜してもよい。導電性透明膜を成膜する場合には接合前にガラスに成膜しておいてもよい。
この実施例の製造方法においては、上記工程（ｄ）において、梁部形成領域６及び領域７の裏面側に露出した埋込み酸化膜１０を第１エッチングマスク層１２と同時に除去しているが、本発明はこれに限定されるものではなく、梁部形成領域６及び領域７の裏面側に露出した埋込み酸化膜１０と第１エッチングマスク層１２とを別々に除去してもよい。
また、この実施例では、上記工程（ｅ）で支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合してから、上記工程（ｆ）で領域７に対してドライエッチング処理を行なっているが、本発明はこれに限定されるものではなく、支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合する前に、領域７に対してドライエッチング処理を行なってもよい。ただし、支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合する前に、領域７に対してドライエッチング処理を行なうと、ＳＯＩ基板の強度が弱くなっているため、梁部形成領域６などが破損する危険性があるため、台座１６を接合した後にドライエッチング処理を行なう方が好ましい。
また、この実施例では、上記工程（ｅ）で支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合してから、上記工程（ｆ）で領域７に対してドライエッチング処理を行なっているが、本発明はこれに限定されるものではなく、支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合する前に、領域７に対してドライエッチング処理を行なってもよい。ただし、支持部形成領域２の裏面側シリコン層９の裏面に台座１６を接合する前に、領域７に対してドライエッチング処理を行なうと、ＳＯＩ基板の強度が弱くなっているため、梁部形成領域６などが破損する危険性があるため、台座１６を接合した後にドライエッチング処理を行なう方が好ましい。
本発明はこの実施例に限定されるものではなく、図２に示した構造をもつ半導体センサのほか、例えば図３に示すように、重錘部２０の形状が異なるものに対しても適用させることができる。また、配線パターン２３やピエゾ抵抗体２４、電極パッド２５の数や配置が異なるもの、またその他の各部位の寸法が異なるものに対しても適用することができる。
２ 支持部形成領域
２ａ 支持部形成領域の裏面側シリコン層の重錘部形成領域側の枠状の領域
４ 重錘部形成領域
６ 梁部形成領域
７ 各領域の境界間の領域
８ 表面側シリコン層
９ 裏面側シリコン層
９ａ 支持部形成領域の裏面側シリコン層角部
１０ 埋込み酸化膜
１２ 第１エッチングマスク層
１４ 第２エッチングマスク層
１６ 台座
１８ 支持部
２０ 重錘部
２２ 梁部
２３ 配線パターン
２４ ピエゾ抵抗体
２５ 電極パッド
２６ 層間絶縁膜
２７ パッシベーション膜
２ａ 支持部形成領域の裏面側シリコン層の重錘部形成領域側の枠状の領域
４ 重錘部形成領域
６ 梁部形成領域
７ 各領域の境界間の領域
８ 表面側シリコン層
９ 裏面側シリコン層
９ａ 支持部形成領域の裏面側シリコン層角部
１０ 埋込み酸化膜
１２ 第１エッチングマスク層
１４ 第２エッチングマスク層
１６ 台座
１８ 支持部
２０ 重錘部
２２ 梁部
２３ 配線パターン
２４ ピエゾ抵抗体
２５ 電極パッド
２６ 層間絶縁膜
２７ パッシベーション膜
Claims (4)
- 重錘部の周囲に設けられた支持部と、重錘部を支持するために支持部の一表面側に設けられた梁部と、梁部に形成された複数のピエゾ抵抗体を備えた半導体センサの製造方法において、
表面側半導体層と、裏面側半導体層と、前記表面側半導体層と前記裏面側半導体層との間に形成された埋込み酸化膜とを備えたＳＯＩ基板を用い、以下の工程（Ａ）〜（Ｅ）を含むことを特徴とする半導体センサの製造方法。
（Ａ）支持部形成領域の重錘部形成領域側の枠状の領域を除いて前記支持部形成領域の前記裏面側半導体層上に第１エッチングマスク層を形成する工程、
（Ｂ）前記第１エッチングマスク層の形成領域を含んで前記裏面側半導体層上に前記重錘部形成領域及び前記支持部形成領域を画定するための第２エッチングマスク層を形成する工程、
（Ｃ）前記第２エッチングマスク層をマスクにして前記ＳＯＩ基板の裏面側からエッチングを行ない、梁部形成領域を含み、前記重錘部形成領域及び前記支持部形成領域を除く領域の前記裏面側半導体層を選択的に除去する工程、
（Ｄ）前記第２エッチングマスク層を除去した後、前記第１エッチングマスク層をマスクにして前記裏面側半導体層に対して前記ＳＯＩ基板の裏面側からエッチングを行ない、前記重錘部形成領域の前記裏面側半導体層の厚みを前記支持部形成領域の前記裏面側半導体層の厚みよりも薄くする工程、
（Ｅ）前記第１エッチングマスク層をウェットエッチング処理により除去する工程。 - 前記工程（Ａ）でシリコン酸化膜によって前記第１エッチングマスク層を形成し、
前記工程（Ｅ）で、ＳＯＩ基板の裏面側に露出した前記埋込み酸化膜を前記第１エッチングマスク層と同時に除去する請求項１に記載の製造方法。 - 前記工程（Ｅ）の後に、さらに以下の工程（Ｆ）〜（Ｈ）を含む請求項１又は２に記載の製造方法。
（Ｆ）前記支持部形成領域の前記裏面側半導体層の裏面に平板状ガラスを接合する工程、
（Ｇ）前記表面側半導体層上に前記重錘部形成領域、前記梁部形成領域及び前記支持部形成領域を覆う第３エッチングマスク層を形成する工程、
（Ｈ）前記第３エッチングマスク層をマスクにして前記ＳＯＩ基板の表面側からエッチングを行なって前記重錘部、前記梁部及び前記支持部を形成する工程。 - 重錘部の周囲に設けられた支持部と、前記重錘部を支持するために前記支持部の一表面側に設けられた梁部と、梁部に形成された複数のピエゾ抵抗体を備えた半導体センサにおいて、
請求項１から３のいずれかに記載の製造方法によって製造されたものであって、前記支持部の一部分を構成する前記裏面側半導体層の前記重錘部側の角部分がテーパ状に形成されていることを特徴とする半導体センサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005220006A JP4688600B2 (ja) | 2005-07-29 | 2005-07-29 | 半導体センサの製造方法 |
| US11/489,134 US7629263B2 (en) | 2005-07-29 | 2006-07-18 | Semiconductor sensor production method and semiconductor sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005220006A JP4688600B2 (ja) | 2005-07-29 | 2005-07-29 | 半導体センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007033355A true JP2007033355A (ja) | 2007-02-08 |
| JP4688600B2 JP4688600B2 (ja) | 2011-05-25 |
Family
ID=37743036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005220006A Expired - Fee Related JP4688600B2 (ja) | 2005-07-29 | 2005-07-29 | 半導体センサの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7629263B2 (ja) |
| JP (1) | JP4688600B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838951B2 (en) | 2007-04-25 | 2010-11-23 | Ricoh Company, Ltd. | Semiconductor sensor and manufacturing method of the same |
| JP2012114392A (ja) * | 2009-12-10 | 2012-06-14 | Dainippon Printing Co Ltd | パターン配置方法並びにシリコンウェハ及び半導体デバイス |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070047726A1 (en) * | 2005-08-25 | 2007-03-01 | Cisco Technology, Inc. | System and method for providing contextual information to a called party |
| US20100116057A1 (en) * | 2007-05-17 | 2010-05-13 | Rohm Co., Ltd. | Mems sensor and method of manufacturing the same |
| JP5195102B2 (ja) * | 2008-07-11 | 2013-05-08 | 大日本印刷株式会社 | センサおよびその製造方法 |
| EP2275825A1 (en) * | 2009-07-10 | 2011-01-19 | Yamaha Corporation | Uniaxial acceleration sensor |
| US9571008B2 (en) | 2011-06-28 | 2017-02-14 | Hewlett-Packard Development Company, L.P. | Out-of plane travel restriction structures |
| JP6307866B2 (ja) | 2013-02-21 | 2018-04-11 | 株式会社リコー | 坪量検出装置及び坪量検出方法、並びに画像形成装置 |
| JP6641701B2 (ja) | 2014-03-14 | 2020-02-05 | 株式会社リコー | 雰囲気センサとその製造方法、及び印刷物の製造方法 |
| GB201814988D0 (en) * | 2018-09-14 | 2018-10-31 | Squarehead Tech As | Microphone Arrays |
| WO2020133352A1 (zh) * | 2018-12-29 | 2020-07-02 | 共达电声股份有限公司 | Mems声音传感器、mems麦克风及电子设备 |
| CN110574396B (zh) * | 2018-12-29 | 2020-12-22 | 共达电声股份有限公司 | Mems声音传感器、mems麦克风及电子设备 |
| EP4296221A1 (en) * | 2022-06-22 | 2023-12-27 | Infineon Technologies AG | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153626A (ja) * | 1995-11-30 | 1997-06-10 | Matsushita Electric Works Ltd | ３軸半導体加速度センサの製造方法 |
| JP2004085296A (ja) * | 2002-08-26 | 2004-03-18 | Matsushita Electric Works Ltd | 半導体加速度センサ |
| JP2005049130A (ja) * | 2003-07-30 | 2005-02-24 | Oki Electric Ind Co Ltd | 加速度センサ及び加速度センサの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458615B1 (en) * | 1999-09-30 | 2002-10-01 | Carnegie Mellon University | Method of fabricating micromachined structures and devices formed therefrom |
| FI119078B (fi) * | 2002-02-12 | 2008-07-15 | Nokia Corp | Kiihtyvyysanturi |
| JP2003270262A (ja) | 2002-03-18 | 2003-09-25 | Matsushita Electric Works Ltd | 半導体加速度センサ及びその製造方法 |
| JP2006519111A (ja) * | 2003-02-11 | 2006-08-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスおよびその製造方法 |
| US7337671B2 (en) * | 2005-06-03 | 2008-03-04 | Georgia Tech Research Corp. | Capacitive microaccelerometers and fabrication methods |
| JP4343965B2 (ja) * | 2007-02-15 | 2009-10-14 | Ｏｋｉセミコンダクタ株式会社 | 慣性センサ |
-
2005
- 2005-07-29 JP JP2005220006A patent/JP4688600B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-18 US US11/489,134 patent/US7629263B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153626A (ja) * | 1995-11-30 | 1997-06-10 | Matsushita Electric Works Ltd | ３軸半導体加速度センサの製造方法 |
| JP2004085296A (ja) * | 2002-08-26 | 2004-03-18 | Matsushita Electric Works Ltd | 半導体加速度センサ |
| JP2005049130A (ja) * | 2003-07-30 | 2005-02-24 | Oki Electric Ind Co Ltd | 加速度センサ及び加速度センサの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838951B2 (en) | 2007-04-25 | 2010-11-23 | Ricoh Company, Ltd. | Semiconductor sensor and manufacturing method of the same |
| JP2012114392A (ja) * | 2009-12-10 | 2012-06-14 | Dainippon Printing Co Ltd | パターン配置方法並びにシリコンウェハ及び半導体デバイス |
| US9046545B2 (en) | 2009-12-10 | 2015-06-02 | Dai Nippon Printing Co., Ltd. | Semiconductor device using a silicon wafer with a pattern arrangement |
| US9559090B2 (en) | 2009-12-10 | 2017-01-31 | Dai Nippon Printing Co., Ltd. | Silicon wafer with a plurality of chip patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4688600B2 (ja) | 2011-05-25 |
| US20070037310A1 (en) | 2007-02-15 |
| US7629263B2 (en) | 2009-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4688600B2 (ja) | 半導体センサの製造方法 | |
| JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
| TWI455168B (zh) | 製造帶電粒子束透鏡的方法 | |
| TWI634069B (zh) | 混合整合構件及其製造方法 | |
| US20080032501A1 (en) | Silicon on metal for mems devices | |
| KR20100005908A (ko) | 마이크로 수직 구조체의 제조 방법 | |
| TWI356038B (en) | Manufacturing method of microstructure for an inte | |
| US11150092B2 (en) | Sensor | |
| JP2009049113A (ja) | Ｓｏｉ基板、ｓｏｉ基板の製造方法及び、半導体加速度センサ | |
| KR101459977B1 (ko) | 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법 | |
| US9349644B2 (en) | Semiconductor device producing method | |
| TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
| JPH11274142A (ja) | エッチング深さ検知方法、この検知方法を利用した半導体デバイスの製造方法及びこの検知方法を利用した力学量センサの製造方法 | |
| US8926848B2 (en) | Through hole forming method | |
| JP2007187608A (ja) | 半導体力学量センサの製造方法 | |
| JP2010139313A (ja) | センサ装置の製造方法 | |
| JP2010067722A (ja) | 電子装置及びその電子装置に用いる構造体の製造方法 | |
| JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 | |
| JP2005181328A (ja) | Ｓｍｓウェハを用いたジャイロスコープの製造方法およびこの方法により製造されたジャイロスコープ | |
| WO2003015183A1 (fr) | Procede de fabrication d'une structure a couches minces | |
| JP4817287B2 (ja) | 力学量センサの製造方法 | |
| CN104053082A (zh) | 集成麦克风的结构和方法 | |
| JP3435647B2 (ja) | 振動型半導体センサの製造方法 | |
| JP2011245584A (ja) | Ｍｅｍｓ構造体 | |
| KR100452843B1 (ko) | 언더컷이 없는 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |