CN113948616A - 周期可控的纳米点阵的制备方法,及其图形衬底和应用 - Google Patents

周期可控的纳米点阵的制备方法,及其图形衬底和应用 Download PDF

Info

Publication number
CN113948616A
CN113948616A CN202010691349.XA CN202010691349A CN113948616A CN 113948616 A CN113948616 A CN 113948616A CN 202010691349 A CN202010691349 A CN 202010691349A CN 113948616 A CN113948616 A CN 113948616A
Authority
CN
China
Prior art keywords
isolation layer
oxide
nitride
pattern
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010691349.XA
Other languages
English (en)
Other versions
CN113948616B (zh
Inventor
贾海强
陈弘
唐先胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202010691349.XA priority Critical patent/CN113948616B/zh
Publication of CN113948616A publication Critical patent/CN113948616A/zh
Application granted granted Critical
Publication of CN113948616B publication Critical patent/CN113948616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种周期可控的纳米点阵的制备方法,还提供了其图形衬底和应用。本发明针对目前手段的缺点,针对制备纳米级图形化衬底,利用简单的工艺,制备得到周期可控的纳米级图形化衬底,减少制备成本。

Description

周期可控的纳米点阵的制备方法,及其图形衬底和应用
技术领域
本发明属于纳米技术领域,具体涉及一种周期可控的纳米点阵的制备方法,及其图形衬底和应用。
背景技术
目前硅材料可以实现大部分关键的光电功能器件,但与CMOS工艺兼容的商用硅基光电器件还没有实现,其核心问题在于Si的间接带隙物理特性对材料发光的限制。GeSi、GaAs低维结构有可能规避这一限制,然而自组装量子点由于成核位置不确定,尺寸大小不均匀,会导致发光峰的非均匀展宽,从而降低低维结构的光电性能。采用图形衬底生长低维结构,可以控制低维结构的成核位置和尺寸,但获得均匀低成本的图形衬底及在其上外延高质量的低维材料一直是研究的难点。
另一方面,随着以GaN(氮化镓)材料的突破为起点的第三代半导体材料的兴起,伴随着以GaN基微电子和光电子器件正在成为新的研究热点。但是由于氮化物外延材料与异质衬底存在晶格失配,造成外延层较高的位错密度,影响了器件性能。为了解决这个问题,通常采用图形衬底的方法,在衬底上制作图形的界面,通过控制侧向外延,外延薄膜的缺陷局限于图形所形成的细小面积之内,从而得到高质量的外延薄膜。
目前已经采取了很多种方法进行图形衬底的制备,但是很多方法局限于制备微米级图形衬底,而制备纳米级图形衬底的方法需要很高额精度以及很大的花费,成本较高,而且纳米图形的周期的变动也很难实现,且其尺度仍然相对较大。
发明内容
因此,本发明的目的在于克服现有技术中的缺陷,提供一种周期可控的纳米点阵的制备方法,及其图形衬底和应用。
在阐述本发明内容之前,定义本文中所使用的术语如下:
术语“ALD”是指:Atomiclayer Deposition,原子层沉积。
术语“CMP”是指:Chemical Mechanical Polishing,化学机械抛光。
术语“RIE”是指:Reaction Ionetching,反应离子刻蚀。
术语“PECVD”是指:Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学的气相沉积。
术语“ICP-CVD”是指:Inductive Coupled Plasma Chemical VaporDeposition,感应耦合等离子体-化学气相沉积。
术语“LPCVD”是指:Low Pressure Chemical Vapor Deposition,低压力化学气相沉积。
术语“DUV光刻”是指:深紫外光刻。
术语“EUV光刻”是指:极紫外光刻。
为实现上述目的,本发明的第一方面提供了一种周期可控的纳米点阵的制备方法,其特征在于,所述方法包括以下步骤:
(1)提供工艺制备所需的晶圆;
(2)在晶圆上沉积第一隔离层材料;
(3)将步骤(2)所得第一隔离层利用图形制备技术制备第一图形结构;
(4)沉积第二隔离层材料,包覆第一图形结构;
(5)沉积第三隔离层材料,填充沟槽并覆盖表面;
(6)对步骤(5)所得材料表面进行平坦化,得到平坦的表面并且露出第一、第二、第三隔离层相间排列的结构;
(7)在步骤(6)得到的平坦表面上沉积第四隔离层材料;
(8)将步骤(7)所得第四隔离层利用图形制备技术制备第二图形结构,所述第二图形结构与第一图形结构存在夹角,优选地,所述夹角为90°;
(9)沉积第五隔离层材料,包覆所述第二图形结构;
(10)沉积第六隔离层材料,覆盖表面并填充沟槽;
(11)对步骤(10)所得材料表面进行平坦化;得到平坦的表面并且露出第四、第五、第六隔离层相间排列的结构;
(12)利用刻蚀技术刻蚀去除步骤(4)与步骤(9)中沉积的第二隔离层与第五隔离层材料的交叉位置处材料,直至晶圆表面,得到所述纳米点阵图形;
优选地,所述第一隔离层、第三隔离层、第四隔离层、第六隔离层的材料一致;所述第二隔离层、第五隔离层的材料一致。
根据本发明第一方面的方法,其中,所述步骤(1)中所述的晶圆选自以下一种或多种:石英、玻璃、蓝宝石、硅衬底、镓砷衬底、铟磷衬底;优选的,所述晶圆为具有功能层的晶圆;和/或
所述隔离层的材料选自以下一种或多种:氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、多晶硅。
根据本发明第一方面的方法,其中,步骤(2)中所述第一隔离层材料厚度不小于步骤(4)中第二隔离层材料厚度的2倍;优选地,步骤(4)中所述第二隔离层厚度为1nm以上;和/或
步骤(7)中所述第四隔离层材料厚度不小于步骤(9)中第五隔离层材料厚度的2倍;优选地,步骤(9)中所述第五隔离层厚度为1nm以上。
根据本发明第一方面的方法,其中,步骤(3)中所述第一图形结构为条状图形,优选地,所述第一图形结构的条状图形间距不小于第二隔离层材料厚度的2倍;和/或
步骤(8)中所述第二图形结构为条状图形,优选地,所述第二图形结构的条状图形间距不小于第五隔离层材料厚度的2倍。
根据本发明第一方面的方法,其中,所述步骤步骤(2)、(4)、(5)、(7)、(9)、(10)中所述沉积方法为薄膜沉积技术,优选地,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射;和/或
所述步骤(3)或步骤(8)中所述图形制备技术选自以下一种或多种:光刻技术、电子束曝光技术、激光直写技术;优选地,所述光刻技术选自以下一种或多种:紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
根据本发明第一方面的方法,其中,步骤(3)或步骤(8)中所述所述平坦化步骤采用以下一种或多种技术:CMP技术、PSG技术、离子选择性轰击;
优选为CMP技术。
根据本发明第一方面的方法,其中,所述方法还包括以下步骤:
(13)利用步骤(12)中得到的结构做为掩膜,刻蚀晶圆;
(14)对材料表面进行工艺处理,去除隔离层材料,得到所述纳米点阵。
根据本发明第一方面的方法,其中,所述方法还包括以下步骤:
(13)利用薄膜沉积技术,沉积纳米点阵材料,所述纳米点阵材料与所述隔离层材料不同;
(14)对材料表面进行工艺处理,去除隔离层材料,得到纳米点阵材料的图形。
优选地,所述沉积方法为薄膜沉积技术;优选地,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射、电子束蒸发;和/或
所述纳米点阵材料选自以下一种或多种:氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、多晶硅、金、钴、铝、镍、钛,铂,钯、氮化钛、氮化钽、钨、多晶硅、硅、锗、镓砷、镓氮、铝氮、铟磷。
本发明的第二方面提供了一种具有纳米点阵的图形衬底,所述图形衬底按照第一方面所述的制备方法而制得。
本发明涉及一种具有纳米点阵图形衬底的制备方法,并且更具体的,涉及一种利用氧化物沉积技术进行具有纳米点阵图形衬底的制备方法。
本发明人提出一种利用薄膜沉积技术制备周期可控,尺度可调的纳米级图形衬底的技术,此方法相对于之前的方法,操作简单,成本较低。
本发明提供了一种利用氧化物沉积的方法制备周期可控的纳米级点阵的结构从下至上依次为:
晶圆;
纳米级图形化结构;
优选的,所述晶圆包含但不仅限于硅衬底,蓝宝石衬底等;
优选的,所述纳米级图形化结构尺寸不做具体要求,宽度至少为1nm,高度至少为1nm。
本发明提供了一种利用薄膜沉积技术制备周期可控的纳米点阵的方法,包含以下步骤:
提供工艺制备所需的晶圆材料;
利用薄膜沉积技术沉积第一隔离层材料;
将第一隔离层材料制备得到第一图形结构;
利用薄膜沉积技术沉积第二隔离层材料,包覆第一图形结构;
利用薄膜沉积技术沉积第三隔离层材料全覆盖材料表面并填充沟槽结构;
利用表面平坦化技术,得到平坦化的表面;
利用薄膜沉积技术在平坦化的表面沉积第四隔离层材料;
将第四隔离层材料上利用光刻技术或者其他图形制备技术,制备得到第二图形结构,其与第一图形结构成一定夹角;
利用薄膜沉积技术沉积第五隔离层材料,包覆第二图形结构;
利用薄膜沉积技术沉积第六隔离层材料全覆盖材料表面并填充沟槽;
利用表面平坦化技术,得到平坦化的表面;
利用刻蚀技术,去除第二隔离层与第五隔离层材料的交叉位置处的材料,直至晶圆表面,得到所述纳米点阵图形。
所述的晶圆材料包含所有类型衬底材料,包含但不仅限于蓝宝石,硅等。
所述在晶圆上沉积隔离层材料的薄膜沉积技术包含但不仅限于ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射等技术;
在晶圆上沉积隔离层材料,隔离层材料包含但不仅限于氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、多晶硅等材料;
在第一、第四隔离层上利用光刻技术或者其他图形制备技术,制备得到相关图形结构,其中光刻技术包含普通的紫外光刻、DUV光刻、EUV光刻、浸没式光刻等可操控的光刻技术;
在第一、第四隔离层上利用光刻技术或者其他图形制备技术,制备得到相关图形结构,其中其他制备图形制备技术包含但不仅限于电子束曝光技术、激光直写技术等可操控的图形制备技术;
利用薄膜沉积技术生长第二、第五隔离层材料,包覆图形结构,其隔离层材料厚度应该至少为1nm;
第一、第二图形结构成一定夹角,其夹角角度不限,优选为90°。
本发明的方法可以具有但不限于以下有益效果:
本发明针对目前手段的缺点,针对制备纳米级图形化衬底,利用简单的工艺,制备得到周期可控的纳米级图形化衬底,减少制备成本。
附图说明
以下,结合附图来详细说明本发明的实施方案,其中:
图1示出了本发明实施例的流程图。
图2示出了本发明在晶圆上制备得到第一隔离层的示意图。
图3示出了本发明在第一隔离层上制备得到图形结构的示意图。
图4示出了本发明在第一隔离层上制备第二隔离层进行包覆的示意图。
图5示出了本发明沉积第三隔离层材料进行全覆盖的示意图。
图6示出了本发明利用CMP技术去除表面第三隔离层平坦化之后的示意图。
图7示出了本发明利用CMP技术去除表面第三隔离层平坦化之后的俯视图。
图8示出了本发明在平坦化后的表面制备第四隔离层的示意图。
图9示出了本发明在平坦化后的表面制备第四隔离层的左视图。
图10示出了本发明在第四隔离层上制备得到图形结构的左视图。
图11示出了本发明在第四隔离层上制备第五隔离层进行包覆的左视图。
图12示出了本发明沉积第六隔离层材料进行全覆盖的左视图。
图13示出了本发明利用CMP技术去除表面第六隔离层平坦化之后的左视图。
图14示出了本发明利用CMP技术去除表面第六隔离层平坦化之后的示意图。
图15示出了本发明刻蚀完全去除第二、第五隔离层交叉位置出材料直至晶圆表面的左视图。
图16示出了本发明刻蚀完全去除第二、第五隔离层交叉位置出材料直至晶圆表面的示意图。
图17示出了本发明刻蚀完全去除第二、第五隔离层交叉位置出材料直至晶圆表面的俯视图。
附图标记说明:
1、晶圆;2、第一隔离层材料;3A、3B、3C、第二隔离层材料;4、第三隔离层材料;5、第四隔离层材料;6A、6B、6C、第五隔离层材料;7、第六隔离层材料;8、刻蚀之后的凹槽。
具体实施方式
下面通过具体的实施例进一步说明本发明,但是,应当理解为,这些实施例仅仅是用于更详细具体地说明之用,而不应理解为用于以任何形式限制本发明。
本部分对本发明试验中所使用到的材料以及试验方法进行一般性的描述。虽然为实现本发明目的所使用的许多材料和操作方法是本领域公知的,但是本发明仍然在此作尽可能详细描述。本领域技术人员清楚,在上下文中,如果未特别说明,本发明所用材料和操作方法是本领域公知的。
以下实施例中使用的试剂和仪器如下:
实施例1
本发明实施例用于说明本发明利用氧化物沉积技术制备周期可控的纳米级点阵方法,主要用于制备图形化衬底。
流程如图1所示,其包含以下步骤:
S100:提供工艺制备所需的晶圆1;
S200:在衬底表面沉积第一隔离层材料2;
S300:在第一隔离层材料2表面制备第一条形图形结构;
S400:沉积第二隔离层材料3A、3B、3C包覆图形结构;
S500:沉积第三隔离层材料4,覆盖沟槽;
S600:对材料表面进行平坦化;
S700:在平坦化的表面继续沉积第四隔离层材料5;
S800:在第四隔离层材料5表面制备第二条形图形结构,与第一条形结构成夹角;
S900:沉积第五隔离层材料6A、6B、6C包覆图形结构;
S1000:沉积第六隔离层材料7,覆盖沟槽;
S1100:对材料表面进行平坦化;
S1200:刻蚀去除所有能去除的第五隔离层氧化硅材料6B、第二隔离层氧化硅材料3B;
在本实施例中,,S100中晶圆1材料可以选自以下一种或多种:硅、镓砷、碳化硅、具有功能层的晶圆。
在一个优选实施例中,衬底1的材料选择(001)晶向的硅衬底。
S200中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
S200中所述第一隔离层材料2的厚度为5nm以上。
本实施例中隔离层的材料选自以下一种或多种:氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆;
S200中所述第一隔离层材料2的厚度为5nm以上。
在一个优选实施例中,利用CVD技术,沉积50nm的第一隔离层氧化铝材料:沉积温度为380℃,采用的前驱体材料为三甲基铝和一氧化氮,沉积时间为2min,如图2所示。
S300中所述图形制备技术选自以下一种或多种:光刻技术、电子束曝光技术、激光直写技术;所述光刻技术选自以下一种或多种:紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
在一个优选实施例中,利用光刻技术得到的线宽为50nm,间距为70nm,周期为120nm的图形结构;
然后将条形结构转移到第一隔离层材料2氧化铝上:利用光刻胶做掩膜,结合RIE刻蚀技术,采用BCl3作为刻蚀气体,功率为150W,刻蚀时间为3min,将光刻胶的图形转移到氧化铝上,其线条宽度为50nm,两条氧化铝结构之间的沟槽宽度为70nm,形成第一图形结构,如图3所示;
S400中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
在一个优选实施例中,利用ALD技术,生长10nm的第二隔离层材料3二氧化硅,沉积温度为200℃,采用的前驱体材料为氨基硅烷和水汽,沉积时间为1h,包覆表面图形结构,如图4所示。
S500中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
在一个优选实施例中,接下来利用CVD技术,沉积180nm厚的第三隔离层材料4氧化铝材料,沉积温度为380℃,采用的前驱体材料为三甲基铝和笑气,沉积时间为4min;填充图形的沟槽,并且实现表层全覆盖,如图5所示。
S600中所述平坦化方法选自以下一种或多种:CMP技术、PSG技术、离子选择性轰击。
在一个优选实施例中,利用CMP技术进行表面平坦化:利用抛光机结合氧化铝抛光液进行抛光处理,抛光速率为10nm/min,使得表面露出氧化铝、氧化硅、氧化铝相间排列的图形,如图6、7所示。
S700中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
在一个优选实施例中,在平坦化的新表面上利用CVD技术,沉积50nm的第四隔离层材料5氧化铝材料:沉积温度为380℃,采用的前驱体材料为三甲基铝和一氧化氮,沉积时间为1min,如图8、9所示。
S800中所述图形制备技术选自以下一种或多种:光刻技术、电子束曝光技术、激光直写技术;所述光刻技术选自以下一种或多种:紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
在一个优选实施例中,利用光刻技术得到的线宽为50nm,间距为70nm,周期为120nm图形结构,该结构与第一图形结构成90度夹角;
然后将条形结构转移到氧化铝上:利用光刻胶做掩膜,结合RIE刻蚀技术,采用BCl3作为刻蚀气体,功率为150W,刻蚀时间为3min,,将光刻胶的图形转移到氧化铝上,其线条宽度为50nm,两条氧化铝结构之间的沟槽宽度为70nm,如图10所示。
S900中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
在一个优选实施例中,利用ALD技术,生长10nm的第五隔离层材料6二氧化硅沉积温度为200℃,采用的前驱体材料为氨基硅烷和水汽,沉积时间为1h,包覆表面图形结构,如图11所示。
S1000中所述沉积方法为薄膜沉积技术,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射。
在一个优选实施例中,利用CVD技术,沉积180nm厚的第六隔离层材料7氧化铝材料,沉积温度为380℃,采用的前驱体材料为三甲基铝和笑气,沉积时间为4min;填充图形的沟槽,并且实现表层全覆盖,如图12所示。
S1100中所述平坦化方法选自以下一种或多种:CMP技术、PSG技术、离子选择性轰击。
在一个优选实施例中,利用CMP技术进行表面平坦化:利用抛光机结合氧化铝抛光液进行抛光处理,抛光速率为10nm/min,使得表面露出氧化铝、氧化硅、氧化铝相间排列的图形,如图13、14所示。
S1200中所述刻蚀方法选自以下一种或多种:RIE、ICP。
在一个优选实施例中,利用RIE刻蚀技术刻蚀去除二氧化硅:采用CHF3和O2作为刻蚀气体,功率设置为150w,流量分别为CHF3:25sccm/O2:25sccm,刻蚀时间为3min,去除所有可以刻蚀的氧化硅材料,如图15、16、17所示。
图2示出了本实施例中硅表面生长氧化铝的结构示意图;图3示出了本实施例中氧化铝图形结构的示意图;图4示出了本发明利用ALD技术沉积氧化硅实现对氧化铝全覆盖的示意图;图5示出了本发明利用ALD技术沉积氧化铝实现填充沟槽并实现表面全覆盖的示意图;图6示出了利用CMP技术实现表面平坦化,并且露出氧化硅和氧化铝相间排列的示意图;图7示出了利用CMP技术实现表面平坦化,并且露出氧化铝和氧化硅相间排列的俯视图;图8示出了利用ALD技术,在平坦化的新表面再生长氧化铝层的示意图;图9示出了利用ALD技术,在平坦化的新表面再生长氧化铝层的左视图;图10示出了本实施例中再次制备得到氧化铝图形结构的左视图;图11示出了本发明利用ALD技术沉积氧化硅实现对氧化铝全覆盖的左视图;图12示出了本发明利用ALD技术沉积氧化铝实现填充沟槽并实现表面全覆盖的左视图;图13示出了利用CMP技术实现表面平坦化,并且露出氧化铝和氧化硅相间排列的左视图;图14示出了利用CMP技术实现表面平坦化,并且露出氧化铝和氧化硅相间排列的左视图;图15示出了利用RIE刻蚀技术,去除氧化硅材料的左视图;图16示出了利用RIE刻蚀技术,去除氧化硅材料的示意图;图17示出了利用RIE刻蚀技术,去除氧化硅材料的俯视图。
图形的周期为第一隔离层的厚度和第二隔离层的厚度之和,通过变换第一隔离层和第二隔离层的生长厚度,进而可以调节周期。
尽管本发明已进行了一定程度的描述,明显地,在不脱离本发明的精神和范围的条件下,可进行各个条件的适当变化。可以理解,本发明不限于所述实施方案,而归于权利要求的范围,其包括所述每个因素的等同替换。

Claims (10)

1.一种周期可控的纳米点阵的制备方法,其特征在于,所述方法包括以下步骤:
(1)提供工艺制备所需的晶圆;
(2)在晶圆上沉积第一隔离层材料;
(3)将步骤(2)所得第一隔离层利用图形制备技术制备第一图形结构;
(4)沉积第二隔离层材料,包覆第一图形结构;
(5)沉积第三隔离层材料,填充沟槽并覆盖表面;
(6)对步骤(5)所得材料表面进行平坦化,得到平坦的表面并且露出第一、第二、第三隔离层相间排列的结构;
(7)在步骤(6)得到的平坦表面上沉积第四隔离层材料;
(8)将步骤(7)所得第四隔离层利用图形制备技术制备第二图形结构,所述第二图形结构与第一图形结构存在夹角,优选地,所述夹角为90°
(9)沉积第五隔离层材料,包覆所述第二图形结构;
(10)沉积第六隔离层材料,覆盖表面并填充沟槽;
(11)对步骤(10)所得材料表面进行平坦化;得到表面为第四、第五、第六隔离层相间排列的结构;
(12)利用刻蚀技术刻蚀去除步骤(4)与步骤(9)中沉积的第二隔离层与第五隔离层材料的交叉位置处材料,直至晶圆表面,得到所述纳米点阵图形;
优选地,所述第一隔离层、第三隔离层、第四隔离层、第六隔离层的材料一致;所述第二隔离层、第五隔离层的材料一致。
2.根据权利要求1所述的方法,其特征在于,所述步骤(1)中所述的晶圆选自以下一种或多种:石英、玻璃、蓝宝石、硅衬底、镓砷衬底、铟磷衬底;优选的,所述晶圆为具有功能层的晶圆;和/或
所述隔离层的材料选自以下一种或多种:氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、多晶硅。
3.根据权利要求1所述的方法,其特征在于,步骤(2)中所述第一隔离层材料厚度不小于步骤(4)中第二隔离层材料厚度的2倍;优选地,步骤(4)中所述第二隔离层厚度为1nm以上;和/或
步骤(7)中所述第四隔离层材料厚度不小于步骤(9)中第五隔离层材料厚度的2倍;优选地,步骤(9)中所述第五隔离层厚度为1nm以上。
4.根据权利要求1所述的方法,其特征在于,步骤(3)中所述第一图形结构为条状图形,优选地,所述第一图形结构的条状图形间距不小于第二隔离层材料厚度的2倍;和/或
步骤(8)中所述第二图形结构为条状图形,优选地,所述第二图形结构的条状图形间距不小于第五隔离层材料厚度的2倍。
5.根据权利要求1至4中任一项所述的方法,其特征在于,所述步骤步骤(2)、(4)、(5)、(7)、(9)、(10)中所述沉积方法为薄膜沉积技术,优选地,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射;和/或
所述步骤(3)或步骤(8)中所述图形制备技术选自以下一种或多种:光刻技术、电子束曝光技术、激光直写技术;优选地,所述光刻技术选自以下一种或多种:紫外光刻、DUV光刻、EUV光刻、浸没式光刻。
6.根据权利要求1至6中任一项所述的方法,其特征在于,步骤(3)或步骤(8)中所述所述平坦化步骤采用以下一种或多种技术:CMP技术、PSG技术、离子选择性轰击;
优选为CMP技术。
7.根据权利要求1至6中任一项所述的方法,其特征在于,所述方法还包括以下步骤:
(13)利用步骤(12)得到的结构作为掩膜,刻蚀晶圆;
(14)对材料表面进行工艺处理,去除隔离层材料,得到所述纳米点阵。
8.根据权利要求1至6中任一项所述的方法,其特征在于,所述方法还包括以下步骤:
(13)利用薄膜沉积技术,沉积纳米点阵材料,所述纳米点阵材料与所述隔离层材料不同;
(14)对材料表面进行工艺处理,去除隔离层材料,得到纳米点阵材料的图形。
9.根据权利要求8所述的方法,其特征在于,所述沉积方法为薄膜沉积技术;优选地,所述薄膜沉积技术选自以下一种或多种:ALD、PECVD、ICP-CVD、LPCVD、反应离子磁控溅射、电子束蒸发;和/或
所述纳米点阵材料选自以下一种或多种:氮化硅、氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、铝氮、氮化锆、氮化铪、氧化镍、氧化镓、氧化铌、氮化锆、多晶硅、金、钴、铝、镍、钛,铂,钯、氮化钛、氮化钽、钨、多晶硅、硅、锗、镓砷、镓氮、铝氮、铟磷。
10.一种具有纳米点阵的图形衬底,其特征在于,所述图形衬底按照权利要求1至9中任一项所述的制备方法而制得。
CN202010691349.XA 2020-07-17 2020-07-17 周期可控的纳米点阵的制备方法,及其图形衬底和应用 Active CN113948616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010691349.XA CN113948616B (zh) 2020-07-17 2020-07-17 周期可控的纳米点阵的制备方法,及其图形衬底和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010691349.XA CN113948616B (zh) 2020-07-17 2020-07-17 周期可控的纳米点阵的制备方法,及其图形衬底和应用

Publications (2)

Publication Number Publication Date
CN113948616A true CN113948616A (zh) 2022-01-18
CN113948616B CN113948616B (zh) 2024-08-20

Family

ID=79327093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691349.XA Active CN113948616B (zh) 2020-07-17 2020-07-17 周期可控的纳米点阵的制备方法,及其图形衬底和应用

Country Status (1)

Country Link
CN (1) CN113948616B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640169A (zh) * 2009-08-21 2010-02-03 中山大学 用于氮化物外延生长的纳米级图形化衬底的制备方法
CN102290435A (zh) * 2011-09-14 2011-12-21 青岛理工大学 一种大面积完美量子点及其阵列制造方法
CN102856165A (zh) * 2012-09-10 2013-01-02 中国科学院物理研究所 一种简单制备有序v形纳米硅孔阵列的方法
WO2016045377A1 (zh) * 2014-09-26 2016-03-31 北京大学 一种制备纳米尺度场效应晶体管的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640169A (zh) * 2009-08-21 2010-02-03 中山大学 用于氮化物外延生长的纳米级图形化衬底的制备方法
CN102290435A (zh) * 2011-09-14 2011-12-21 青岛理工大学 一种大面积完美量子点及其阵列制造方法
CN102856165A (zh) * 2012-09-10 2013-01-02 中国科学院物理研究所 一种简单制备有序v形纳米硅孔阵列的方法
WO2016045377A1 (zh) * 2014-09-26 2016-03-31 北京大学 一种制备纳米尺度场效应晶体管的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄成强;夏洋;陈波;李超波;万军;汪明刚;饶志鹏;李楠;张祥;: "图形化蓝宝石衬底工艺研究进展", 半导体技术, no. 07, 3 July 2012 (2012-07-03) *

Also Published As

Publication number Publication date
CN113948616B (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
CN101065831B (zh) 纳米结构及其制造方法
US7736954B2 (en) Methods for nanoscale feature imprint molding
CN106233429B (zh) 获得平坦的半极性氮化镓表面的方法
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN102428544A (zh) 凹凸图案形成方法
CN106898542B (zh) 一种在基材上形成目标材料特征件的方法
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
CN104051583A (zh) 一种用于提高外延质量的图形化衬底的制备方法
US20090102023A1 (en) Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
CN113948616B (zh) 周期可控的纳米点阵的制备方法,及其图形衬底和应用
CN108394857A (zh) 一种核壳GaN纳米线阵列的制备方法
WO2007132644A1 (ja) ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子
JP2010219523A (ja) ナノインプリンティングによってリソグラフィのためのモールドを製造する方法
JP2007320246A (ja) モールド及びモールドの作製方法
JP3811323B2 (ja) 量子細線の製造方法
CN113948380A (zh) 一种纳米栅的制备方法、纳米栅及应用
JP7503786B2 (ja) ヘテロ構造およびその作製方法
CN111081534B (zh) 半导体纳米线的形成方法
CN111128723B (zh) 半导体纳米线的形成方法
CN109378369A (zh) 具有(20-2-1)面的半极性氮化镓的外延层及其制造方法
CN108609579B (zh) 一种无需光刻技术制备图形化硅衬底的方法
CN113241301B (zh) 氮化物半导体基板的制备方法
KR20150130596A (ko) 나노임프린트용 몰드 및 그 제조방법
CN108598238B (zh) 一种形貌可控的GaN纳米线阵列的制备方法
KR101891440B1 (ko) 금속의 균일 성장 및 식각의 기학적 비가역성을 이용한 임베디드 금속 나노구조 및 그 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant