CN113241301B - 氮化物半导体基板的制备方法 - Google Patents

氮化物半导体基板的制备方法 Download PDF

Info

Publication number
CN113241301B
CN113241301B CN202110347280.3A CN202110347280A CN113241301B CN 113241301 B CN113241301 B CN 113241301B CN 202110347280 A CN202110347280 A CN 202110347280A CN 113241301 B CN113241301 B CN 113241301B
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
sacrificial layer
etching
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110347280.3A
Other languages
English (en)
Other versions
CN113241301A (zh
Inventor
刘召军
管云芳
莫炜静
刘斌芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Stan Technology Co Ltd
Original Assignee
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Stan Technology Co Ltd filed Critical Shenzhen Stan Technology Co Ltd
Priority to CN202110347280.3A priority Critical patent/CN113241301B/zh
Publication of CN113241301A publication Critical patent/CN113241301A/zh
Application granted granted Critical
Publication of CN113241301B publication Critical patent/CN113241301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化物半导体基板的制备方法，包括以下过程：提供氮化物半导体基材，所述氮化物半导体基材包括衬底材料层和形成于所述衬底材料层上方的氮化物半导体层；在所述氮化物半导体层上形成牺牲层，且所述牺牲层的表面具有纳米孔隙结构；用第一刻蚀剂刻蚀所述牺牲层，直至到达位于所述牺牲层下方的所述氮化物半导体层界面，进入所述纳米孔隙结构的所述第一刻蚀剂优先到达所述氮化物半导体层界面处，并与所述氮化物半导体层反应生成纳米颗粒残留在所述氮化物半导体层界面处；以所述纳米颗粒为掩模，刻蚀所述氮化物半导体层，形成纳米柱阵列。本发明工艺流程短，生产耗时少。

Description

氮化物半导体基板的制备方法
技术领域
本发明涉及氮化物半导体制备技术领域，更具体地，涉及一种氮化物半导体基板的制备方法。
背景技术
以第III主族氮化物，例如GaN和AlGaN等，为代表的第三代半导体材料具有禁带宽度大、物理化学性质稳定、热导率高和电子饱和速率高等优点，在半导体照明、AR/VR显示、高速移动通信等诸多领域有着重要应用。
第三代半导体材料发展方向是往小尺度方向发展，由原来的制备um级器件转向制备纳米级器件，如制备纳米颗粒、纳米线、纳米片和纳米柱等，这主要是因为纳米器件有四个优势：(1)纳米器件在不同电流密度下波长蓝移现象有效改善；(2)纳米器件出光效率相比传统LED大幅提升；(3)通过改变纳米器件直径可以改变发光波长；(4)可实现超高分辨率。
常规的制备纳米柱方法有两类，一类是在Si、Al2O3、Ti等衬底材料上外延生长纳米柱状的氮化物半导体层，该方法的优点是，一方面纳米柱能够减少由于晶格失配形成的位错等缺陷，另一方面纳米柱结构可以看作是表面粗化层，能够减少全反射，提高出光效率。另一类是在衬底材料上生长氮化物半导体层，然后在氮化物半导体层上再生长一层掩模，图案化掩模，在掩模的保护下对氮化物半导体层进行刻蚀，形成纳米柱，该方法形成的纳米柱尺寸可控，排列整齐规律。第一种制备纳米柱的方法简单，但是形成的纳米柱容易受生长过程中温度、气体流量等多种因素的影响，很难形成规则的阵列结构；第二种制备纳米柱的方法容易形成纳米柱阵列，但是制备工艺较复杂，除了生长氮化物半导体层，还要生长掩模并进行刻蚀，耗时较久。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种氮化物半导体基板的制备方法，节约工艺流程，减少耗时。
为实现上述目的，本发明的技术方案如下：
一种氮化物半导体基板的制备方法，包括以下过程：
提供氮化物半导体基材，所述氮化物半导体基材包括衬底材料层和形成于所述衬底材料层上方的氮化物半导体层；
在所述氮化物半导体层上形成牺牲层，且所述牺牲层的表面具有纳米孔隙结构；
用第一刻蚀剂刻蚀所述牺牲层，直至到达位于所述牺牲层下方的所述氮化物半导体层界面，进入所述纳米孔隙结构的所述第一刻蚀剂优先到达所述氮化物半导体层界面处，并与所述氮化物半导体层反应生成纳米颗粒残留在所述氮化物半导体层界面处；
以所述纳米颗粒为掩模，刻蚀所述氮化物半导体层，形成纳米柱阵列。
实施本发明实施例，将具有如下有益效果：
本发明实施例通过使牺牲层表面具有纳米孔隙结构，并通过第一刻蚀剂刻蚀具有纳米孔隙结构的牺牲层，进入纳米孔隙结构的第一刻蚀剂优先到达氮化物半导体层界面处，并与氮化物半导体层反应生成纳米颗粒残留在氮化物半导体层界面处作为刻蚀氮化物半导体层的掩模，一方面，该颗粒状掩模的形成是和刻蚀牺牲层同时进行，因此，不需单独生长掩模层，也不需要对掩模层进行刻蚀以形成颗粒状，大大节约了工艺流程，降低生产耗时，另一方面，通过纳米孔隙结构形成纳米颗粒作为掩模，而不是如现有技术沉积一整层掩模，减少了掩模材料的浪费。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1a～图1e是本发明实施例1的氮化物半导体基板的制备过程结构示意图。
图2是采用PECVD生长出SiO2的AFM扫描图像。
图3是采用PECVD生长出SiO2的SEM扫描图像。
图4是采用PVD生长出SiO2的AFM扫描图像。
图5是采用PVD生长出SiO2的SEM扫描图像。
图6是本发明基于RIE刻蚀技术刻蚀牺牲层后的样品AFM扫描图像，其中，(a)20x20μm2，(b)1x1μm2。
图7是本发明制得的AlGaN纳米柱阵列的SEM扫描图像。
图8是本发明制得的GaN纳米柱阵列的SEM扫描图像。
图9a～图9h是本发明实施例2的氮化物半导体基板的制备过程结构示意图。
图10是本发明实施例2制得的纳米柱阵列的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
参考图1a～图1e，一种氮化物半导体基板的制备方法，包括以下过程：
1)提供氮化物半导体基材，氮化物半导体基材包括衬底材料层10和形成于衬底材料层10上方的氮化物半导体层20。
衬底材料层10，其材质可包括硅、碳化硅、氧化铝、蓝宝石、氮化稼、氮化铝或是其它现有能够用作衬底的材料。
衬底材料层10优选为蓝宝石，这主要是因为蓝宝石在GaN、AlN半导体层的高温生长条件下仍能保持化学及物理性质稳定，AIN和GaN薄膜的晶体结构和热膨胀系数都非常的接近，蓝宝石与AIN和GaN薄膜的晶体结构和热膨胀系数也接近，使得界面处的晶格失配较小，避免氮化物半导体层20产生较高的位错密度，降低载流子迁移率，从而降低了器件性能。然而GaN与A12O3衬底之间存在较大的晶格失配(失配度为17％)和热失配(25.5％)，导致GaN、AlN半导体层中高的位错密度。AIN也被认为是GaN薄膜和衬底之间最合适的缓冲层材料之一。
实施例1和实施例2中均采用蓝宝石为衬底。
在衬底材料层10上形成氮化物半导体层20。氮化物半导体层20的厚度约为2μm～8μm，较佳的是3μm～5μm，更佳的是3μm～3.5μm。
氮化物半导体层20的材质包括GaN、AlN、AlGaN或是其组合。氮化物半导体层20可以单独一层为GaN、AlN或AlGaN，也可以是GaN、AlN和AlGaN中任意两种或三种层叠而成。
实施例1和实施例2中，优选的，氮化物半导体层20包括依次层叠的AlN层21、AlGaN层22和GaN层23，AlN与蓝宝石基底的晶体结构和热膨胀系数最为接近，AlGaN和GaN依次次之，避免各界面处晶格失配大，使生成的氮化物半导体质量较高，从而提高半导体性能。
2)在氮化物半导体层20上形成牺牲层30，且牺牲层30的表面具有纳米孔隙结构，通过形成纳米孔隙结构，进入纳米孔隙结构的第一刻蚀剂优先到达氮化物半导体层20界面处，并与氮化物半导体层20反应生成纳米颗粒40残留在氮化物半导体层20界面处作为刻蚀氮化物半导体层20的掩模。
牺牲层30的材质可以为二氧化硅。
实施例1和实施例2中，牺牲层30的材质均为二氧化硅，且形成牺牲层30的方法为PECVD方法。
PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)：是借助微波或射频等使含有薄膜成分原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。采用PECVD方法生长SiO2等牺牲层30质地疏松，表面粗糙，多形成不规则纳米孔隙结构，通过纳米孔隙结构沉积纳米颗粒40作为掩模，减少了掩模材料的浪费。
具体的，实施例1和实施例2中所采用的PECVD的具体工艺参数包括：以SiH4、N2O和N2的混合气体为气源，SiH4的流量为1sccm～10sccm，进一步优选为3sccm～7sccm，N2O流量为500sccm～900sccm，进一步优选为600sccm～800sccm，N2的流量为50sccm～90sccm，进一步优选为60sccm～80sccm，反应腔的工作压力为500mTorr～1000mTorr，进一步优选为700mTorr～800mTorr，功率为10W～30W，进一步优选为15W～25W，牺牲层表面温度为300℃～400℃，进一步优选为330℃～370℃，沉积时间为200s～500s，进一步优选为320s～360s，可以得到孔隙均匀的二氧化硅层。上述各工艺参数，决定了生成的二氧化硅的形貌状态。
在本实施例中，PECVD的工艺参数为：以SiH4、N2O和N2的混合气体为气源，SiH4的流量为5sccm，N2O流量为710sccm，N2的流量为70sccm，反应腔的工作压力为750mTorr，功率为20W，牺牲层表面温度为350℃，沉积时间为340s，得到如图2和图3所示的SiO2层，孔隙小而均匀，深度较深，更有利于控制形成掩模的纳米颗粒。
而图4和图5分别是采用CVD生长出SiO2的AFM和SEM扫描图像，两种方法相比，采用PECVD生长出的SiO2具有明显的疏松多孔结构，便于第一刻蚀剂穿过与氮化物半导体层20反应生成纳米颗粒40，采用CVD生长的SiO2较密实，形成纳米颗粒40的掩模效果不佳。
4)用第一刻蚀剂刻蚀牺牲层30，直至到达位于牺牲层30下方的氮化物半导体层20界面，进入纳米孔隙结构的第一刻蚀剂优先到达氮化物半导体层20界面处，并与氮化物半导体层20反应生成纳米颗粒40残留在氮化物半导体层20界面处作为刻蚀氮化物半导体层20的掩模。
第一刻蚀剂可以选自CF4、CHF3、C2F4和SF4中的一种或两种以上。上述第一刻蚀剂能刻蚀牺牲层30，同时不能刻蚀氮化物半导体层20，且还能与氮化物半导体层20发生反应生成难挥发的物质，以能形成纳米颗粒状的掩模。
实施例1和实施例2均采用CHF3刻蚀牺牲层30，CHF3与GaN或AlN反应生成难挥发的GaF3或AlF3残留在氮化物半导体层20界面上。
多余的牺牲层30可以用化学药品清除，例如氢氟酸，在本发明中，采用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液，由氢氟酸与水或氟化铵与水混合而成。)去除残留的二氧化硅，该过程中，GaF3或AlF3也不溶于BOE，形成GaF3或AlF3的纳米颗粒作为掩模。
进一步的，可以采用RIE或ICP刻蚀方法刻蚀牺牲层30。RIE，Reactive IonEtching，即反应性离子刻蚀技术，ICP，Inductively Coupled Plasma，即感应耦合等离子技术。
进一步的，实施例1和实施例2均采用ICP刻蚀技术刻蚀牺牲层30，ICP刻蚀技术的工艺参数对控制纳米颗粒40的粒径大小至关重要，具体工艺参数范围为：以CHF3和Ar的混合气体为刻蚀气体，CHF3的流量是50sccm～150sccm，进一步优选为80sccm～120sccm，Ar的流量是5sccm～30sccm，进一步优选为10sccm～30sccm，射频源功率为50W～150W，进一步优选为60W～100W，偏置源功率为10W～30W，进一步优选为15W～25W，刻蚀时间为10s～300s，进一步优选为10s～100s，反应腔的工作压力为6mt～10mt，进一步优选为7mt～9mt，形成的纳米颗粒的粒径范围为80nm～250nm。
在本实施例中，ICP刻蚀技术的工艺参数为：以CHF3和Ar的混合气体为刻蚀气体，CHF3的流量是100sccm，Ar的流量是20sccm，射频源功率为80W，偏置源功率为20W，刻蚀时间为50s，反应腔的工作压力为8mt，制得的纳米颗粒40的样貌图如图6所示，可见，能够形成纳米颗粒40的掩模，另，从图6还可以看到，形成的纳米颗粒40粒径较均匀，这与二氧化硅的牺牲层孔隙的均匀度密不可分。
5)以纳米颗粒40为掩模，刻蚀氮化物半导体层20，形成纳米柱阵列60。纳米颗粒40覆盖下的氮化物半导体被保留，未被纳米颗粒40覆盖下的氮化物半导体被去除。
6)去除纳米颗粒40。
实施例1和实施例2均采用基于Cl2/BCl3的感应耦合等离子体反应离子刻蚀(ICP)系统对氮化物半导体层20进行刻蚀，由于纳米尺寸的GaF3或AlF3不与Cl2/BCl3反应，残留在表面作为掩模，Cl2/BCl3与其下方的GaN 23或AlGaN 23 22反应，从而刻蚀出纳米柱阵列60，如图7和图8所示。
实施例2
本发明还公开另一种氮化物半导体基板的制备方法，本实施例与实施例1的区别仅在于在纳米柱阵列60中间形成块状结构70，参考图10，氮化物半导体基板包括衬底材料层10和位于衬底材料层10上方的图案化氮化物半导体层，图案化氮化物半导体层包括纳米柱阵列60和块状结构70，块状结构70分布于纳米柱阵列60中，纳米柱阵列60的上表面与块状结构70的上表面共平面，参考图9a～图9h，其制备方法包括以下过程：
1)提供衬底材料层10，衬底材料与实施例1相同。
2)在衬底材料层10上形成氮化物半导体层20。本实施例的氮化物半导体层20结构以及形成方法均与实施例1相同。
3)在氮化物半导体层20上形成牺牲层30，且牺牲层30的表面具有纳米孔隙结构。该步骤也与实施例1相同，牺牲层30的形貌也可参考图2和图3。
4)在牺牲层30上形成图案化光刻胶层50，使图案化光刻胶层50具有暴露至牺牲层30的镂空图案51，镂空图案51对应纳米柱阵列60所在区域，光刻胶对应块状结构70所在区域。
具体的，在牺牲层30上形成光刻胶层，然后曝光显影形成图案化光刻胶层50。
5)以图案化光刻胶层50为掩模刻蚀牺牲层30，图案化光刻胶层50覆盖下的牺牲层30被保留，未被图案化光刻胶层50覆盖下的牺牲层30，即镂空图案51所对应的牺牲层30，被刻蚀去除，具体刻蚀过程与实施例1相同，基于CF4的RIE刻蚀技术刻蚀牺牲层30后的纳米颗粒40掩模的形貌与实施例1相同或相似，可参考图6。
6)去除图案化光刻胶层50。
7)以图案化光刻胶层50覆盖下的牺牲层30和纳米颗粒40为掩模刻蚀氮化物半导体层20，该刻蚀过程也与实施例1相同。
8)去除剩余的牺牲层30，在本发明中，采用氢氟酸去除牺牲层30，具体采用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液，由氢氟酸与水或氟化铵与水混合而成。去除残留的二氧化硅。
9)去除纳米颗粒40。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种氮化物半导体基板的制备方法，其特征在于，包括以下过程：
提供氮化物半导体基材，所述氮化物半导体基材包括衬底材料层和形成于所述衬底材料层上方的氮化物半导体层；
在所述氮化物半导体层上形成牺牲层，且所述牺牲层的表面具有纳米孔隙结构；
用第一刻蚀剂刻蚀所述牺牲层，直至到达位于所述牺牲层下方的所述氮化物半导体层界面，进入所述纳米孔隙结构的所述第一刻蚀剂优先到达所述氮化物半导体层界面处，并与所述氮化物半导体层反应生成纳米颗粒残留在所述氮化物半导体层界面处；
以所述纳米颗粒为掩模，刻蚀所述氮化物半导体层，形成纳米柱阵列。
2.根据权利要求1所述的制备方法，其特征在于，形成所述牺牲层的方法为：采用PECVD方法形成所述牺牲层。
3.根据权利要求2所述的制备方法，其特征在于，所述PECVD方法的具体工艺参数为：以SiH4、N2O和N2的混合气体为气源，所述SiH4的流量为1sccm～10sccm，所述N2O流量为500sccm～900sccm，所述N2的流量为50sccm～90sccm，反应腔的工作压力为500mTorr～1000mTorr，功率为10W～30W，所述牺牲层表面温度为300℃～400℃，沉积时间为200s～500s。
4.根据权利要求1～3中任意一项所述的制备方法，其特征在于，所述第一刻蚀剂为CF4、CHF3、C2F4和SF4中的一种或两种以上。
5.根据权利要求4所述的制备方法，其特征在于，采用RIE或ICP刻蚀方法刻蚀所述牺牲层。
6.根据权利要求5所述的制备方法，其特征在于，所述ICP刻蚀方法的具体工艺参数为：以CHF3和Ar的混合气体为刻蚀气体，所述CHF3的流量是50sccm～150sccm，所述Ar的流量是5sccm～30sccm，射频源功率为50W～150W，偏置源功率为10W～30W，刻蚀时间为10s～300s，反应腔的工作压力为6mt～10mt。
7.根据权利要求1所述的制备方法，其特征在于，所述纳米颗粒的粒径范围为80nm～250nm。
8.根据权利要求1所述的制备方法，其特征在于，采用基于Cl2/BCl3的ICP刻蚀技术刻蚀所述氮化物半导体层。
9.根据权利要求1所述的制备方法，其特征在于，在形成牺牲层之后以及刻蚀所述牺牲层之前还包括在所述牺牲层上形成图案化光刻胶层的过程，使所述图案化光刻胶层具有暴露至所述牺牲层的镂空图案，所述镂空图案对应所述纳米柱阵列所在区域，之后以所述图案化光刻胶层为掩模刻蚀所述牺牲层。
10.根据权利要求1所述的制备方法，其特征在于，所述衬底材料层的材质为硅、碳化硅、氧化铝、蓝宝石、氮化稼或氮化铝；
所述氮化物半导体层为GaN、AlN、AlGaN或是其组合；
所述牺牲层的材质为二氧化硅。
CN202110347280.3A 2021-03-31 2021-03-31 氮化物半导体基板的制备方法 Active CN113241301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110347280.3A CN113241301B (zh) 2021-03-31 2021-03-31 氮化物半导体基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110347280.3A CN113241301B (zh) 2021-03-31 2021-03-31 氮化物半导体基板的制备方法

Publications (2)

Publication Number Publication Date
CN113241301A CN113241301A (zh) 2021-08-10
CN113241301B true CN113241301B (zh) 2022-04-15

Family

ID=77130866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110347280.3A Active CN113241301B (zh) 2021-03-31 2021-03-31 氮化物半导体基板的制备方法

Country Status (1)

Country Link
CN (1) CN113241301B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101560663A (zh) * 2009-06-03 2009-10-21 长春理工大学 基于纳米掩膜制备技术的电化学制备纳米阵列结构材料方法
CN101898751A (zh) * 2009-05-27 2010-12-01 中国科学院半导体研究所 Ⅲ族氮化物纳米材料的生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101898751A (zh) * 2009-05-27 2010-12-01 中国科学院半导体研究所 Ⅲ族氮化物纳米材料的生长方法
CN101560663A (zh) * 2009-06-03 2009-10-21 长春理工大学 基于纳米掩膜制备技术的电化学制备纳米阵列结构材料方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《基于硝酸钾溶液的GaN电化学刻蚀技术》;李昂 等;《半导体技术》;20191031;第44卷(第10期);第778-812页 *

Also Published As

Publication number Publication date
CN113241301A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
Liang et al. Two-dimensional lateral superlattices of nanostructures: Nonlithographic formation by anodic membrane template
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TWI517434B (zh) 外延結構的製備方法
TWI459589B (zh) 外延結構體的製備方法
KR101255463B1 (ko) 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
TWI504017B (zh) 外延結構
Hong et al. Shape‐Controlled Nanoarchitectures Using Nanowalls
Paramanik et al. Formation of large-area GaN nanostructures with controlled geometry and morphology using top-down fabrication scheme
TW201344946A (zh) 外延結構體
TWI477665B (zh) 外延結構體的製備方法
Jiang et al. Study on the morphology and shape control of volcano-shaped patterned sapphire substrates fabricated by imprinting and wet etching
TW201343536A (zh) 具有微構造的外延結構體
TWI478858B (zh) 外延結構體
JP2006261659A (ja) 半導体発光素子の製造方法
CN103094078A (zh) 一种半导体器件用氮化镓外延的制备方法
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2020191434A (ja) シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法
CN113241301B (zh) 氮化物半导体基板的制备方法
CN108394857A (zh) 一种核壳GaN纳米线阵列的制备方法
CN105895530B (zh) 二维材料结构的制造方法和二维材料器件
Wang et al. Nonlithographic nanopatterning through anodic aluminum oxide template and selective growth of highly ordered GaN nanostructures
CN212750917U (zh) 一种led外延片
KR100991861B1 (ko) 선택적 에피 성장과 블록공중합체 나노템플레이트를 이용한나노점의 제조방법 및 이에 의한 반도체 소자
CN112071963A (zh) 一种led外延片及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant