KR20110093906A - 나노구조체 및 그의 제조 방법 - Google Patents

나노구조체 및 그의 제조 방법 Download PDF

Info

Publication number
KR20110093906A
KR20110093906A KR1020117014400A KR20117014400A KR20110093906A KR 20110093906 A KR20110093906 A KR 20110093906A KR 1020117014400 A KR1020117014400 A KR 1020117014400A KR 20117014400 A KR20117014400 A KR 20117014400A KR 20110093906 A KR20110093906 A KR 20110093906A
Authority
KR
South Korea
Prior art keywords
nano
substrate
nanostructures
template
nanostructure
Prior art date
Application number
KR1020117014400A
Other languages
English (en)
Other versions
KR101169307B1 (ko
Inventor
수 진 츄아
펭 첸
야동 왕
Original Assignee
에이전시 포 사이언스, 테크놀로지 앤드 리서치
내셔널 유니버시티 오브 싱가포르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이전시 포 사이언스, 테크놀로지 앤드 리서치, 내셔널 유니버시티 오브 싱가포르 filed Critical 에이전시 포 사이언스, 테크놀로지 앤드 리서치
Publication of KR20110093906A publication Critical patent/KR20110093906A/ko
Application granted granted Critical
Publication of KR101169307B1 publication Critical patent/KR101169307B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

나노구조체 제조방법은, 나노구조체(nano-structures)의 성장을 위한 기판(substrate)을 마련하는 단계, 소정의 나노 패턴을 갖는 템플릿을 마련하는 단계, 상기 템플릿과 상기 기판 사이에 적어도 하나의 마스크 물질(mask material)층을 마련하는 단계, 상기 템플릿에서 상기 마스크 물질층으로 나노 패턴을 이동시키는 단계, 상기 마스크 물질층의 나노패턴을 통해 노출된 기판 영역에 상기 나노구조체를 상향식 성장 공정(bottom-up growth process)으로 성장시키는 단계를 포함한다.

Description

나노구조체 및 그의 제조 방법 {NANOSTRUCTURES AND METHOD OF MAKING THE SAME}
본 발명은 나노구조체 제조방법(A method of fabricating nano-structures) 및 나노구조체 실장품(Nano-structure assembly)에 관한 것이다.
반도체 양자 선이나 반도체 양자 점과 같은 미시구조는 새로운 물리학적 현상 및 기술이 요구된다. 이러한 미시 반도체 구조체가 광전자 장치와 전자장치에 적용된 결과로 장치들의 기능이 향상되었다. 이 같은 장치로는 양자점 레이저 다이오드(Quantum Dot(QD) Laser Diode(LD))와 단전자 트렌지스터(Single-electron transistor)가 있다.
지금까지는 반도체 나노 스케일 점(nano-scale dots)의 제조를 위한 두 가지 접근법이 있었다. 첫번째 방법은 비균질 구조체에 직접 나노 스케일 점을 헤테로에피택셜 성장(heteroepitaxial growth) 시키는 방법이며 상향식 접근법(bottom-up approach)라고 한다. 두번째 방법은 노광 방법(Lithographic method)에 의해 나노 스케일 점을 직접 패턴화(direct patterning) 하는 방법이며 하향식 접근법(top-down approach)라고 한다.
상향식 접근법에 의하면, 나노 스케일 점의 구조는 대부분이 자기 조직화 과정을 통한 Stranski-Krastanow(S-K) 성장 모드(방법)에 의해 조절되고, 또한 고체 상태의 에피택시(Solid Phase Epitaxy : SPE)에 의한 재결정화에 의해 조절된다. 그러나 자기 조직화 과정에서 나노 스케일 점의 랜덤 공간 분포가 일어난다. 따라서 넓은 영역에 나노 스케일 점을 규칙적으로 배열하기 위해서는, 선택된 사이트의 결정핵생성(nucleation) 확률이 증가되도록 성장면이 변위제어(strain control) 등에 의해 수정되어야 한다. 또한 자기 조직화된 반도체 양자 점에서 연접 섬 구조(coherent island formation)는 격자 불일치(lattice-mismatched) 반도체의 성장 시에 발생한다.
하향식 접근법에 의하면, 미세 노광기술에 의한 직접 패턴화는 인위적으로 잘 배열된 나노 스케일 점을 제조하는 방법을 제공한다. 노광 공정에 의해 패턴화된 나노 스케일 점의 크기, 밀도, 분포를 정확하게 조절할 수 있다. 그러나 노광 공정의 공간적 분해능(spatial resolution)은 나노 스케일 점의 크기와 밀도를 결정해주는 중요한 요인이 된다. 경우에 따라, 건식 식각(dry etching)과 같은 공정기술은 패턴화된 나노 구조체의 결정 집적도에 추가적인 손상의 원인 됨과 동시에 마스크에 많은 비용이 들게 하는 원인이 된다.
많은 물질의 구조 중에 다공성 구조체(porous structure)는 자기 유도 현상(self-induced phenomean) 또는 인공적 패턴화에 의해 형성될 수 있다. 자기 구조화된 나노 템플릿(self-constructed nano-templates)의 일례로 다공성 양극알루미나(anodic aluminium oxide : AAO)가 있으며, 인공 패턴화의 예로는 고분해능 노광기술(high-resolution lithography)이 있다. 극도로 잘 배열된 실린더형 구멍의 자기 조직화 구조와 온도, 전압, 전해질용액 혼합물 같은 산화처리 인자(anodisation parameters)의 단순한 변화를 통해 내부구멍(interpore)간 거리와 구멍(pore)의 지름 조절이 가능하여, AAO는 나노구조체 템플릿로써 큰 장점을 가진다.
AAO 템플릿은 다른 물질로부터 만들어진 나노구조체와 소자의 제조를 위해 광범위하게 이용되고 있다. AAO 템플릿은 좋은 화학적 저항성(chemical resistance)과 물리적 안정성(physical stability)을 가지고 있다. 그러나 AAO 템플릿이 유기금속화학증착법(metal-organic-chemical-vapour-deposition :MOCVD)에서 물질 성장(material growth)을 위한 나노 스케일 마스크로 직접 이용되었을 때, 템플릿 상부의 증착으로 인해 종종 나노 홀(nano-holes)이 막히게 되며, 이 때문에 나노 홀의 성장이 방해된다. 또한 다른 나노구조체 생산법에 의해 제조된 나노 템플릿의 사용을 힘들게 하는 문제점도 있다.
본 발명은 나노구조체 제조방법(A method of fabricating nano-structures) 및 나노구조체 실장품(Nano-structure assembly)을 제공하는 것을 목적으로 한다.
본 발명에 따른 나노구조체 제조방법은, 나노구조체(nano-structures)의 성장을 위한 기판(substrate)을 마련하는 단계; 소정의 나노 패턴을 갖는 별도로 제조된 템플릿을 마련하는 단계; 상기 템플릿과 상기 기판 사이에 적어도 하나의 마스크 물질(mask material)층을 마련하는 단계; 상기 템플릿에서 상기 마스크 물질층으로 나노 패턴을 이동시키는 단계; 및 상기 마스크 물질층의 나노패턴을 통해 노출된 기판 영역에 상기 나노구조체를 상향식 성장 공정(bottom-up growth process)으로 성장시키는 단계;를 포함한다.
상기 템플릿 상의 나노패턴은 식각(etching)에 의해 상기 마스크 물질층으로 이동되는 것이 바람직하다.
상기 템플릿 상의 패턴은 건식 식각(dry etching) 및 습식 식각(wet stching) 중 어느 하나에 의해 마스크 물질층으로 이동되는 것이 바람직하다.
상기 템플릿에서 상기 마스크 물질층으로 상기 나노 패턴을 이동시킨 후에 상기 템플릿을 제거하는 단계;를 더 포함할 수도 있다.
상기 나노구조체 제조방법은 나노 구조체의 성장(growth)이 끝난 뒤에 마스크 물질 층을 제거하는 단계;를 더 포함할 수도 있다.
상기 상기 마스크 물질 층과 템플릿 물질 중 적어도 하나는 상기 노출된 기판 영역에서 우선적으로 나노구조체가 성장하도록 하는 선택되는 것이 바람직하다.
상기 나노구조체는 나노 도넛(nano-doughnuts)을 포함하는 것이 바람직하다.
상기 나노구조체는 나노 점(nano-dots)을 포함하는 것이 바람직하다.
상기 나노구조체는 나노 선(nano-wires)을 포함하는 것이 바람직하다.
상기 나노구조체는 나노 링(nano-rings)을 포함하는 것이 바람직하다.
상기 나노구조체를 성장시키는 단계는 유기금속화학증착법(metal-organic-chemical-vapour-deposition :MOCVD) 성장을 포함하는 것이 바람직하다.
상기 나노구조체를 성장시키는 단계는 MOCVD 에피택셜(epitaxial) 성장을 포함하는 것이 바람직하다.
상기 기판은 질화갈륨(gallium nitride : GaN)을 포함하는 것이 바람직하다.
상기 마스크 물질층은 절연체 및 반도체 물질 중 어느 하나를 포함하는 것이 바람직하다.
상기 마스크 물질층은 이산화규소(silicon dioxide : SiO2) 및 질화규소(silicon nitride : SiN) 중 어느 하나를 포함하는 것이 바람직하다.
상기 템플릿은 양극알루미나(anodic aluminium oxide : AAO)를 포함하는 것이 바람직하다.
상기 나노구조체의 성장을 위한 물질은 반도체 물질을 포함하는 것이 바람직하다.
상기 나노구조체의 성장을 위한 물질은 인듐 질화갈륨(indium gallium nitride : InGaN)을 포함하는 것이 바람직하다.
다른 본 발명에 따른 나노구조체 실장품(nano-structure assembly)은 기판(substrate); 및 상향식 성장 공정(bottom-up growth process)에 의해 상기 기판의 미수정(unmodified) 성장면(growth surface)에 형성된 나노구조체;를 포함하며, 상기 나노구조체는 나노 링 및 나노 도넛 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 초기에 성장된 나노구조체위에 성장된 나노구조체;를 더 포함하는 것이 바람직하다.
상기 기판은 질화갈륨(gallium nitride : GaN)을 포함하는 것이 바람직하다.
마스크 물질층은 절연체 및 반도체 물질 중 어느 하나를 포함하는 것이 바람직하다.
상기 마스크 물질층은 이산화규소(silicon dioxide : SiO2) 및 질화규소(silicon nitride : SiN) 중 어느 하나를 포함하는 것이 바람직하다.
상기 템플릿은 양극알루미나(anodic aluminium oxide : AAO)를 포함하는 것이 바람직하다.
상기 나노구조체의 성장을 위한 물질은 반도체 물질을 포함하는 것이 바람직하다.
상기 나노구조체의 성장을 위한 물질은 인듐 질화갈륨(Indium gallium nitride : InGaN)을 포함하는 것이 바람직하다.
한편, 기판 위에서 나노구조체 형성 방법은, 나노패턴을 가지는 마스크를 기판 위에 마련하는 단계; 및 나노패턴을 통해 노출된 기판 상의 영역에 나노 링 및 나노 도넛 중 어느 하나를 성장시키는 단계;를 포함한다.
상기 마스크는, 패턴화된 마스크에 대응되는 기판에서 선택적 성장을 통해 나노 링 및 나노 도넛 중 어느 하나가 형성되도록 선택되는 것이 바람직하다.
본 발명은 나노 템플릿으로부터의 나노패턴 이동을 기초로하여 마스크 물질에 원하는 나노홀을 생성하기 위한 하향식 기술의 장점을 가지고 있다. 또한 본 발명은 고품질의 결정이 성장되도록 해주는 MOCVD 에피택셜 성장 기술의 이점을 가지고 있다.
본 발명은 아래와 같은 도면을 참조하여 기술되지만, 이와 같은 실시예에 한정되지는 않는다.
도 1은 본 발명의 일 실시예에 따른 기판 위에 나노 템플릿 제조를 위한 구조물의 단면을 나타내는 단면도,
도 2는 본 발명의 다른 실시예에 따른 기판 위에 나노 템플릿 제조를 위한 구조물의 단면을 나타내는 단면도,
도 3은 본 발명의 또 다른 실시예에 따른 반도체 나노구조체 제조를 위한 구조물의 단면을 나타내는 단면도,
도 4는 도 3에 도시된 구조물에서 나노 템플릿의 나노 패턴이 마스크 물질로 이동된 이후를 나타낸 단면도,
도 5는 도 4에 도시된 구조물에서 나노 템플릿이 제거된 이후를 나타낸 단면도.
도 6은 도 5에 도시된 구조물의 기판 위에서 반도체 나노 구조체의 성장을 보여주는 단면도.
도 7은 도 6에 도시된 구조물에서 마스크 물질이 제거된 후의 기판 위의 반도체 나노 구조체를 나타낸 단면도.
도 8은 본 발명의 일 실시예에 따른 다공성 AAO 템플릿의 주사 전자 현미경(scanning electron microscope : SEM) 이미지,
도 9는 도 8의 SEM에서 측정된 나노홀(nano-holes)의 통계적 크기 분포도를 를 나타내는 그래프,
도 10은 도 8의 AAO 템플릿을 이용한 질화 갈륨(GaN)표면에서 성장한 인듐 질화갈륨(InGaN) 나노 도넛(nano-doughnuts) 구조체에 대한 주사전자현미경 이미지와 원자현미경(atomic force microscope : AFM)의 이미지,
도 11은 도 10의 나노 도넛의 통계적 크기 분포도를 나타내는 그래프,
도 12는 도 8의 AAO 템플릿을 이용한 GaN 표면에서 InGaN 나노 점의 성장을 나타내는 SEM 이미지,
도 13은 상온에서 도 10의 InGaN 나노 도넛에 대한 광루미네선스 스펙트럼을 나타내는 그래프이다.
본 실시예는 기판 위에 원하는 반도체 나노 구조체를 생산하기 위한 집적 제조 공정에 관한 것이다. 집적 공정은 나노 템플릿에서 기판 위의 마스크 필름으로 나노패턴이 이동되는 과정을 포함하고, 패턴화된 기판 위에 반도체 나노 구조체의 성장과정을 포함한다.
필름 "위에" 있는 물질을 템플릿(template)이라고 칭하는 경우는, 템플릿이 필름 바로 위에 있거나 나노 패턴화된 마스크로써 사용되기 위한 목적으로 필름 윗부분에 있는 경우를 나타낸다. 또한, 필름 "위에" 있는 물질을 템플릿이라고 칭하는 경우는, 상기 필름의 전체를 덮고 있거나 어느 한 부분을 덮고 있는 경우를 나타낸다.
도 1은 본 발명의 일 실시예에 따른, 기판 위에 나노 템플릿 제조를 위한 구조물의 단면을 나타내는 단면도를 나타낸다. 본 실시예에서 구조물(structure)(110)은 기판(substrate)(112), 마스크 물질(mask material)(114) 및 나노 템플릿 물질층(a layer of nano-template material)(116)을 포함한다. 나노 템플릿 물질(116)은 기판(112)과 마스크 물질(114)(마스크 필름) 위에 배치되어 있으며, 마스크 물질(114)은 기판(112)과 나노 템플릿 물질(116) 사이에 위치한다. 원하는 패턴은 나노 템플릿(도 1에 미도시)을 형성하기 위한 나노 템플릿 물질층(116)에 직접적으로 형성된다. 도 2의 또 다른 실시예와 같이, 원하는 패턴이 형성된 나노 템플릿(218)이 별도로(개별적으로) 제조되고, 마스크 필름(214)에 부착될 수도 있다.
도 3은 본 발명의 또 다른 실시예에 따른, 반도체 나노구조체 제조를 위한 구조물(300)의 단면을 나타낸다. 구조물(300)은 기판(332), 기판(332) 위에 있는 마스크 물질(336), 마스크 물질(336) 위에 있는 나노 템플릿(340)을 포함한다. 나노 템플릿(340)은 나노 템플릿(340)에서 마스크 물질(336)로의 나노 패턴을 이동시키기 위한 마스크 역할을 한다. 양극 알루미나(anodic aluminuim oxide : AAO)와 같은 물질이 나노 템플릿(340)으로 이용 가능하다. 예컨대 나노 템플릿(340) 위의 나노 패턴은 나노 홀(344)의 배열로 구성될 수 있다. 나노 템플릿(340) 위의 나노 패턴은 식각(etching)에 의해 마스크 물질(336)로 이동된다. 본 실시예에 의하면, 유도결합플라즈마(inductively coupled plasma : ICP) 식각이 나노 템플릿(340)에서 마스크 물질(336)으로 나노패턴을 이동시키는데 사용된다. 이외에도 화학 용매를 사용하는 습식 식각 및 이온반응을 이용하는 건식 식각 등의 다양한 식각 기술이 나노패턴 이동에 적용될 수 있음을 유의해야 한다.
나노 홀(344)의 바로 하단에 있는 마스크 물질(336)의 일부 영역들은 식각되게 된다. 때문에, 나노 패턴은 나노 템플릿(340)에서 마스크 물질(336)으로 이동하게 된다. 결과적으로, 나노 템플릿(340) 위의 나노 패턴이 마스크 물질(336)으로 복사되는 것이다.
도 4는 나노 템플릿(340)의 나노 홀(344)과 동일한 배열의 나노 홀(348)을 가지는 패턴화된 마스크 물질(338)을 나타낸다. 나노 패턴이 이동된 후에, 더 이상 남은 공정이 없는 경우 나노 템플릿(340)은 제거된다(도 5). 나노 템플릿(340)이 제거된 후에, 인듐 질화갈륨(InGaN)과 같은 반도체 물질이 패턴화된 마스크 물질(338)에 있는 나노 홀(348)을 통해 기판(332)위에 쌓이게 되며, 성장하게 된다. 이러한 InGaN 반도체 물질의 상향식 성장은 유기금속화학증착법(metal-organic-chemical-vapour-deposition :MOCVD) 체임버 등과 같은 다양한 타입의 체임버(chamber) 또는 반도체 물질이 침전되도록 하는 리액터(reactor) 내에서 수행된다.
본 실시예에서, 기판(332)은 질화갈륨(GaN) 같은 물질로 이루어져 있고, 마스크 물질(338)은 이산화규소(SiO2)로 이루어져 있다. 이산화규소는 패턴화된 마스크 물질(338)에서 반도체 물질의 성장률을 변화시키기 위해 사용된다. 이외에도 마스크 물질(338)은 질화규소 혹은 다른 반도체 물질 등의 다양한 물질들로 이루어질 수 있으며, 기판(332)과 마스크물질(338)에서 반도체 물질의 성장률을 선택적으로 만들 있다는 점을 유의해야 한다.
도 6은 기판(332) 위에 있는 반도체 나노 구조체(350)의 성장을 나타낸다. 전형적으로 직경이 100 나노미터 미만의 경우인 본 실시예에 따른 결정질의 반도체 나노 구조체(350)는 기판(332)위에서 선택적으로 성장한다. 나노구조체(350)의 배치 메커니즘은 패턴화된 기판(332)으로 애드아톰(adatom)의 이동을 기초로 한다. 패턴화된 마스크 물질(338)에 대응되는 기판(332)위의 반도체 나노 구조체(350)의 선택적 성장(selective growth)으로 인해, 반도체 나노 구조체(350)는 기판(332)의 표면에서만 형성되며, 패턴화된 마스크 물질(338)의 표면에서는 형성되지 않는다. 갈륨/인듐 원자는 이산화규소의 표면에 접착되지 않기 때문이다. 실제로, SiO2로 이루어진 패턴화된 마스크 물질(338) 표면에서 InGaN 반도체 나노 구조체(350)의 성장률은 거의 0에 가깝게 된다.
반도체 나노 구조체(350)의 성장이 끝난 후에, 패턴화된 마스크 물질(338)은 필요한 경우 제거할 수 있다(도 7). 하지만 어떤 목적을 위해, 예를들면 반도체 나노구조체의 모든 유닛(예를 들어 점 또는 도넛 등)이 각각 전자나 빛의 접촉으로 부터 차단될 것이 요구되는 경우, 절연 마스크 물질(338)을 기판(332)에 남겨놓을 수도 있다. 최종 반도체 나노구조체(350)는 패턴화된 마스크 물질(338)에 있는 나노홀(348)의 패턴에 따른 배열로 배치되게 된다. 나노 점, 나노 선, 나노 링과 같은 다양한 모양/형태의 나노 구조체는 각기 다른 성장 조건에 따라 형성됨에 유의해야 한다. 또한, 반도체 나노구조체(350)를 소자(device)에 실장하고자 하는 경우, 다른 캡 레이어(cap layer)를 반도체 나노구조체(350) 위에 성장되도록 할 수도 있다.
또한 온도, 성장압력, 유량(flow rate), 성장기간 등의 성장 조건을 조절함으로써 나노 점이나 나노 도넛 같은 다양한 반도체 나노구조체가 나노템플릿 패턴과 동일하게 만들어질 수 있다.
도 8은 나노템플릿(860)에 패턴화되어 있는 나노홀(864)들의 배열을 가진 다공성 AAO 나노템플릿(860)의 일 예에 대한 주사전자현미경(SEM) 이미지이다. 본 실시예에서, 두 단계의 산화 과정은 AAO 나노템플릿(860)의 제조에 이용된다. 우선, 약 1 마이크로미터의 알루미늄(Al) 필름이 전자빔 증착(electron beam evaporation)에 의해 GaN 에피층(epilayer) 위에 씌워진다. 그 다음에 Al 필름은 상부 80%부분 까지 산화시키기 위해 0.3M 옥살산(oxalic acid)에서 첫번째 산화과정을 거치게 되며, 그 후에 알루미나(산화 알루미늄) 층은 제거된다. 남은 20%은 알루미늄 필름은 두번째 산화과정을 거치며, 이때 모든 알루미늄 필름이 산화된다. 두번째 산화과정을 거치게 된 샘플은 나노홀(864)의 지름을 확장시키기 위해 상온에서 75분간 5wt%의 H3PO4에 담궈놓는다. 이러한 두 단계의 과정을 거친 결과, 나노홀(864)과 같은 거의 평행인 구멍이 매우 고르게 배열되고, 다공성 AAO 템플릿(860)은 기판(도 8에 미도시)에 대해 좋은 응착력을 가지게 된다. 자기 구조화된(self-constructed) 나노템플릿과 고분해능 노광기술(high-resolution lithography) 같은 인공적 패턴화 등의 다양한 방법이 AAO 나노 템플릿(860)과 같은 다공성 나노템플릿을 제조하는데 사용된다. 도 9는 나노홀(864)의 통계적 크기 분포(900)를 나타낸다. 그래프에 의하면, 본 실시예의 나노홀(864)은 일반적으로 약 60nm~100nm의 지름을 가진다는 것을 알 수 있다.
도 10은 AAO 나노템플릿(860)을 이용한 질화갈륨 기판표면(미도시)에서 성장된 인듐질화갈륨(InGaN) 나노 도넛(1004)의 SEM 이미지(1000)와 원자현미경(AFM) 이미지(1002)를 나타낸다. 도 11은 나노 도넛(1004)의 통계적 크기 분포에 대한 그래프(1100)를 나타낸다. 그래프(1100)의 영역 A는 나노 도넛(도 10의 1004)의 내부 홀의 직경에 대한 분포를, 영역 B는 나노 도넛(도 10의 1004)의 외부 링의 직경에 대한 분포를 나타낸다. 도 9의 그래프와 도 11의 그래프를 비교하면, 나노 도넛(1004)의 외부 링의 직경이 도 8의 나노 홀(864) 크기와 거의 같으며, 도 8은 나노 도넛(1004)의 상세한 배치를 나타낸다는 것을 알 수 있다. 예를 들어, InGaN 나노구조체(예컨대 나노 도넛(1004))는 고순도의 암모니아, 트리메틸갈륨(trimethylgallium) 및 트리메틸인듐(trimethylindium)을 이용하여 섭씨 750도의 MOCVD 체임버에서 성장시킬 수 있다. 여기에서 5 나노미터의 두께를 가진 InGaN 나노 구조체가 성장하는데 3분의 성장시간이 걸리는 것을 관측할 수 있다. InGaN 나노 도넛(1004)은 선택적 성장을 통해 만들 수 있다.
전술한 바와 같이, 다양한 형태의 반도체 나노구조체를 반도체 나노구조체의 성장 조건을 조절하여 동일한 나노패턴으로부터 만들 수 있다. 예를 들어, 성장 시간을 증가시킴으로써 나노 도넛(1004)용 나노 템플릿을 이용하여 InGaN 나노 점(1204)을 만들 수 있으며, 이는 도 12에 도시되어 있다.
비록 도 10에 도시된 InGaN 나노 도넛(1004)은 캡레이어(cap layer)가 씌워지지 않았지만, 도 13에서와 같이 상온에서 강한 광루미네선스(photoluminescence)를 가진다. 일반적으로 반도체 물질의 상부에는 공기중의 노출로 인해 수 나노미터에서 수백 나노미터의 두께를 가진 공핍층(depletion layer)이 존재한다. 그 결과 전자가 반도체 물질의 상부에 머물러 있기 어려워진다. 반도체 물질의 표면에 있는 일반적인 나노구조체의 광루미네선스는 매우 약하다. 이는 전자의 대부분이 반도체 물질의 상부에서 멀어져 있기 때문이다. 그러나 공핍층의 생성을 위한 캡레이어가 있는 경우, 대부분의 전자는 나노구조체 내부에 존재하게 되며 강한 광루미네선스를 가지게 된다. 본 실시예에서, 캡레이어가 없는 InGaN 나노 도넛(1004)으로부터 강한 광루미네선스는 표면 공핍층이 없는 나노 구조체 내부에서 매우 국소적으로 나타난다.
본 실시예에 따르면, 나노 구조체의 성장 형태가 상이한 나노템플릿을 이용하여 기판에 원하는 나노구조체를 생성할 수 있다. S-K 모드에서 성장과는 달리, 본 발명은 기판과 나노구조체 사이에 격자 미스매치(mismatch) 및 스트레인(strain)과 같은 특정의 호환성이 요구되지 않는다.
또한 본 실시예에 따르면, 나노 템플릿의 패턴이 나노구조체의 성장에 직접적으로 이용되는 것이 아니라 나노구조체 물질의 성장 또는 침전 전에 마스크 물질로 이동되기 때문에, 성장을 위한 나노구조체 물질과 나노템플릿 물질 사이에 비호환성의 문제를 극복할 수 있다. 나노 템플릿의 나노패턴은 나노구조체의 성장을 위한 마스크 물질로써 작용할 수 있는 두번째 혹은 세번째 물질로 이동된다는 점을 유의해야 한다.
본 실시예는, 나노 템플릿으로부터의 나노패턴 이동을 기초로하여 마스크 물질에 원하는 나노홀을 생성하기 위한 하향식 기술의 장점을 가지고 있다. 패턴화된 마스크 물질은 차례로 나노구조체의 MOCVD 성장을 위한 마스크 역할을 한다(상향식 접근법). 또한 본 실시예는 고품질의 결정이 성장되도록 해주는 MOCVD 에피택셜 성장 기술의 이점을 가지고 있다.
본 실시예에 따라 성장된 나노구조체는 미시 광전자(low-dimensional optoelectronic) 및 마이크로전자 소자의 제조 등 다양한 목적으로 사용될 수 있다.
본 발명은 일부 특정된 실시형태에 관해 상기한 바와 같이 설명하였으나, 본 발명의 보호범위나 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이나 수정이 가능함은 물론이다.
예를 들어, 또 다른 실시예로 질소 화합물반도체(nitride compound semiconductor)나 이외의 화합물 반도체 같은 또 다른 타입의 반도체 물질이 기판으로 사용될 수 있다.

Claims (10)

  1. 기판(substrate); 및
    상향식 성장 공정(bottom-up growth process)에 의해 상기 기판의 성장면(growth surface)에 형성된 나노구조체;를 포함하며,
    상기 성장면은 나노구조체의 격자 매치(lattice match)를 위한 수정이 행해지지 않았으며, 상기 나노구조체는 나노링 및 나노 도넛 중 어느 하나를 포함하는 것을 특징으로 하는 나노구조체 실장품(nano-structure assembly).
  2. 제 1 항에 있어서,
    초기에 성장된 나노구조체위에 성장된 나노구조체;를 더 포함하는 것을 특징으로 하는 나노구조체 실장품.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 질화갈륨(gallium nitride : GaN)을 포함하는 것을 특징으로 하는 나노구조체 실장품.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    마스크 물질층은 절연체 및 반도체 물질 중 어느 하나를 포함하는 것을 특징으로 하는 나노구조체 실장품.
  5. 제 4 항에 있어서,
    상기 마스크 물질층은 이산화규소(silicon dioxide : SiO2) 및 질화규소(silicon nitride : SiN) 중 어느 하나를 포함하는 것을 특징으로 하는 나노구조체 실장품.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    템플릿은 양극알루미나(anodic aluminium oxide : AAO)를 포함하는 것을 특징으로 하는 나노구조체 실장품.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 나노구조체의 성장을 위한 물질은 반도체 물질을 포함하는 것을 특징으로 하는 나노구조체 실장품.
  8. 제 7 항에 있어서,
    상기 나노구조체의 성장을 위한 물질은 인듐 질화갈륨(Indium gallium nitride : InGaN)을 포함하는 것을 특징으로 하는 나노구조체 실장품.
  9. 나노패턴을 가지는 마스크를 기판 위에 마련하는 단계; 및
    나노패턴을 통해 노출된 기판 상의 영역에 나노 링 및 나노 도넛 중 어느 하나를 성장시키는 단계;를 포함하는 기판 위에서의 나노구조체 형성방법
  10. 제 9 항에 있어서,
    상기 마스크는, 패턴화된 마스크에 대응되는 기판에서 선택적 성장을 통해 나노 링 및 나노 도넛 중 어느 하나가 형성되도록 선택되는 것을 특징으로 하는 기판 위에서의 나노구조체 형성방법.
KR1020117014400A 2004-08-31 2004-08-31 나노구조체 및 그의 제조 방법 KR101169307B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2004/000274 WO2006025793A1 (en) 2004-08-31 2004-08-31 Nanostructures and method of making the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006028A Division KR101199254B1 (ko) 2004-08-31 2004-08-31 나노구조체 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110093906A true KR20110093906A (ko) 2011-08-18
KR101169307B1 KR101169307B1 (ko) 2012-07-30

Family

ID=36000340

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117014400A KR101169307B1 (ko) 2004-08-31 2004-08-31 나노구조체 및 그의 제조 방법
KR1020077006028A KR101199254B1 (ko) 2004-08-31 2004-08-31 나노구조체 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077006028A KR101199254B1 (ko) 2004-08-31 2004-08-31 나노구조체 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US20080318003A1 (ko)
JP (1) JP2008511985A (ko)
KR (2) KR101169307B1 (ko)
CN (1) CN101065831B (ko)
TW (1) TW200607753A (ko)
WO (1) WO2006025793A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443265B (zh) 2006-03-08 2014-03-26 昆南诺股份有限公司 在硅上无金属合成外延半导体纳米线的方法
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR101549270B1 (ko) * 2007-01-12 2015-09-01 큐나노 에이비 질화물 나노와이어 및 이의 제조 방법
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
JP5515079B2 (ja) * 2007-11-27 2014-06-11 学校法人上智学院 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法
KR100987331B1 (ko) * 2008-04-30 2010-10-13 성균관대학교산학협력단 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
US8518837B2 (en) * 2008-09-25 2013-08-27 The University Of Massachusetts Method of producing nanopatterned articles using surface-reconstructed block copolymer films
KR101588852B1 (ko) * 2008-10-31 2016-01-26 삼성전자주식회사 반도체 소자 및 그 형성방법
CN101574670B (zh) * 2009-06-05 2011-06-08 东华大学 一种三维纳米负载型催化剂的制备方法
DE102009024311A1 (de) * 2009-06-05 2011-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2011109702A2 (en) * 2010-03-05 2011-09-09 Cornell University Monocrystalline epitaxially aligned nanostructures and related methods
JP2011243769A (ja) * 2010-05-19 2011-12-01 Tokyo Electron Ltd 基板のエッチング方法、プログラム及びコンピュータ記憶媒体
CN101870453A (zh) * 2010-05-19 2010-10-27 中国科学院半导体研究所 半导体纳米柱阵列结构的制作方法
CN101830430B (zh) * 2010-05-24 2013-03-27 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
US9751755B2 (en) * 2010-10-21 2017-09-05 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US8961799B2 (en) 2010-10-21 2015-02-24 Hewlett-Packard Development Company, L.P. Nano-structured surface
WO2012054043A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
JP5932664B2 (ja) * 2010-12-08 2016-06-08 エルシード株式会社 Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR20130002527A (ko) 2011-06-29 2013-01-08 엘지이노텍 주식회사 나노와이어 제조방법
KR101220243B1 (ko) 2011-08-22 2013-01-09 국민대학교산학협력단 미세구조 및 그 제조 방법
TW201310081A (zh) * 2011-08-25 2013-03-01 Nat Univ Tsing Hua 微奈米複合結構及其製作方法
CN102290435B (zh) * 2011-09-14 2013-11-06 青岛理工大学 一种大面积量子点及其阵列制造方法
TWI480225B (zh) * 2011-12-22 2015-04-11 Ind Tech Res Inst 分子檢測感測器之微奈米金屬結構及其製作方法
GB201507665D0 (en) * 2015-05-05 2015-06-17 Seren Photonics Ltd Semiconductor templates and fabrication methods
CN105810848B (zh) * 2016-03-16 2017-12-19 京东方科技集团股份有限公司 一种量子点层的制备方法及含有量子点层的qled显示装置、制备方法
CN105870358B (zh) * 2016-04-08 2017-11-28 武汉华星光电技术有限公司 一种散射层的制备方法、有机发光二极管
US9985253B2 (en) 2016-04-08 2018-05-29 Wuhan China Star Optoelectronics Technology Co., Ltd. Method of manufacturing light scattering layer and organic light-emitting diode
US10340143B1 (en) * 2018-06-12 2019-07-02 Lam Research Corporation Anodic aluminum oxide as hard mask for plasma etching
CN111082307B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种低应力高导热半导体衬底及其制备方法
JP7384273B2 (ja) * 2020-04-15 2023-11-21 富士通株式会社 半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202164A (ja) * 1993-12-28 1995-08-04 Furukawa Electric Co Ltd:The 半導体微細構造の製作方法
JPH08250746A (ja) * 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5747180A (en) * 1995-05-19 1998-05-05 University Of Notre Dame Du Lac Electrochemical synthesis of quasi-periodic quantum dot and nanostructure arrays
US6016217A (en) * 1995-06-30 2000-01-18 Cms Mikrosystene Gmbh Chemnitz Micro swivel actuators and a procedure for the production of the same
JP2923753B2 (ja) * 1996-08-21 1999-07-26 工業技術院長 Ｉｉｉ族原子層の形成方法
US6680214B1 (en) * 1998-06-08 2004-01-20 Borealis Technical Limited Artificial band gap
US6558995B1 (en) * 1998-07-31 2003-05-06 Emory University Holographic, laser-induced fabrication of indium nitride quantum wires and quantum dots
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
FR2792988B1 (fr) * 1999-04-28 2001-08-03 Vernet Sa Cartouche de robinet mitigeur a limitation de temperature
AUPQ064999A0 (en) * 1999-05-28 1999-06-24 Commonwealth Scientific And Industrial Research Organisation Patterned carbon nanotube films
JP3387897B2 (ja) * 1999-08-30 2003-03-17 キヤノン株式会社 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス
US6440637B1 (en) * 2000-06-28 2002-08-27 The Aerospace Corporation Electron beam lithography method forming nanocrystal shadowmasks and nanometer etch masks
US6692568B2 (en) * 2000-11-30 2004-02-17 Kyma Technologies, Inc. Method and apparatus for producing MIIIN columns and MIIIN materials grown thereon
US6518194B2 (en) * 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6586095B2 (en) * 2001-01-12 2003-07-01 Georgia Tech Research Corp. Semiconducting oxide nanostructures
US6709622B2 (en) * 2001-03-23 2004-03-23 Romain Billiet Porous nanostructures and method of fabrication thereof
GB0107410D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Electronic devices comprising thin-film transistors,and their manufacture
JP4647812B2 (ja) * 2001-03-23 2011-03-09 財団法人神奈川科学技術アカデミー 陽極酸化ポーラスアルミナの製造方法
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US7267859B1 (en) * 2001-11-26 2007-09-11 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
EP1461596B1 (en) * 2001-11-30 2013-07-17 Northwestern University Direct write nanolithographic deposition of nucleic acids from nanoscopic tips
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
AU2003289065A1 (en) * 2002-12-21 2004-07-14 Juridical Foundation Osaka Industrial Promotion Organization Oxide nanostructure, method for producing same, and use thereof

Also Published As

Publication number Publication date
JP2008511985A (ja) 2008-04-17
WO2006025793A1 (en) 2006-03-09
US20080318003A1 (en) 2008-12-25
CN101065831B (zh) 2011-05-04
TW200607753A (en) 2006-03-01
CN101065831A (zh) 2007-10-31
KR101169307B1 (ko) 2012-07-30
KR101199254B1 (ko) 2012-11-09
KR20070069144A (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
US8691011B2 (en) Method for metal-free synthesis of epitaxial semiconductor nanowires on si
TWI452186B (zh) 使用一奈米結構模板製造單晶半導體材料之技術
CN106350783B (zh) 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜
US20060270201A1 (en) Nano-air-bridged lateral overgrowth of GaN semiconductor layer
KR100301116B1 (ko) 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
TW201030837A (en) Method of at least partially releasing an epitaxial layer
Chen et al. Fabrication of sub-100 nm patterns in SiO2 templates by electron-beam lithography for the growth of periodic III–V semiconductor nanostructures
US9355840B2 (en) High quality devices growth on pixelated patterned templates
US20110263108A1 (en) Method of fabricating semiconductor quantum dots
KR100987331B1 (ko) 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
KR100803053B1 (ko) 주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
KR20130017684A (ko) Ｃｏｌｌｏｉｄａｌ ｌｉｔｈｏｒｇｒａｐｈｙ를 이용한 ＧａＡｓ 나노선
US9218965B2 (en) GaN epitaxial growth method
JP2011124583A (ja) ナノ構造体集合体及びナノ構造体の形成方法
JP2000150391A (ja) 集束イオンビームのマスク加工による結晶の選択成長法
Mrad et al. Controlled SOI nanopatterning for GaN pendeo-epitaxy
JP2006005205A (ja) 多孔構造体及びその製造方法
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) 三次元微細加工基板
Zacharias et al. From Ordered Arrays of Nanowires to Controlled Solid State Reactions
Grützmacher et al. Epitaxy of ordered arrays of semiconductor nanostructures on substrates patterned by EUV interference and e-beam lithography
JP2004281953A (ja) 微細構造の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180615

Year of fee payment: 7