JP4814562B2 - ナノ構造の作製方法 - Google Patents

ナノ構造の作製方法 Download PDF

Info

Publication number
JP4814562B2
JP4814562B2 JP2005194872A JP2005194872A JP4814562B2 JP 4814562 B2 JP4814562 B2 JP 4814562B2 JP 2005194872 A JP2005194872 A JP 2005194872A JP 2005194872 A JP2005194872 A JP 2005194872A JP 4814562 B2 JP4814562 B2 JP 4814562B2
Authority
JP
Japan
Prior art keywords
layer
gaas
opening
fine particles
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005194872A
Other languages
English (en)
Other versions
JP2007007827A (ja
Inventor
功太 舘野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005194872A priority Critical patent/JP4814562B2/ja
Publication of JP2007007827A publication Critical patent/JP2007007827A/ja
Application granted granted Critical
Publication of JP4814562B2 publication Critical patent/JP4814562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明はナノ構造の作製方法に関し、特に、金属針または金属微粒子を用いてナノオーダーの結晶構造を作製する方法に適用して好適なものである。
ナノサイズのヘテロ構造を選択的に作製する方法として、非特許文献1に開示されているように、電子ビームリソグラフィー技術を用いてマスクを基板上に形成し、その基板上に選択的に結晶成長させる方法がある。また、非特許文献2に開示されているように、金属微粒子を用いてVLS(Vaper Liquid Solid)成長にて基板上にナノワイヤを作製する方法もある。
このVLS成長では、SiまたはGaAsなどの化合物半導体上にAuなどの金属微粒子を形成し、Auなどの金属との共晶による融点の低下を利用し、金属微粒子の下に選択的に結晶成長を起こさせることができる。このVLS成長では、[111]B方向に柱状構造が成長し、成長条件によっては、柱の径が長さ方向で一定なナノワイヤを形成することができる。このナノワイヤは、格子定数の異なる基板上へも作製が可能であり、また、ヘテロ接合やpn接合などを作ることができる。
J.Motohisa,J.Noborisaka,J.Takeda,M.Inari,T.Fukui,"Catalyst−free selective−area MOVPE of semiconductor nanowires on (111)B oriented substrates",Journal of Crystal Growth 272(2004)180−185 Kenji.Hiruma,Hisaya Murakoshi,Masamitsu Yazawa,Toshio Katsuyama,"Self−organized growth of GaAs/InAs heterostructure nanocylinders by organometallic vapor phase epitaxy",Journal of Crystal Growth 163(1996)226−231
しかしながら、従来のナノ構造の作製方法では、双晶などの結晶欠陥が形成され、そこでの電流特性の劣化や光吸収が懸念されるため、実用上適した方法とは言えなかった。また、従来のVLS成長では、ナノワイヤが基板上に突出した形状で作製されるため、基板上に段差が形成され、その後のリソグラフィーを用いたナノワイヤの加工や再成長工程において、結晶品質の劣化を招くという問題があった。
そこで、本発明の目的は、結晶欠陥を抑制しつつ、ナノレベルの結晶成長を行わせるとともに、結晶成長後の平坦性を確保することが可能なナノ構造の作製方法を提供することである。
上述した課題を解決するために、請求項1に係るナノ構造の作製方法によれば、素材に接触させたナノサイズの金属微粒子を加熱しながら反応ガスを供給し、前記金属微粒子と前記素材との接触部分に形成される液化した合金に前記素材を溶け込ませながら前記反応ガスと反応させて気化させることにより、前記素材の表面にナノサイズの開口部を形成する工程と、前記素材に接触させた前記金属微粒子を加熱しながら原料ガスを供給することにより、ナノ構造体を前記金属微粒子との接触部分に形成される液化した合金内で過飽和状態に移行させ、前記ナノ構造体を前記開口部内に析出させ、前記原料ガスの種類を変えながら前記開口部内に結晶成長させることにより、前記開口部内にヘテロ構造を形成する工程とを備えることを特徴とする。
また、請求項2に係るナノ構造の作製方法によれば、素材にナノサイズの先端を接触させた金属針を加熱して前記素材を蒸発させることにより、前記素材の表面にナノサイズの開口部を形成する工程、又は、前記素材にナノサイズの先端を接触させた金属針を加熱しながら反応ガスを供給し、前記金属針と前記素材との接触部分に形成される液化した合金に前記素材を溶け込ませながら前記反応ガスと反応させて気化させることにより、前記素材の表面にナノサイズの開口部を形成する工程と、前記素材に接触させた前記金属針を加熱しながら原料ガスを供給することにより、ナノ構造体を前記金属針との接触部分に形成される液化した合金内で過飽和状態に移行させ、前記ナノ構造体を前記開口部内に析出させる工程とを備えることを特徴とする。
これら請求項1及び請求項2に係るナノ構造の作製方法によると、ナノ構造体が形成される素材にエッチングダメージを及ぼすことなく、ナノ構造体を開口部内に埋め込むことができる。このため、欠陥を抑制しつつ、ナノ構造体を形成することが可能となるとともに、ナノ構造体の作製後の平坦性を確保することができる。なお、ナノサイズとはナノオーダーのサイズを言い、具体的には、1〜1000nmの範囲を言う。
また、請求項に係るナノ構造の作製方法によれば、前記原料ガスの種類を変えながら前記開口部内に結晶成長させることにより、前記開口部内にヘテロ構造を形成することを特徴とする。
これにより、原料ガスの種類を変えることで、ヘテロ構造を開口部内に埋め込むことができ、結晶欠陥を抑制しつつ、ヘテロ構造を形成することが可能となるとともに、ヘテロ構造の作製後の平坦性を確保することができる。
また、請求項4に係るナノ構造の作製方法によれば、前記開口部内に成長させるナノ構造体は、半導体、金属または誘電体であることを特徴とする。
これにより、原料ガスの種類を変えることで、ナノサイズのヘテロ構造を開口部内に埋め込んだり、ナノサイズの磁性体を開口部内に埋め込んだり、ナノサイズの誘電体を開口部内に埋め込んだりすることができる。このため、平坦性を確保しつつ、ナノサイズの高品質な発光デバイスや受光デバイスを作製したり、高品質な磁性体応用素子やフォトニック結晶素子を所定の位置に精度よく形成したりすることができ、様々の分野に高性能なデバイスを提供することが可能となる。
以上説明したように、本発明によれば、先端がナノサイズの金属針またはナノサイズの金属微粒子を接触させながら開口部内に結晶成長を行わせることにより、格子定数が異なる場合においても、表面の平坦性を確保しつつ、ナノサイズの高品質な発光および受光デバイスを位置制御性よく作製したり、高品質な磁性体応用素子やフォトニック結晶素子を所定の位置に精度よく形成したりすることができ、様々の分野に高性能なデバイスを提供することが可能となる。
以下、本発明の実施形態に係るナノ結晶成長方法および装置について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係るナノ結晶構造の作製方法を示す斜視図、図2は、図1のナノ結晶構造の作製方法を拡大して示す断面図である。
図1および図2(a)において、GaAs基板11上には、エピタキシャル成長にてGaAs層12が成膜されている。そして、GaAs層12の表面にはAu微粒子13が形成されている。なお、Au微粒子13の直径はナノサイズに設定することができ、例えば、10nmとすることができる。また、ナノサイズのAu微粒子13をGaAs層12の表面に形成する方法としては、例えば、GaAs層12上の全面にAuを蒸着した後、500〜600℃の温度でアニールすることにより、Au微粒子13を自己形成させる方法、電子ビームリソグラフィー技術を用いたパターニング、あるいはナノサイズのAu微粒子13を含む溶液をGaAs層12の表面に塗布する方法などを用いることができる。
次に、図2(b)に示すように、Au微粒子13を加熱し、例えば、Au微粒子13の温度を500℃に上昇させる。そして、反応ガスG1をAu微粒子13に供給し、GaAs層12のGaAsをAu微粒子13に溶け込ませながら、GaAs層12のGaAsを反応ガスG1と反応させることにより、Au微粒子13内のGaAsをエッチングし、その結果Au微粒子13が沈み込んだ凹部14がGaAs層12に形成される。なお、GaAsと反応させるための反応ガスG1としては、例えば、CBr4を用いることができる。
ここで、反応ガスG1としてCBr4を用いた場合、CBr4は低温であるためGaAs層12を直接エッチングする速度は小さい。一方、Au微粒子13が配置された部分では、Au微粒子13とGaAs層12との接触部分から徐々に合金が形成される。そして、AuとGaAsとの合金は、それぞれの単体として存在するAuおよびGaAsよりも液化する温度が低下する。そして、500℃の温度では、AuとGaAsとの合金は液化するため、Au微粒子13に溶け込んだGaAsとCBr4との反応速度は増大する。また、CBr4は、AuよりもGaおよびAsとの反応性が高い。この結果、GaAsが溶け込んだAu微粒子13にCBr4を供給することにより、GaAsをCBr4と反応させながら、Au微粒子13内GaAsを選択的に除去することができる。
そして、Au微粒子13に溶け込んだGaAsの濃度が低下すると、Au微粒子13中のGaAsの溶解度を維持するため、Au微粒子13とGaAs層12との界面ではGaAs層12のGaAsが連続的に溶け出す。このため、Au微粒子13がGaAs層12内に沈み込むようにして凹部14がGaAs層12に形成される。
実際にAu微粒子13をGaAs層12の表面に形成した後、水素雰囲気中で500℃の温度にてCBr4を5×10-6mol/minの流量だけ挿入すると、Au微粒子13の配置位置で選択的にGaAs層12のエッチングが行われていることを確認した。なお、反応ガスG1としてはCBr4の他、GaAsをエッチング可能なHClやBr2などのハロゲン系ガスや、GaAsと反応し易いエチレンなどの有機分子などでもよい。
次に、図2(c)に示すように、Au微粒子13の温度を500℃に保ったまま、GaAsの原料となる原料ガスG2を供給することにより、Au微粒子13とGaAs層12との界面にGaAsを成長させ、凹部14上にGaAsワイヤ層15を形成する。なお、GaAsの原料となる原料ガスG2としては、例えば、TMGaおよびAsH3を用いることができる。そして、Au微粒子13の温度を500℃に保ったままで、TMGaおよびAsH3をAu微粒子13に供給すると、Au微粒子13に溶け込んだGaAsの濃度が飽和する。この結果、Au微粒子13とGaAs層12との界面にGaAsが成長し、凹部14上にGaAsワイヤ層15を形成することができる。ここで、GaAsワイヤ層15の成長時間を調整し、GaAs層12の表面の位置でGaAsワイヤ層15の成長を終了させることにより、凹部14内に埋め込まれたGaAsワイヤ層15を平坦化することができる。
また、GaAsと結晶構造が同じで格子定数の近いAlGaAsなどを凹部14内に成長させる場合、Au微粒子13の周囲にはGaAs層12から続くGaAsの結晶が成長中に常に存在することから、双晶などの積層欠陥が形成されることを防止することができ、結晶品質を向上させることが可能となる。
なお、上述した実施形態では、GaAsワイヤ層15をGaAs層12に埋め込む方法について説明したが、GaAs以外にも、Si、Ge、GaInN、AlGaAs、GaInPなどの半導体に適用してもよい。また、GaAsとの間で合金を形成させるためにAu微粒子13を用いる方法を例にとって説明したが、GaAsとの間で合金が形成可能な金属ならば、Au以外の金属を用いるようにしてもよい。
図3は、本発明の第2実施形態に係るナノ結晶構造の作製方法を示す断面図である。
図3(a)において、GaAs基板21上には、エピタキシャル成長にてAl0.4Ga0.6As層22が成膜されている。そして、Al0.4Ga0.6As層22の表面にはAu微粒子23が形成されている。なお、Au微粒子23の直径はナノサイズに設定することができ、例えば、10nmとすることができる。
次に、図3(b)に示すように、Au微粒子23を加熱し、例えば、Au微粒子23の温度を500℃に上昇させる。そして、反応ガスG11をAu微粒子23に供給し、Al0.4Ga0.6As層22のAlGaAsをAu微粒子23に溶け込ませながら、Al0.4Ga0.6As層22のAlGaAsを反応ガスG11と反応させることにより、Au微粒子23内のAlGaAsをエッチングし、Au微粒子23がAl0.4Ga0.6As層22内に沈み込んだ凹部24をAl0.4Ga0.6As層22に形成する。なお、AlGaAsと反応させるための反応ガスG11としては、例えば、CBr4を用いることができる。
ここで、Au微粒子23に溶け込んだAlGaAsの濃度がエッチングにより低下すると、Au微粒子23中のAlGaAsの溶解度を維持するため、Au微粒子23とAl0.4Ga0.6As層22との界面ではAl0.4Ga0.6As層22のAlGaAsが連続的に溶け出す。このため、Au微粒子23がAl0.4Ga0.6As層22内に沈み込むようにして凹部24がAl0.4Ga0.6As層22に形成される。
次に、図3(c)に示すように、Au微粒子23の温度を500℃に保ったまま、種類の異なる原料ガスG12を順次供給することにより、凹部24内に埋め込まれたヘテロ構造を成長させる。すなわち、原料ガスG12の種類を変えながらAu微粒子23の周囲に原料ガスG12を供給することにより、Au微粒子23が触媒となって成長が起こり、Au微粒子23を押し上げながらAl0.2Ga0.8As層25、GaAs層26、Al0.2Ga0.8As層27およびInPワイヤ層28が順次形成される。
次に、図3(d)に示すように、塩酸水溶液を用いたウェットエッチングにてInPワイヤ層28を選択的に除去することにより、Au微粒子23を同時に除去し、凹部24内に埋め込まれたナノサイズのヘテロ構造を平坦化する。
実際には、Au微粒子をAl0.4Ga0.6As層22の表面に形成した後、水素雰囲気中で500℃の温度にてCBr4を5×10-6mol/minの流量で2分間だけ導入し、50nmの深さの凹部をAlGaAs層に形成した。引き続き、TMGa、TMAlおよびAsH3をそれぞれ0.8×10-5mol/min、0.2×10-5mol/min、6×10-4mol/minの流量で20秒間、TMGa、AsH3をそれぞれ1×10-5mol/min、6×10-4mol/minの流量で3秒間、TMGa、TMAlおよびAsH3をそれぞれ0.8×10-5mol/min、0.2×10-5mol/min、6×10-4mol/minの流量で20秒間、TMInおよびPH3をそれぞれ1×10-5mol/min、6×10-4mol/minの流量で10秒間順次供給した。これにより、AlGaAs層中に直径が10nmで高さが10nmの円柱状のGaAs量子ナノ構造が形成された。InP除去後、このサンプルを室温でフォトルミネッセンス測定したところ、750nmにシャープな発光ピークを確認した。
図4は、本発明の第3実施形態に係るナノ結晶構造の作製方法を示す断面図、図5は、図4のナノ結晶構造の作製方法を拡大して示す断面図である。
図4および図5(a)において、GaAs基板41上には、エピタキシャル成長にてAl0.4Ga0.6As層42が成膜されている。また、この基板上には、先端がナノサイズのAu針43が配置されるとともに、Au針43の近傍には、Au針43に原料ガスを導入する原料ガス導入管33が配置されている。
次に、図5(b)に示すように、Au針43を加熱しながら、Au針43をAl0.4Ga0.6As層42の表面に接触させ、Al0.4Ga0.6As層42を蒸発させることにより、Al0.4Ga0.6As層42に凹部44を形成する。あるいは、加熱されたAu針43をAl0.4Ga0.6As層42の表面に接触させながら、反応ガスG21をAu針43の周囲に供給し、Al0.4Ga0.6As層42のAlGaAsをAu針43に溶け込ませながら、Al0.4Ga0.6As層42のAlGaAsを反応ガスG21と反応させることにより、Au針43のAlGaAsを気化させ、Al0.4Ga0.6As層42に凹部44を形成してもよい。
次に、図5(c)に示すように、加熱されたAu針43をAl0.4Ga0.6As層42の表面に接触させながら、種類の異なる原料ガスG22をAu針43に順次供給することにより、凹部44内に埋め込まれたヘテロ構造を成長させる。すなわち、原料ガスG22の種類を変えながらAu針43に原料ガスG22を供給することにより、Al0.2Ga0.8As層45、GaAs層46およびAl0.2Ga0.8As層47を順次形成する。そして、図5(d)に示すように、Al0.2Ga0.8As層47上からAu針43を離す。ここで、凹部44の深さまたはヘテロ構造の成長時間を調整し、Al0.4Ga0.6As層42の表面の位置でヘテロ構造の成長を終了させることにより、凹部44内に埋め込まれたヘテロ構造を平坦化することができる。
図6(a)は、図5のナノ結晶構造の作製方法を面発光レーザに適用した構成を示す断面図、図6(b)は、図6(a)の活性層53を拡大して示す断面図である。
図6において、p型GaAs基板51上に分布帰還形ブラッグ反射鏡52を形成した。なお、分布帰還形ブラッグ反射鏡52としては、例えば、30ペアのp型GaAs/AlAs層の積層構造を用いることができ、膜厚を調整してピーク反射率を1300nm(λ)とすることができる。また、分布帰還形ブラッグ反射鏡52の製造方法としては、例えば、MOVPE(有機金属気層成長)法を用いることができ、成長温度は700℃に設定することができる。
次に、MOVPE法にて光学長がλ/2となるようにGaAs層53aを分布帰還形ブラッグ反射鏡52上に積層し、その後に温度を室温に下げた。
次に、図4に示すような系が装備されたチャンバにこの成長基板を真空搬送し、900℃に加熱されたAu針をGaAs層53aの表面に接触させながら、GaAs層53aに開口部を形成した。なお、開口部のサイズは、例えば、幅が20nm、深さが50nmとすることができる。また、図6の構成では、GaAs層53aに開口部を形成する場合、Au針の温度を900℃と高温に設定することで、GaAs層53aのGaAsを選択的に蒸発させた。その後、Au針の温度を700℃に降下させ、開口部内のGaAs層53aにAu針を接触させながら、TMGa、TMInおよびAsH3をAu針に供給することにより、Ga0.4In0.6Asドット層53bを開口部内に成長させた。
次に、MOVPE反応炉にこの成長基板を再び真空搬送し、成長温度を700℃に設定した。続いて光学長がλ/2となるようにGaAs層を成長した後、分布帰還形ブラッグ反射鏡54およびn型GaAs層55を順次形成した。なお、分布帰還形ブラッグ反射鏡54としては、例えば、25ペアのn型GaAs/AlAs層の積層構造を用いることができる。そして、光を出射させる開口部56aが設けられたn型電極56をn型GaAs層55上に形成するとともに、p型GaAs基板51の裏面にp型電極57を形成した。
そして、透過型電子顕微鏡にて量子井戸活性層53を観察した結果、Ga0.4In0.6Asドット層53bには格子欠陥は見られなかった。また、直径が20μmのメサを作製し、電極を形成して電流−電圧特性を観察したところ、典型的なダイオード特性が見られた。発光に関しては、70Kにおいて、1個のGa0.4In0.6Asドット層53bから単一光子が連続的に得られることを確認した。また、Ga0.4In0.6Asドット層53bが1010cm-2と高密度に配列された構造では、50μAの電流で室温レーザ発振を確認することができた。
図7(a)は、本発明の第4実施形態に係るナノ結晶構造を示す斜視図、図7(b)は、図7(a)の一部を拡大して示す断面図、図8は、図7のナノ結晶構造の作製方法を拡大して示す断面図である。
図7および図8(a)において、先端がナノサイズのMo針72をSi基板71上に配置する。
次に、図8(b)に示すように、Mo針72を1000℃に加熱しながら、水素雰囲気中でMo針72をSi基板71の表面に接触させ、Si基板71の表面を選択的に蒸発させることにより、Si基板71に開口部73を形成する。あるいは、加熱されたMo針72をSi基板71の表面に接触させながら、反応ガスG31をMo針72に供給し、Si基板71のSiをMo針72に溶け込ませながら、Si基板71のSiを反応ガスG31と反応させることにより、Mo針72のSiをエッチングし、Si基板71に開口部73を形成してもよい。
次に、図8(c)に示すように、Mo針72を400℃に加熱しながらSi基板71の表面に接触させ、磁性体74の原料となる原料ガスG32をMo針72に供給することにより、原料ガスG32を分解させ、開口部73内に埋め込まれた磁性体74を析出させる。なお、磁性体74の原料となる原料ガスG32としては、例えば、コバルト(II)アセチルアセトネイト(Co(acac)2)を用いることができ、これにより、金属Coを開口部73内に作製することができる。そして、図8(d)に示すように、磁性体74上からMo針72を離す。ここで、開口部73の深さまたは磁性体74の成長時間を調整し、Si基板71の表面の位置で磁性体74の成長を終了させることにより、開口部73内に埋め込まれた磁性体74を平坦化することができる。
以上の工程を繰り返すことにより、図7に示すように、複数の磁性体74のナノ構造をSi基板71に埋め込んだ。そして、走査型磁気力顕微鏡にて磁性体74を観察した結果、磁性体74が磁気的に分離されていることを確認した。これにより、強磁性金属であるCoを、非磁性体で半導体であるSiにナノサイズのオーダーで埋め込むことができ、磁性記録媒体やスピントロニクス応用のための基本的な構造を作製することができる。なお、Si基板71には、Coなどの磁性体74の他、Ni、Co、Dyなどの金属を埋め込むようにしてもよい。また、磁性体74を埋め込む媒体としては、Si基板71の他、GeやGaAsなどの半導体を用いるようにしてもよく、SiO2、SiN、Al23などの絶縁体を用いるようにしてもよい。
図9は本発明の第5実施形態に係るナノ結晶構造を示す斜視図、図10は、図9のナノ結晶構造の作製方法を拡大して示す断面図である。
図9および図10(a)において、Si基板91上にはSiO2層92を介してSi層93が形成され、SOI(Silicon On Insulator)構造が形成されている。そして、Si層93上に電子ビームリソグラフィー技術を用いてAu膜をパターニングすることにより、Si層93上にAuパターン94を形成した。なお、Auパターン94の形状は円形とすることができる。また、Auパターン94の直径はナノサイズに設定することができ、例えば、100nmとすることができる。また、Auパターン94の膜厚は、例えば、50nmとすることができる。また、Auパターン94は、例えば、5×5のアレイ状に配列することができる。
次に、図10(b)に示すように、Auパターン94を加熱し、例えば、Auパターン94の温度を600℃に上昇させる。そして、水素雰囲気中でNF3をAuパターン94に供給し、Si層93のSiをAuパターン94に溶け込ませながら、Si層93のSiをAuパターン94を介してNF3と反応させることにより、Auパターン94のSiをエッチングし、Auパターン94をSi層93内に沈み込ませるようにして開口部95をSi層93に形成する。
ここで、Auパターン94内のSiはエッチングによりSi濃度が減少すると、Auパターン94中のSiの溶解度を維持するため、Auパターン94とSi層93との界面でSi層93のSiが連続的に溶け出す。このため、Auパターン94がSi層93内に沈み込むようにして開口部95がSi層93に形成される。
次に、図10(c)に示すように、Auパターン94の温度を600℃に保ったまま、SiH4とNH3とをAuパターン94に供給することにより、Auパターン94に溶け込んだSiの濃度を飽和させ、開口部95内にSiNX層96を析出させる。ここで、開口部95の深さまたはSiNX層96の成長時間を調整し、Si層93の表面の位置でSiNX層96の成長を終了させることにより、開口部95内に埋め込まれたSiNX層96を平坦化することができる。そして、図10(d)に示すように、選択エッチングによりSiNX層96上のAuパターン94を除去する。このSiNX層96が埋め込まれた構造(図9)の反射率を測定したところ、700nmの付近に90%の反射率を持つ領域があることが判った。これにより、絶縁体であるSiNX層96を、非磁性体で半導体であるSi層93にナノサイズのオーダーで埋め込むことができ、フォトニック結晶素子応用のための基本的な構造を作製することができる。
なお、Si層93には、SiNX層96の他、SiO2、Al23などの絶縁体を埋め込むようにしてもよい。また、SiNX層96などの絶縁体を埋め込む媒体としては、Si層93の他、GeやGaAsなどの半導体を用いるようにしてもよい。
本発明のナノ結晶成長方法は、ナノサイズの高品質な発光および受光デバイスを位置制御性よく作製することができ、Si上に作製された集積回路やフォトニック結晶上などに化合物半導体で作製されるナノレベルの発光受光素子を品質よく簡単に作り込むことができる。
本発明の第1実施形態に係るナノ結晶構造の作製方法を示す斜視図である。 図1のナノ結晶構造の作製方法を拡大して示す断面図である。 本発明の第2実施形態に係るナノ結晶構造の作製方法を示す断面図である。 本発明の第3実施形態に係るナノ結晶構造の作製方法を示す断面図である。 図4のナノ結晶構造の作製方法を拡大して示す断面図である。 図6(a)は、図5のナノ結晶構造の作製方法を面発光レーザに適用した構成を示す断面図、図6(b)は、図6(a)の活性層53を拡大して示す断面図である。 図7(a)は、本発明の第4実施形態に係るナノ結晶構造を示す斜視図、図7(b)は、図7(a)の一部を拡大して示す断面図である。 図7のナノ結晶構造の作製方法を拡大して示す断面図である。 本発明の第5実施形態に係るナノ結晶構造を示す斜視図である。 図9のナノ結晶構造の作製方法を拡大して示す断面図である。
符号の説明
11、21、41 GaAs基板
12、26、42、46、53a GaAs層
13、23 Au微粒子
14、24、44 凹部
15 GaAsワイヤ層
G1、G11、G21、G31 反応ガス
G2、G12、G22、G32 原料ガス
22 Al0.4Ga0.6As層
25、27、45、47 Al0.2Ga0.8As層
28 InPワイヤ層
43 Au針
33 原料ガス導入管
51 p型GaAs基板
52、54 分布帰還形ブラッグ反射鏡
53 量子井戸活性層
53b Ga0.4In0.6Asドット層
55 n型GaAs層
56 n型電極
56a、95 開口部
57 p型電極
71 Si基板
72 Mo針
73 開口部
74 磁性体
91 Si基板
92 SiO2
93 Si層
94 Auパターン
96 SiNX

Claims (4)

  1. 素材に接触させたナノサイズの金属微粒子を加熱しながら反応ガスを供給し、前記金属微粒子と前記素材との接触部分に形成される液化した合金に前記素材を溶け込ませながら前記反応ガスと反応させて気化させることにより、前記素材の表面にナノサイズの開口部を形成する工程と、
    前記素材に接触させた前記金属微粒子を加熱しながら原料ガスを供給することにより、ナノ構造体を前記金属微粒子との接触部分に形成される液化した合金内で過飽和状態に移行させ、前記ナノ構造体を前記開口部内に析出させ、前記原料ガスの種類を変えながら前記開口部内に結晶成長させることにより、前記開口部内にヘテロ構造を形成する工程とを備えることを特徴とするナノ構造の作製方法。
  2. 素材にナノサイズの先端を接触させた金属針を加熱して前記素材を蒸発させることにより、前記素材の表面にナノサイズの開口部を形成する工程、又は、前記素材にナノサイズの先端を接触させた金属針を加熱しながら反応ガスを供給し、前記金属針と前記素材との接触部分に形成される液化した合金に前記素材を溶け込ませながら前記反応ガスと反応させて気化させることにより、前記素材の表面にナノサイズの開口部を形成する工程と、
    前記素材に接触させた前記金属針を加熱しながら原料ガスを供給することにより、ナノ構造体を前記金属針との接触部分に形成される液化した合金内で過飽和状態に移行させ、前記ナノ構造体を前記開口部内に析出させる工程とを備えることを特徴とするナノ構造の作製方法。
  3. 前記原料ガスの種類を変えながら前記開口部内に結晶成長させることにより、前記開口部内にヘテロ構造を形成することを特徴とする請求項2記載のナノ構造の作製方法。
  4. 前記開口部内に成長させるナノ構造体は、半導体、金属または誘電体であることを特徴とする請求項1乃至3の何れか1項に記載のナノ構造の作製方法。
JP2005194872A 2005-07-04 2005-07-04 ナノ構造の作製方法 Expired - Fee Related JP4814562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005194872A JP4814562B2 (ja) 2005-07-04 2005-07-04 ナノ構造の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194872A JP4814562B2 (ja) 2005-07-04 2005-07-04 ナノ構造の作製方法

Publications (2)

Publication Number Publication Date
JP2007007827A JP2007007827A (ja) 2007-01-18
JP4814562B2 true JP4814562B2 (ja) 2011-11-16

Family

ID=37746948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194872A Expired - Fee Related JP4814562B2 (ja) 2005-07-04 2005-07-04 ナノ構造の作製方法

Country Status (1)

Country Link
JP (1) JP4814562B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044354B2 (ja) * 2007-10-10 2012-10-10 国立大学法人 東京大学 表面平坦化方法
JP4923003B2 (ja) * 2008-07-17 2012-04-25 日本電信電話株式会社 ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物
KR101129873B1 (ko) * 2010-02-26 2012-03-28 서울대학교산학협력단 나노입자 선 제조방법 및 나노입자 네트워크 제조방법과 이를 이용한 나노구조물 제조방법
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
CN109399558A (zh) * 2018-11-13 2019-03-01 西南交通大学 基于光化学辅助选择性刻蚀的砷化镓表面纳米加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308103B2 (ja) * 2004-08-05 2009-08-05 日本電信電話株式会社 ナノ結晶成長方法および装置

Also Published As

Publication number Publication date
JP2007007827A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
US10861696B2 (en) Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
JP5437229B2 (ja) エピタキシャル層の形成方法及び層構造
US20060223211A1 (en) Semiconductor devices based on coalesced nano-rod arrays
US20070037365A1 (en) Semiconductor nanostructures and fabricating the same
JP2006248893A (ja) ナノワイヤー及びその製造方法
JP2006225258A (ja) シリコンナノワイヤおよびその製造方法
JP2006239857A (ja) シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
JP4814562B2 (ja) ナノ構造の作製方法
US8810009B2 (en) Method of fabricating a planar semiconductor nanowire
JPH11261169A (ja) 窒化物系iii−v族化合物半導体の成長方法および半導体装置
KR100249774B1 (ko) 고품위 지에이에이에스(gaas) 양자점의 성장방법
JP4757586B2 (ja) 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
JP5032823B2 (ja) ナノ構造およびナノ構造の作製方法
JP5096824B2 (ja) ナノ構造およびナノ構造の作製方法
JP3251236B2 (ja) 半導体量子ドットの作製方法
JP4923003B2 (ja) ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
JP2000124441A (ja) 半導体量子ドット素子の作製方法
JP2004281954A (ja) 量子ドットの作製方法
JP2000183327A (ja) 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ
Ji et al. MOVPE-Grown Ultrasmall Self-Organized InGaN Nanotips
Noborisaka et al. Growth and characterization of GaAs/AlGaAs core-shell nanowires and AlGaAs nanotubes
JP2006108440A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070815

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090501

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees