JPH11261169A - 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置Info
- Publication number
- JPH11261169A JPH11261169A JP10080410A JP8041098A JPH11261169A JP H11261169 A JPH11261169 A JP H11261169A JP 10080410 A JP10080410 A JP 10080410A JP 8041098 A JP8041098 A JP 8041098A JP H11261169 A JPH11261169 A JP H11261169A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- growth
- iii
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 低結晶欠陥密度の高品質の単結晶の窒化物系
ＩＩＩ−Ｖ族化合物半導体を成長させることができる窒
化物系ＩＩＩ−Ｖ族化合物半導体の成長方法およびこの
成長方法を用いて製造される半導体装置を提供する。 【解決手段】 サファイア基板などの窒化物系ＩＩＩ−
Ｖ族化合物半導体と異なる材料からなる基板１上にＧａ
Ｎなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させ
る場合に、基板１上にＳｉＯ2 膜やＳｉＮ膜などからな
る成長マスク２を直接形成し、その上にＭＯＣＶＤ法な
どにより窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させ
る。成長マスク２は、その表面の任意の点からその端ま
での最短距離が、窒化物系ＩＩＩ−Ｖ族化合物半導体の
成長に関与する原子または分子の拡散長よりも小さくな
るように形成する。この方法を用いて半導体レーザ、発
光ダイオード、ＦＥＴなどを製造する。
ＩＩＩ−Ｖ族化合物半導体を成長させることができる窒
化物系ＩＩＩ−Ｖ族化合物半導体の成長方法およびこの
成長方法を用いて製造される半導体装置を提供する。 【解決手段】 サファイア基板などの窒化物系ＩＩＩ−
Ｖ族化合物半導体と異なる材料からなる基板１上にＧａ
Ｎなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させ
る場合に、基板１上にＳｉＯ2 膜やＳｉＮ膜などからな
る成長マスク２を直接形成し、その上にＭＯＣＶＤ法な
どにより窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させ
る。成長マスク２は、その表面の任意の点からその端ま
での最短距離が、窒化物系ＩＩＩ−Ｖ族化合物半導体の
成長に関与する原子または分子の拡散長よりも小さくな
るように形成する。この方法を用いて半導体レーザ、発
光ダイオード、ＦＥＴなどを製造する。
Description
【０００１】
【発明の属する技術分野】この発明は、窒化物系ＩＩＩ
−Ｖ族化合物半導体の成長方法および半導体装置に関
し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた
半導体レーザや発光ダイオードあるいは電子走行素子に
適用して好適なものである。
−Ｖ族化合物半導体の成長方法および半導体装置に関
し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた
半導体レーザや発光ダイオードあるいは電子走行素子に
適用して好適なものである。
【０００２】
【従来の技術】ＧａＮ系半導体は直接遷移半導体であ
り、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。また、このＧ
ａＮ系半導体は、電子走行素子の材料としても大きな可
能性を持っている。すなわち、ＧａＮの飽和電子速度は
約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉ
Ｃに比べて大きく、また、破壊電界は約５×１０6Ｖ／
ｃｍとダイヤモンドに次ぐ大きさを持っている。このよ
うな理由により、ＧａＮ系半導体は、高周波、高温、大
電力用電子走行素子の材料として大きな可能性を持つこ
とが予想されてきた。
り、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。また、このＧ
ａＮ系半導体は、電子走行素子の材料としても大きな可
能性を持っている。すなわち、ＧａＮの飽和電子速度は
約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉ
Ｃに比べて大きく、また、破壊電界は約５×１０6Ｖ／
ｃｍとダイヤモンドに次ぐ大きさを持っている。このよ
うな理由により、ＧａＮ系半導体は、高周波、高温、大
電力用電子走行素子の材料として大きな可能性を持つこ
とが予想されてきた。
【０００３】ところで、一般に、高性能の半導体装置を
得るためには、この半導体装置を構成する半導体層の結
晶の品質が非常に重要である。例えば、従来のＧａＡｓ
系半導体を用いた光素子では、半導体層の積層欠陥密度
は１０3 ｃｍ-2以下である。これに対し、ＧａＮ系半導
体は、通常サファイアやＳｉＣなどの格子定数の異なる
基板上に成長されるが、その積層欠陥密度は１０8 〜１
０10ｃｍ-2程度と極めて高い。ＧａＮ系半導体の性質
上、このような高密度の結晶欠陥が存在するにもかかわ
らず、すでに発光ダイオードが実用化され、半導体レー
ザも室温連続発振が達成されており、電子走行素子も試
作例が近年報告されている。
得るためには、この半導体装置を構成する半導体層の結
晶の品質が非常に重要である。例えば、従来のＧａＡｓ
系半導体を用いた光素子では、半導体層の積層欠陥密度
は１０3 ｃｍ-2以下である。これに対し、ＧａＮ系半導
体は、通常サファイアやＳｉＣなどの格子定数の異なる
基板上に成長されるが、その積層欠陥密度は１０8 〜１
０10ｃｍ-2程度と極めて高い。ＧａＮ系半導体の性質
上、このような高密度の結晶欠陥が存在するにもかかわ
らず、すでに発光ダイオードが実用化され、半導体レー
ザも室温連続発振が達成されており、電子走行素子も試
作例が近年報告されている。
【０００４】しかしながら、結晶欠陥の少ないＧａＮ系
半導体では発光効率が高くなる傾向があることが実験的
に確認されており、また、理論計算により、電子移動度
はキャリアが少ないときには結晶欠陥によって規定され
ることが指摘されている。このため、近年、ＧａＮ系半
導体の結晶欠陥の低減化方法が模索されてきている。特
に、ＧａＮ系半導体レーザの長寿命化には、ＧａＮ系半
導体の結晶欠陥の低減が必須とされている。
半導体では発光効率が高くなる傾向があることが実験的
に確認されており、また、理論計算により、電子移動度
はキャリアが少ないときには結晶欠陥によって規定され
ることが指摘されている。このため、近年、ＧａＮ系半
導体の結晶欠陥の低減化方法が模索されてきている。特
に、ＧａＮ系半導体レーザの長寿命化には、ＧａＮ系半
導体の結晶欠陥の低減が必須とされている。
【０００５】ＧａＮ系半導体の結晶欠陥低減のための従
来の方策について、ＧａＮを例にとって説明する。Ｇａ
Ｎの結晶欠陥低減のための第１の方策は、ＧａＮと格子
定数および結晶構造がなるべく近い成長用基板を選択す
ることである。例えば、成長用基板として最もよく用い
られているｃ面サファイア基板はＧａＮとの格子定数差
が１３％もあり、これがこのｃ面サファイア基板上にＧ
ａＮを成長させたときにこのＧａＮ層中に高密度の結晶
欠陥が発生する原因となっている。また、ＳｉＣ基板は
ＧａＮとの間で３．５％程度の格子定数差があり、この
ＳｉＣ基板上に成長させたＧａＮ層はｃ面サファイア基
板上に成長させたＧａＮ層より結晶欠陥密度が小さいと
言われている。ＧａＮの結晶欠陥低減のための第２の方
策は、選択成長技術を用いることである（J.Crystal Gr
owth,144(1994)133)。この方法では、ｃ面サファイア基
板またはＳｉＣ基板上にあらかじめ単結晶のＧａＮ層を
形成しておき、その上にＳｉＯ2 膜やＳｉＮ膜からなる
成長マスクを形成した状態で２回目のＧａＮの成長を行
う。この場合、この成長マスクで覆われていない開口部
のＧａＮ層上に成長したＧａＮ結晶が横方向に（成長マ
スク上に）延びてゆくとき、下地から引き継がれる貫通
欠陥は成長マスクによって阻止されるので、成長マスク
上に成長したＧａＮ層はより低結晶欠陥密度の高品質な
結晶となる。この技術は、Ｓｉ基板上に単結晶のＧａＡ
ｓを成長させる技術（ＧａＡｓオンＳｉ基板技術）で用
いられてきたものであるが、近年ＧａＮの結晶成長にお
いても試みられ、結晶欠陥の低減に成功を収めつつある
（Jpn.J.Appl.Phys.,36(1997)L899)。
来の方策について、ＧａＮを例にとって説明する。Ｇａ
Ｎの結晶欠陥低減のための第１の方策は、ＧａＮと格子
定数および結晶構造がなるべく近い成長用基板を選択す
ることである。例えば、成長用基板として最もよく用い
られているｃ面サファイア基板はＧａＮとの格子定数差
が１３％もあり、これがこのｃ面サファイア基板上にＧ
ａＮを成長させたときにこのＧａＮ層中に高密度の結晶
欠陥が発生する原因となっている。また、ＳｉＣ基板は
ＧａＮとの間で３．５％程度の格子定数差があり、この
ＳｉＣ基板上に成長させたＧａＮ層はｃ面サファイア基
板上に成長させたＧａＮ層より結晶欠陥密度が小さいと
言われている。ＧａＮの結晶欠陥低減のための第２の方
策は、選択成長技術を用いることである（J.Crystal Gr
owth,144(1994)133)。この方法では、ｃ面サファイア基
板またはＳｉＣ基板上にあらかじめ単結晶のＧａＮ層を
形成しておき、その上にＳｉＯ2 膜やＳｉＮ膜からなる
成長マスクを形成した状態で２回目のＧａＮの成長を行
う。この場合、この成長マスクで覆われていない開口部
のＧａＮ層上に成長したＧａＮ結晶が横方向に（成長マ
スク上に）延びてゆくとき、下地から引き継がれる貫通
欠陥は成長マスクによって阻止されるので、成長マスク
上に成長したＧａＮ層はより低結晶欠陥密度の高品質な
結晶となる。この技術は、Ｓｉ基板上に単結晶のＧａＡ
ｓを成長させる技術（ＧａＡｓオンＳｉ基板技術）で用
いられてきたものであるが、近年ＧａＮの結晶成長にお
いても試みられ、結晶欠陥の低減に成功を収めつつある
（Jpn.J.Appl.Phys.,36(1997)L899)。
【０００６】上述のＧａＮの選択成長技術についてより
詳細に説明する。すなわち、この技術では、図１６に示
すように、まず、例えば、ｃ面サファイア基板１０１上
に例えば５００〜６００℃程度の低温で厚さが例えば２
０〜３０ｎｍのアモルファス状のＧａＮバッファ層を成
長させた後、基板温度を１０００℃程度まで上昇させて
このＧａＮバッファ層を固相エピタキシャル成長により
結晶化させ、結晶粒の方位がそろった多結晶のＧａＮ層
を形成する。そして、この多結晶ＧａＮ層上にＧａＮを
ある程度厚く（典型的には３μｍ程度）成長させると、
積層欠陥密度が１０10ｃｍ-2程度の単結晶のＧａＮ層１
０２が得られる。次に、このＧａＮ層１０２上にＳｉＯ
2 膜などからなるストライプ形状の成長マスク１０３を
形成し、１０００℃程度の温度で有機金属化学気相成長
（ＭＯＣＶＤ）法やハイドライド気相エピタキシャル成
長（ＨＶＰＥ）法によりＧａＮを成長させる。すると、
成長マスクで覆われていない開口部のＧａＮ層１０２上
に成長したＧａＮは横方向成長によって成長マスク１０
３上に広がってゆき、ＧａＮをある程度の厚さ、例え
ば、マスク幅の２〜５倍の厚さ（例えば、８〜２０μ
ｍ）成長させると、成長マスク１０３の各開口部から横
方向成長したＧａＮ結晶同士が合体して連続的な単結晶
のＧａＮ層１０４が成長する。このとき、成長マスク１
０３上のＧａＮ層１０４のみならず、成長マスク１０３
の開口部上のＧａＮ層１０４の貫通転位も横方向に曲が
って、ＧａＮ層１０４全体としての結晶欠陥が低減す
る。
詳細に説明する。すなわち、この技術では、図１６に示
すように、まず、例えば、ｃ面サファイア基板１０１上
に例えば５００〜６００℃程度の低温で厚さが例えば２
０〜３０ｎｍのアモルファス状のＧａＮバッファ層を成
長させた後、基板温度を１０００℃程度まで上昇させて
このＧａＮバッファ層を固相エピタキシャル成長により
結晶化させ、結晶粒の方位がそろった多結晶のＧａＮ層
を形成する。そして、この多結晶ＧａＮ層上にＧａＮを
ある程度厚く（典型的には３μｍ程度）成長させると、
積層欠陥密度が１０10ｃｍ-2程度の単結晶のＧａＮ層１
０２が得られる。次に、このＧａＮ層１０２上にＳｉＯ
2 膜などからなるストライプ形状の成長マスク１０３を
形成し、１０００℃程度の温度で有機金属化学気相成長
（ＭＯＣＶＤ）法やハイドライド気相エピタキシャル成
長（ＨＶＰＥ）法によりＧａＮを成長させる。すると、
成長マスクで覆われていない開口部のＧａＮ層１０２上
に成長したＧａＮは横方向成長によって成長マスク１０
３上に広がってゆき、ＧａＮをある程度の厚さ、例え
ば、マスク幅の２〜５倍の厚さ（例えば、８〜２０μ
ｍ）成長させると、成長マスク１０３の各開口部から横
方向成長したＧａＮ結晶同士が合体して連続的な単結晶
のＧａＮ層１０４が成長する。このとき、成長マスク１
０３上のＧａＮ層１０４のみならず、成長マスク１０３
の開口部上のＧａＮ層１０４の貫通転位も横方向に曲が
って、ＧａＮ層１０４全体としての結晶欠陥が低減す
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
従来の選択成長技術は、ＧａＮの結晶欠陥低減には有効
であるものの、次のような欠点を有している。すなわ
ち、第１に、低結晶欠陥密度の単結晶のＧａＮ層１０４
を成長させるためには、あらかじめｃ面サファイア基板
１０１上に単結晶のＧａＮ層１０２を形成しておく必要
がある。これは、結晶成長を２回行わなければならない
ことを意味し、結晶成長のコストがほぼ２倍になる。第
２に、ＧａＮ層１０４の選択成長は、成長マスク１０３
の各開口部から成長したＧａＮ層１０４の側面同士が合
体して欠陥が減少するまで続ける必要があるので、現在
のところＭＯＣＶＤ法などで少なくとも８μｍ程度と厚
くＧａＮ層１０２を成長させなければならない。これ
は、成長時間と原料とを多く消費することを意味し、結
晶成長のコストが高くなる。
従来の選択成長技術は、ＧａＮの結晶欠陥低減には有効
であるものの、次のような欠点を有している。すなわ
ち、第１に、低結晶欠陥密度の単結晶のＧａＮ層１０４
を成長させるためには、あらかじめｃ面サファイア基板
１０１上に単結晶のＧａＮ層１０２を形成しておく必要
がある。これは、結晶成長を２回行わなければならない
ことを意味し、結晶成長のコストがほぼ２倍になる。第
２に、ＧａＮ層１０４の選択成長は、成長マスク１０３
の各開口部から成長したＧａＮ層１０４の側面同士が合
体して欠陥が減少するまで続ける必要があるので、現在
のところＭＯＣＶＤ法などで少なくとも８μｍ程度と厚
くＧａＮ層１０２を成長させなければならない。これ
は、成長時間と原料とを多く消費することを意味し、結
晶成長のコストが高くなる。
【０００８】したがって、この発明の目的は、低結晶欠
陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物
半導体を低コストで成長させることができる窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体の成長方法およびこの成長方法
を用いて製造される半導体装置を提供することにある。
陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物
半導体を低コストで成長させることができる窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体の成長方法およびこの成長方法
を用いて製造される半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
【００１０】いま、低温成長によるＧａＮバッファ層を
成長させることなく、サファイア基板上にＭＯＣＶＤ法
により１０００℃程度の成長温度でＧａＮの結晶成長を
行う場合について考察する。この場合、成長したＧａＮ
層は、表面が平坦でなく、大きなＧａＮの固まりが重な
ったような形となっている。これは結晶成長初期のサフ
ァイア基板表面と結晶成長に関与するＧａやＮとの相互
作用に原因がある。すなわち、サファイア基板表面での
ＧａやＮの滞在時間は短く、その結果ＧａやＮの表面濃
度が小さいため、結晶核の生成が少ない。言い換える
と、結晶核の生成のための過飽和度が小さい。このよう
に、サファイア基板表面に最初に生成される結晶核は、
数が少なく、まばらに点在しているため、成長時に供給
される原料はこの数少ない結晶核に集中し、したがって
一つ一つの結晶核で見るとＧａＮの結晶成長のための過
飽和度は大きくなる結果、各結晶核の成長速度は圧倒的
に大きく、それぞれが独立の成長速度を持って成長し、
ＧａＮが３次元的に折り重なった表面モフォロジとなっ
てしまう。
成長させることなく、サファイア基板上にＭＯＣＶＤ法
により１０００℃程度の成長温度でＧａＮの結晶成長を
行う場合について考察する。この場合、成長したＧａＮ
層は、表面が平坦でなく、大きなＧａＮの固まりが重な
ったような形となっている。これは結晶成長初期のサフ
ァイア基板表面と結晶成長に関与するＧａやＮとの相互
作用に原因がある。すなわち、サファイア基板表面での
ＧａやＮの滞在時間は短く、その結果ＧａやＮの表面濃
度が小さいため、結晶核の生成が少ない。言い換える
と、結晶核の生成のための過飽和度が小さい。このよう
に、サファイア基板表面に最初に生成される結晶核は、
数が少なく、まばらに点在しているため、成長時に供給
される原料はこの数少ない結晶核に集中し、したがって
一つ一つの結晶核で見るとＧａＮの結晶成長のための過
飽和度は大きくなる結果、各結晶核の成長速度は圧倒的
に大きく、それぞれが独立の成長速度を持って成長し、
ＧａＮが３次元的に折り重なった表面モフォロジとなっ
てしまう。
【００１１】したがって、表面が平坦なＧａＮ層を得る
には、サファイア基板表面の結晶核の密度を圧倒的に多
くして、一つ一つの結晶核の成長はゆっくりと行い、２
次元成長によって、隣の結晶核との合体を滑らかに行う
必要がある。これを実現したのが低温成長によるＧａＮ
バッファ層である。低温成長では、サファイア基板表面
でのＧａおよびＮの滞在時間が非常に大きいため、表面
に達したものは全て析出する。しかしながら、Ｇａおよ
びＮの表面移動速度も非常に小さいので、成長するＧａ
Ｎは結晶とはならず、アモルファスである。その後、成
長温度を１０００℃程度に上昇させて成長を行うと、下
地表面は結晶核の集合とも見なせることから、原料ガス
が供給されると、各結晶核から成長が始まる。そして、
各結晶核がほぼ等速度の２次元成長を行い、結晶界面同
士が合体し、そこに欠陥を発生させながら一体となって
成長してゆく。このとき、発生した結晶欠陥は近くの結
晶欠陥と合体してその数を減少させてゆき、最終的には
１０9 ｃｍ-2程度の結晶欠陥密度となる。
には、サファイア基板表面の結晶核の密度を圧倒的に多
くして、一つ一つの結晶核の成長はゆっくりと行い、２
次元成長によって、隣の結晶核との合体を滑らかに行う
必要がある。これを実現したのが低温成長によるＧａＮ
バッファ層である。低温成長では、サファイア基板表面
でのＧａおよびＮの滞在時間が非常に大きいため、表面
に達したものは全て析出する。しかしながら、Ｇａおよ
びＮの表面移動速度も非常に小さいので、成長するＧａ
Ｎは結晶とはならず、アモルファスである。その後、成
長温度を１０００℃程度に上昇させて成長を行うと、下
地表面は結晶核の集合とも見なせることから、原料ガス
が供給されると、各結晶核から成長が始まる。そして、
各結晶核がほぼ等速度の２次元成長を行い、結晶界面同
士が合体し、そこに欠陥を発生させながら一体となって
成長してゆく。このとき、発生した結晶欠陥は近くの結
晶欠陥と合体してその数を減少させてゆき、最終的には
１０9 ｃｍ-2程度の結晶欠陥密度となる。
【００１２】以上が低温成長によるＧａＮバッファ層を
用いた単結晶ＧａＮ層の成長方法であるが、ここで、成
長させるＧａＮと異なる任意の基板、例えばサファイア
基板上にストライプ形状の成長マスクを直接形成し、こ
のサファイア基板上にＧａＮの成長を行う場合を考え、
このときの成長について考察する。まず、成長マスク
は、その表面の任意の点からその端までの最短距離がそ
の表面におけるＧａおよびＮの拡散長よりも小さくなる
ように、言い換えると、成長マスクの表面のいずれの場
所に付着したＧａおよびＮも表面拡散により成長マスク
の開口部における基板表面に到達するように、マスク幅
を決める。このような成長マスクを基板上に直接形成
し、ＧａＮの成長を行うが、この際、成長マスクの開口
部における基板表面への原料の供給量を多くして過飽和
度を高め、それによって核生成速度を高めることで結晶
核を高密度に生成させる。このとき、これらの結晶核
は、成長マスクの開口部における基板表面に、この基板
の結晶方位にしたがってエピタキシャル成長し、これら
の結晶核が次第に成長する。ここで、成長マスクの開口
部の中心付近における基板表面では、成長は比較的自由
であるため、成長するＧａＮ層の表面は必ずしも平坦と
はならない。これに対し、マスク端に整列して生成され
た一連の結晶核はマスクと同程度の厚さに成長すると互
いに合体するが、マスクの厚さを超えると、マスク端で
は自由な成長ができず、ストライプ方向に平行な線状の
結晶成長フロントが形成される。すなわち、マスク端で
は、成長マスクのストライプ方向に沿って結晶成長フロ
ントが形成され、それが成長マスク上を進行して横方向
成長し、また、その厚さを増してゆく。そして、成長マ
スク上に成長するＧａＮ結晶は厚さが増すにしたがって
成長マスクの開口部の中央に広がり、最終的には全面が
平坦に成長してゆき、表面が平坦で低結晶欠陥密度の単
結晶のＧａＮ層が得られる。
用いた単結晶ＧａＮ層の成長方法であるが、ここで、成
長させるＧａＮと異なる任意の基板、例えばサファイア
基板上にストライプ形状の成長マスクを直接形成し、こ
のサファイア基板上にＧａＮの成長を行う場合を考え、
このときの成長について考察する。まず、成長マスク
は、その表面の任意の点からその端までの最短距離がそ
の表面におけるＧａおよびＮの拡散長よりも小さくなる
ように、言い換えると、成長マスクの表面のいずれの場
所に付着したＧａおよびＮも表面拡散により成長マスク
の開口部における基板表面に到達するように、マスク幅
を決める。このような成長マスクを基板上に直接形成
し、ＧａＮの成長を行うが、この際、成長マスクの開口
部における基板表面への原料の供給量を多くして過飽和
度を高め、それによって核生成速度を高めることで結晶
核を高密度に生成させる。このとき、これらの結晶核
は、成長マスクの開口部における基板表面に、この基板
の結晶方位にしたがってエピタキシャル成長し、これら
の結晶核が次第に成長する。ここで、成長マスクの開口
部の中心付近における基板表面では、成長は比較的自由
であるため、成長するＧａＮ層の表面は必ずしも平坦と
はならない。これに対し、マスク端に整列して生成され
た一連の結晶核はマスクと同程度の厚さに成長すると互
いに合体するが、マスクの厚さを超えると、マスク端で
は自由な成長ができず、ストライプ方向に平行な線状の
結晶成長フロントが形成される。すなわち、マスク端で
は、成長マスクのストライプ方向に沿って結晶成長フロ
ントが形成され、それが成長マスク上を進行して横方向
成長し、また、その厚さを増してゆく。そして、成長マ
スク上に成長するＧａＮ結晶は厚さが増すにしたがって
成長マスクの開口部の中央に広がり、最終的には全面が
平坦に成長してゆき、表面が平坦で低結晶欠陥密度の単
結晶のＧａＮ層が得られる。
【００１３】以上のように、ＧａＮと異なる任意の基板
上に成長マスクを直接形成し、この際、成長マスクを、
その表面の任意の点からその端までの最短距離がその表
面におけるＧａおよびＮの拡散長よりも小さくなるよう
に形成し、その状態でＧａＮの成長を行うことにより、
成長マスクの開口部における基板表面に方位のそろった
結晶核を高密度で生成し、これらの結晶核の集団を横方
向に制御して成長させる（グラフォエピタキシー）こと
により、低温成長によるＧａＮバッファ層のようなアモ
ルファス層を基板上にあらかじめ成長させることなく、
１回の成長で表面が平坦で低結晶欠陥密度の単結晶のＧ
ａＮ層を成長させることができる。
上に成長マスクを直接形成し、この際、成長マスクを、
その表面の任意の点からその端までの最短距離がその表
面におけるＧａおよびＮの拡散長よりも小さくなるよう
に形成し、その状態でＧａＮの成長を行うことにより、
成長マスクの開口部における基板表面に方位のそろった
結晶核を高密度で生成し、これらの結晶核の集団を横方
向に制御して成長させる（グラフォエピタキシー）こと
により、低温成長によるＧａＮバッファ層のようなアモ
ルファス層を基板上にあらかじめ成長させることなく、
１回の成長で表面が平坦で低結晶欠陥密度の単結晶のＧ
ａＮ層を成長させることができる。
【００１４】この発明は、本発明者による以上のような
検討に基づいて案出されたものである。
検討に基づいて案出されたものである。
【００１５】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、窒化物系ＩＩＩ−Ｖ族化合物半
導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料
からなる基板上に成長させるようにした窒化物系ＩＩＩ
−Ｖ族化合物半導体の成長方法において、基板上に成長
マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−
Ｖ族化合物半導体を成長させるようにしたことを特徴と
するものである。
の発明の第１の発明は、窒化物系ＩＩＩ−Ｖ族化合物半
導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料
からなる基板上に成長させるようにした窒化物系ＩＩＩ
−Ｖ族化合物半導体の成長方法において、基板上に成長
マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−
Ｖ族化合物半導体を成長させるようにしたことを特徴と
するものである。
【００１６】この発明の第２の発明は、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体装置において、窒化
物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基
板上に成長マスクを直接形成した状態で基板上に窒化物
系ＩＩＩ−Ｖ族化合物半導体が成長されていることを特
徴とするものである。
−Ｖ族化合物半導体を用いた半導体装置において、窒化
物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基
板上に成長マスクを直接形成した状態で基板上に窒化物
系ＩＩＩ−Ｖ族化合物半導体が成長されていることを特
徴とするものである。
【００１７】この発明においては、成長マスクの開口部
における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を
選択成長させることができるように成長マスクを形成
し、また、成長温度を選ぶ。成長マスクは、典型的に
は、使用する成長温度との兼ね合いで、成長マスクの表
面の任意の点から成長マスクの端までの最短距離が、成
長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物
半導体の成長に関与する原子または分子の拡散長よりも
小さくなるように形成する。この成長マスクの形状は、
種々の形状とすることができ、必要に応じて決定するこ
とができるが、典型的には、基板に対して一方向に延び
るストライプ形状に選ばれる。また、成長温度は、使用
する成長マスクとの兼ね合いで、成長マスクの表面の任
意の点から成長マスクの端までの最短距離が、成長マス
クの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体
の成長に関与する原子または分子の拡散長よりも小さく
なるような温度に選ばれる。一般的には、成長温度が高
いほど成長の選択性が高くなる傾向がある。この選択性
を十分に確保する観点から、成長温度は、一般的には少
なくとも６１０℃以上、好適には６５０℃以上、より好
適には７００℃以上、さらに好適には７５０℃以上に選
ばれる。
における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を
選択成長させることができるように成長マスクを形成
し、また、成長温度を選ぶ。成長マスクは、典型的に
は、使用する成長温度との兼ね合いで、成長マスクの表
面の任意の点から成長マスクの端までの最短距離が、成
長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物
半導体の成長に関与する原子または分子の拡散長よりも
小さくなるように形成する。この成長マスクの形状は、
種々の形状とすることができ、必要に応じて決定するこ
とができるが、典型的には、基板に対して一方向に延び
るストライプ形状に選ばれる。また、成長温度は、使用
する成長マスクとの兼ね合いで、成長マスクの表面の任
意の点から成長マスクの端までの最短距離が、成長マス
クの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体
の成長に関与する原子または分子の拡散長よりも小さく
なるような温度に選ばれる。一般的には、成長温度が高
いほど成長の選択性が高くなる傾向がある。この選択性
を十分に確保する観点から、成長温度は、一般的には少
なくとも６１０℃以上、好適には６５０℃以上、より好
適には７００℃以上、さらに好適には７５０℃以上に選
ばれる。
【００１８】この発明において、成長マスクの材料とし
ては、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させる
ときにその上にこの窒化物系ＩＩＩ−Ｖ族化合物半導体
が成長しないか、あるいは、少なくとも成長しにくい材
料が用いられ、典型的には、誘電体または絶縁体、具体
的には例えば酸化シリコン（ＳｉＯ2 ）または窒化シリ
コン（ＳｉＮ）が用いられる。また、基板としては、サ
ファイア基板、ＳｉＣ基板、Ｓｉ基板、スピネル基板な
どが用いられる。
ては、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させる
ときにその上にこの窒化物系ＩＩＩ−Ｖ族化合物半導体
が成長しないか、あるいは、少なくとも成長しにくい材
料が用いられ、典型的には、誘電体または絶縁体、具体
的には例えば酸化シリコン（ＳｉＯ2 ）または窒化シリ
コン（ＳｉＮ）が用いられる。また、基板としては、サ
ファイア基板、ＳｉＣ基板、Ｓｉ基板、スピネル基板な
どが用いられる。
【００１９】この発明において、典型的には、成長マス
クの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合
物半導体を選択成長させて開口部をほぼ埋めた後、成長
温度を上昇させて窒化物系ＩＩＩ−Ｖ族化合物半導体を
連続膜が形成されるまで成長させる。具体的には、例え
ば、成長マスクの開口部における基板上に窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体を選択成長させて開口部を埋める
ときの成長温度は６１０〜８００℃とし、その後の成長
温度は９５０〜１０５０℃とする。
クの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合
物半導体を選択成長させて開口部をほぼ埋めた後、成長
温度を上昇させて窒化物系ＩＩＩ−Ｖ族化合物半導体を
連続膜が形成されるまで成長させる。具体的には、例え
ば、成長マスクの開口部における基板上に窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体を選択成長させて開口部を埋める
ときの成長温度は６１０〜８００℃とし、その後の成長
温度は９５０〜１０５０℃とする。
【００２０】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種類のＩＩＩ族元素と、少な
くともＮを含み、場合によってさらにＡｓまたはＰを含
むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合
物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、Ａ
ｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどであ
る。
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種類のＩＩＩ族元素と、少な
くともＮを含み、場合によってさらにＡｓまたはＰを含
むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合
物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、Ａ
ｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどであ
る。
【００２１】上述のように構成されたこの発明において
は、基板上に成長マスクを直接形成した状態で基板上に
窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるように
しているため、成長マスクの開口部における基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させること
ができるように成長マスクを形成し、また、成長温度を
選ぶことにより、成長時には、まず、成長マスクの開口
部における基板上にエピタキシャル成長により一定の結
晶方位を持って高密度で生成された結晶核の成長により
成長マスクの開口部が埋められ、次いで横方向成長によ
り成長マスク上に成長が進み、各開口部から横方向成長
した結晶同士が合体し、連続膜が形成される。このよう
にして成長された窒化物系ＩＩＩ−Ｖ族化合物半導体
は、その横方向成長の途中で下地から引き継がれる貫通
転位などの結晶欠陥が減少することにより、低結晶欠陥
密度の高品質の単結晶となる。また、この場合、基板上
に成長マスクを直接形成し、その上に窒化物系ＩＩＩ−
Ｖ族化合物半導体を成長させるだけでよいので、成長は
１回で済む。
は、基板上に成長マスクを直接形成した状態で基板上に
窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるように
しているため、成長マスクの開口部における基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させること
ができるように成長マスクを形成し、また、成長温度を
選ぶことにより、成長時には、まず、成長マスクの開口
部における基板上にエピタキシャル成長により一定の結
晶方位を持って高密度で生成された結晶核の成長により
成長マスクの開口部が埋められ、次いで横方向成長によ
り成長マスク上に成長が進み、各開口部から横方向成長
した結晶同士が合体し、連続膜が形成される。このよう
にして成長された窒化物系ＩＩＩ−Ｖ族化合物半導体
は、その横方向成長の途中で下地から引き継がれる貫通
転位などの結晶欠陥が減少することにより、低結晶欠陥
密度の高品質の単結晶となる。また、この場合、基板上
に成長マスクを直接形成し、その上に窒化物系ＩＩＩ−
Ｖ族化合物半導体を成長させるだけでよいので、成長は
１回で済む。
【００２２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２３】図１〜図８はこの発明の第１の実施形態に
よるＧａＮ層の成長方法を示す。
よるＧａＮ層の成長方法を示す。
【００２４】この第１の実施形態においては、まず、図
１および図２に示すように、ｃ面サファイア基板１上に
例えばＣＶＤ法によりＳｉＯ2 膜２を形成した後、この
ＳｉＯ2 膜２をリソグラフィー法およびエッチング法に
よりｃ面サファイア基板１の〈１１−２０〉方向に延び
るストライプ形状にパターニングし、成長マスクを形成
する。ここで、この成長マスクとしてのＳｉＯ2 膜２の
幅Ｗ1 は、使用する成長温度に対し、このＳｉＯ2 膜２
の表面の任意の点からその端までの最短距離がその表面
におけるＧａおよびＮの拡散長よりも小さくなるように
選ばれる。具体的には、このＳｉＯ2 膜２の幅Ｗ1 は例
えば３μｍとし、このＳｉＯ2 膜２の開口部の幅Ｗ2 は
例えば１．５μｍとする。また、このＳｉＯ2 膜２の厚
さは例えば０．１μｍとする。図９に、成長マスクとし
てのＳｉＯ2 膜２を形成したｃ面サファイア基板１の表
面の走査型電子顕微鏡（ＳＥＭ）写真を示す。
１および図２に示すように、ｃ面サファイア基板１上に
例えばＣＶＤ法によりＳｉＯ2 膜２を形成した後、この
ＳｉＯ2 膜２をリソグラフィー法およびエッチング法に
よりｃ面サファイア基板１の〈１１−２０〉方向に延び
るストライプ形状にパターニングし、成長マスクを形成
する。ここで、この成長マスクとしてのＳｉＯ2 膜２の
幅Ｗ1 は、使用する成長温度に対し、このＳｉＯ2 膜２
の表面の任意の点からその端までの最短距離がその表面
におけるＧａおよびＮの拡散長よりも小さくなるように
選ばれる。具体的には、このＳｉＯ2 膜２の幅Ｗ1 は例
えば３μｍとし、このＳｉＯ2 膜２の開口部の幅Ｗ2 は
例えば１．５μｍとする。また、このＳｉＯ2 膜２の厚
さは例えば０．１μｍとする。図９に、成長マスクとし
てのＳｉＯ2 膜２を形成したｃ面サファイア基板１の表
面の走査型電子顕微鏡（ＳＥＭ）写真を示す。
【００２５】次に、成長マスクとしてのＳｉＯ2 膜２が
形成されたｃ面サファイア基板１をＭＯＣＶＤ装置の反
応管内に導入する。そして、この反応管内でまず、水素
（Ｈ2 ）および窒素（Ｎ2 ）をそれぞれ流量８ｌ／ｍｉ
ｎおよび７ｌ／ｍｉｎで供給しながら１０５０℃、１０
分間の熱処理を行ってｃ面サファイア基板１の表面のサ
ーマルクリーニングを行った後、成長温度まで基板温度
を下げ、温度が安定した状態で反応管内にアンモニア
（ＮＨ3 ）およびトリメチルガリウム（ＴＭＧ）をそれ
ぞれ流量１０ｌ／ｍｉｎおよび１００μｍｏｌ／ｍｉｎ
で同時に供給し、ＧａＮの成長を行う。ここでは、成長
温度を７５０℃とする。
形成されたｃ面サファイア基板１をＭＯＣＶＤ装置の反
応管内に導入する。そして、この反応管内でまず、水素
（Ｈ2 ）および窒素（Ｎ2 ）をそれぞれ流量８ｌ／ｍｉ
ｎおよび７ｌ／ｍｉｎで供給しながら１０５０℃、１０
分間の熱処理を行ってｃ面サファイア基板１の表面のサ
ーマルクリーニングを行った後、成長温度まで基板温度
を下げ、温度が安定した状態で反応管内にアンモニア
（ＮＨ3 ）およびトリメチルガリウム（ＴＭＧ）をそれ
ぞれ流量１０ｌ／ｍｉｎおよび１００μｍｏｌ／ｍｉｎ
で同時に供給し、ＧａＮの成長を行う。ここでは、成長
温度を７５０℃とする。
【００２６】成長初期においては、図３に示すように、
ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の
表面にＧａＮの結晶核３がｃ面サファイア基板１の結晶
方位に対して一定の結晶方位を持って高密度にエピタキ
シャル成長する。このとき、ＳｉＯ2 膜２の表面におけ
るＧａおよびＮの拡散長がこのＳｉＯ2 膜２の表面の任
意の点からその端までの最短距離よりも長いため、この
ＳｉＯ2 膜２の表面に結晶核３はほとんど生成されな
い。すなわち、結晶核３は、ＳｉＯ2 膜２の開口部にお
けるｃ面サファイア基板１の表面に選択的に生成する。
ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の
表面にＧａＮの結晶核３がｃ面サファイア基板１の結晶
方位に対して一定の結晶方位を持って高密度にエピタキ
シャル成長する。このとき、ＳｉＯ2 膜２の表面におけ
るＧａおよびＮの拡散長がこのＳｉＯ2 膜２の表面の任
意の点からその端までの最短距離よりも長いため、この
ＳｉＯ2 膜２の表面に結晶核３はほとんど生成されな
い。すなわち、結晶核３は、ＳｉＯ2 膜２の開口部にお
けるｃ面サファイア基板１の表面に選択的に生成する。
【００２７】時間の経過とともに各結晶核３が成長し、
一定時間経過後には互いに合体し、図４に示すように、
ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１上
にほぼ単結晶のＧａＮ層４が成長する。このときのＧａ
Ｎ層４の表面は通常、凹凸が存在する面になっている。
一定時間経過後には互いに合体し、図４に示すように、
ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１上
にほぼ単結晶のＧａＮ層４が成長する。このときのＧａ
Ｎ層４の表面は通常、凹凸が存在する面になっている。
【００２８】さらに時間が経過すると、図５に示すよう
に、ＧａＮ層４の表面がＳｉＯ2 膜２の表面とほぼ同一
の高さになる。
に、ＧａＮ層４の表面がＳｉＯ2 膜２の表面とほぼ同一
の高さになる。
【００２９】この時点で成長温度を例えば１０００℃程
度に上昇させ、また、ＴＭＧの流量を例えば３０μｍｏ
ｌ／ｍｉｎとして、ＧａＮの成長を続ける。これによっ
て、図６に示すように、ＧａＮ層４は、厚さを増しなが
ら、ＳｉＯ2 膜２の幅方向への横方向成長によりＳｉＯ
2 膜２上にも成長してゆく。通常、この時点でも、Ｇａ
Ｎ層４の表面には凹凸が存在している。ＧａＮ層４が２
μｍ程度の厚さまで成長すると、図７に示すように、Ｇ
ａＮ層４の表面の凹凸はほとんどなくなる。このように
して成長したＧａＮ層４の側面の面方位は｛１−１０
１｝となる。
度に上昇させ、また、ＴＭＧの流量を例えば３０μｍｏ
ｌ／ｍｉｎとして、ＧａＮの成長を続ける。これによっ
て、図６に示すように、ＧａＮ層４は、厚さを増しなが
ら、ＳｉＯ2 膜２の幅方向への横方向成長によりＳｉＯ
2 膜２上にも成長してゆく。通常、この時点でも、Ｇａ
Ｎ層４の表面には凹凸が存在している。ＧａＮ層４が２
μｍ程度の厚さまで成長すると、図７に示すように、Ｇ
ａＮ層４の表面の凹凸はほとんどなくなる。このように
して成長したＧａＮ層４の側面の面方位は｛１−１０
１｝となる。
【００３０】ＧａＮ層４の成長がさらに進むと、ＳｉＯ
2 膜２の各開口部から横方向成長したＧａＮ層４同士が
それらの側面で合体し、ＧａＮ層４の厚さが６μｍ程度
になった時点で、図８に示すように、表面が平坦な単結
晶のＧａＮ層４が連続膜として得られる。
2 膜２の各開口部から横方向成長したＧａＮ層４同士が
それらの側面で合体し、ＧａＮ層４の厚さが６μｍ程度
になった時点で、図８に示すように、表面が平坦な単結
晶のＧａＮ層４が連続膜として得られる。
【００３１】図１０に、最初にＧａＮバッファ層を成長
させる従来のＧａＮ層の成長方法における成長速度を用
いる場合にＧａＮ層を厚さ０．１μｍ成長させるのに必
要な時間（約３０秒）だけ成長を行ったＧａＮ層４の表
面のＳＥＭ写真を示す。図１０より、ＳｉＯ2 膜２の開
口部の端からこのＳｉＯ2 膜２上へのＧａＮ層４の横方
向成長が見られる。この場合、ＧａＮ層４の幅は２．１
μｍであり、一方、ＳｉＯ2 膜２の開口部の幅Ｗ2 は
１．５μｍであることから、ＧａＮ層４はＳｉＯ2 膜２
の開口部の両側のＳｉＯ2 膜２上にそれぞれ０．３μｍ
横方向成長している。また、Ｘ線回折の結果、このＧａ
Ｎ層４はアモルファスではなく、ｃ軸配向した結晶であ
ることが確認された。
させる従来のＧａＮ層の成長方法における成長速度を用
いる場合にＧａＮ層を厚さ０．１μｍ成長させるのに必
要な時間（約３０秒）だけ成長を行ったＧａＮ層４の表
面のＳＥＭ写真を示す。図１０より、ＳｉＯ2 膜２の開
口部の端からこのＳｉＯ2 膜２上へのＧａＮ層４の横方
向成長が見られる。この場合、ＧａＮ層４の幅は２．１
μｍであり、一方、ＳｉＯ2 膜２の開口部の幅Ｗ2 は
１．５μｍであることから、ＧａＮ層４はＳｉＯ2 膜２
の開口部の両側のＳｉＯ2 膜２上にそれぞれ０．３μｍ
横方向成長している。また、Ｘ線回折の結果、このＧａ
Ｎ層４はアモルファスではなく、ｃ軸配向した結晶であ
ることが確認された。
【００３２】また、ＧａＮ層４のＳｉＯ2 膜２上への横
方向成長が始まるまでＳｉＯ2 膜２上にはＧａＮ層４の
成長が見られず、完全な選択性が得られていることか
ら、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長
は成長温度７５０℃では少なくとも３μｍ以上であると
考えられる。実際、別に行った実験によると、３００μ
ｍ角のＳｉＯ2 膜の表面にも全く析出が見られなかった
ことから、成長温度７５０℃におけるＧａおよびＮの拡
散長は３００μｍ以上である。
方向成長が始まるまでＳｉＯ2 膜２上にはＧａＮ層４の
成長が見られず、完全な選択性が得られていることか
ら、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長
は成長温度７５０℃では少なくとも３μｍ以上であると
考えられる。実際、別に行った実験によると、３００μ
ｍ角のＳｉＯ2 膜の表面にも全く析出が見られなかった
ことから、成長温度７５０℃におけるＧａおよびＮの拡
散長は３００μｍ以上である。
【００３３】比較のために、成長温度を５００℃として
ＧａＮ層４を０．１μｍの厚さ成長させたところ、Ｓｉ
Ｏ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択
性は得られなかった。図１１にそのときのＧａＮ層４の
ＳＥＭ写真を示す。また、成長温度を６００℃としてＧ
ａＮ層４を０．１μｍの厚さ成長させたところ、成長温
度が５００℃の場合と比較して成長粒子の粒径は大きく
なるものの、やはりＳｉＯ2 膜２の表面を含む全面にＧ
ａＮ層４が成長し、選択性は得られなかった。これよ
り、成長温度６００℃でのＧａおよびＮの拡散長は３μ
ｍ以下であると考えられる。図１２にそのときのＧａＮ
層４のＳＥＭ写真を示す。
ＧａＮ層４を０．１μｍの厚さ成長させたところ、Ｓｉ
Ｏ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択
性は得られなかった。図１１にそのときのＧａＮ層４の
ＳＥＭ写真を示す。また、成長温度を６００℃としてＧ
ａＮ層４を０．１μｍの厚さ成長させたところ、成長温
度が５００℃の場合と比較して成長粒子の粒径は大きく
なるものの、やはりＳｉＯ2 膜２の表面を含む全面にＧ
ａＮ層４が成長し、選択性は得られなかった。これよ
り、成長温度６００℃でのＧａおよびＮの拡散長は３μ
ｍ以下であると考えられる。図１２にそのときのＧａＮ
層４のＳＥＭ写真を示す。
【００３４】以上のように、この第１の実施形態によれ
ば、ｃ面サファイア基板１上に成長マスクとしてのスト
ライプ形状のＳｉＯ2 膜２を直接形成し、このときこの
ＳｉＯ2 膜２の幅を成長温度におけるＧａおよびＮの拡
散長よりも狭くし、このＳｉＯ2 膜２が形成されたｃ面
サファイア基板１上にＧａＮの成長を行っていることに
より、１回の成長により、表面が平坦で低結晶欠陥密度
の高品質の単結晶のＧａＮ層４を低コストで成長させる
ことができる。
ば、ｃ面サファイア基板１上に成長マスクとしてのスト
ライプ形状のＳｉＯ2 膜２を直接形成し、このときこの
ＳｉＯ2 膜２の幅を成長温度におけるＧａおよびＮの拡
散長よりも狭くし、このＳｉＯ2 膜２が形成されたｃ面
サファイア基板１上にＧａＮの成長を行っていることに
より、１回の成長により、表面が平坦で低結晶欠陥密度
の高品質の単結晶のＧａＮ層４を低コストで成長させる
ことができる。
【００３５】次に、この発明の第２の実施形態によるＧ
ａＮ層の成長方法について説明する。
ａＮ層の成長方法について説明する。
【００３６】この第２の実施形態においては、図５に示
す状態までＧａＮ層４を成長させるとき、成長温度を８
５０℃とし、また、Ｈ2 の流量を０、Ｎ2 の流量を１５
ｌ／ｍｉｎ、ＴＭＧ供給量を１５０μｍｏｌ／ｍｉｎと
する。その後、成長温度を１０００℃程度に上昇させる
とともに、ＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減ら
し、ＧａＮ層４の成長を行う。ここで、図５に示す状態
までＧａＮ層４を成長させるときにＨ2 の流量を０とす
るのは、成長温度が８５０℃と比較的高いことから、成
長に寄与する実効的な原料ガスの供給量を高め、結晶核
３の生成のための過飽和度を高めるためである。一方、
図５に示す状態までＧａＮ層４を成長させた後にＴＭＧ
の流量を１５μｍｏｌ／ｍｉｎに減らすのは、低い結晶
成長速度に戻すためである。その他のことは、第１の実
施形態と同様であるので、説明を省略する。
す状態までＧａＮ層４を成長させるとき、成長温度を８
５０℃とし、また、Ｈ2 の流量を０、Ｎ2 の流量を１５
ｌ／ｍｉｎ、ＴＭＧ供給量を１５０μｍｏｌ／ｍｉｎと
する。その後、成長温度を１０００℃程度に上昇させる
とともに、ＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減ら
し、ＧａＮ層４の成長を行う。ここで、図５に示す状態
までＧａＮ層４を成長させるときにＨ2 の流量を０とす
るのは、成長温度が８５０℃と比較的高いことから、成
長に寄与する実効的な原料ガスの供給量を高め、結晶核
３の生成のための過飽和度を高めるためである。一方、
図５に示す状態までＧａＮ層４を成長させた後にＴＭＧ
の流量を１５μｍｏｌ／ｍｉｎに減らすのは、低い結晶
成長速度に戻すためである。その他のことは、第１の実
施形態と同様であるので、説明を省略する。
【００３７】この第２の実施形態によっても、第１の実
施形態と同様な利点を得ることができる。
施形態と同様な利点を得ることができる。
【００３８】次に、この発明の第３の実施形態によるＧ
ａＮ系半導体レーザの製造方法について説明する。図１
３〜図１５にこの製造方法を示す。このＧａＮ系半導体
レーザは、ＳＣＨ（Separate Confinement Heterostruc
ture）構造を有するものである。
ａＮ系半導体レーザの製造方法について説明する。図１
３〜図１５にこの製造方法を示す。このＧａＮ系半導体
レーザは、ＳＣＨ（Separate Confinement Heterostruc
ture）構造を有するものである。
【００３９】この第３の実施形態においては、図１３に
示すように、まず、第１または第２の実施形態と同様な
方法により、ｃ面サファイア基板１上に成長マスクとし
てのストライプ形状のＳｉＯ2 膜２を直接形成し、その
上にＭＯＣＶＤ法により表面が平坦で低結晶欠陥密度の
単結晶のＧａＮ層４を連続膜として成長させた後、引き
続いてＭＯＣＶＤ法によりこのＧａＮ層４上にｎ型Ｇａ
Ｎコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型
ＧａＮ光導波層７、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y
Ｉｎy Ｎ多重量子井戸構造の活性層８、ｐ型ＧａＮ光導
波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇａ
Ｎコンタクト層１１を順次成長させる。このとき、これ
らの層の下地となるＧａＮ層４が低結晶欠陥密度の高品
質の単結晶であることから、これらの層もまた低結晶欠
陥密度の高品質の単結晶となる。ここで、Ｉｎを含まな
い層であるｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮ
クラッド層６、ｎ型ＧａＮ光導波層７、ｐ型ＧａＮ光導
波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇａ
Ｎコンタクト層１１の成長温度は例えば１０００℃程度
とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y
Ｉｎy Ｎ多重量子井戸構造の活性層８の成長温度は例え
ば７００〜８００℃とする。また、これらの層の厚さの
一例を挙げると、ｎ型ＧａＮコンタクト層５は３μｍ、
ｎ型ＡｌＧａＮクラッド層６は０．５μｍ、ｎ型ＧａＮ
光導波層７は０．１μｍ、ｐ型ＧａＮ光導波層９は０．
１μｍ、ｐ型ＡｌＧａＮクラッド層１０は０．５μｍ、
ｐ型ＧａＮコンタクト層１１は０．５μｍとする。ま
た、ｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッ
ド層６およびｎ型ＧａＮ光導波層７にはドナーとして例
えばＳｉをドープし、ｐ型ＧａＮ光導波層９、ｐ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１
１にはアクセプタとして例えばＭｇをドープする。この
後、これらの層にドープされたドナーおよびアクセプタ
の電気的活性化、特にｐ型ＧａＮ光導波層９、ｐ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１
１にドープされたアクセプタの電気的活性化のための熱
処理を行う。この熱処理の温度は例えば７００℃程度と
する。
示すように、まず、第１または第２の実施形態と同様な
方法により、ｃ面サファイア基板１上に成長マスクとし
てのストライプ形状のＳｉＯ2 膜２を直接形成し、その
上にＭＯＣＶＤ法により表面が平坦で低結晶欠陥密度の
単結晶のＧａＮ層４を連続膜として成長させた後、引き
続いてＭＯＣＶＤ法によりこのＧａＮ層４上にｎ型Ｇａ
Ｎコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型
ＧａＮ光導波層７、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y
Ｉｎy Ｎ多重量子井戸構造の活性層８、ｐ型ＧａＮ光導
波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇａ
Ｎコンタクト層１１を順次成長させる。このとき、これ
らの層の下地となるＧａＮ層４が低結晶欠陥密度の高品
質の単結晶であることから、これらの層もまた低結晶欠
陥密度の高品質の単結晶となる。ここで、Ｉｎを含まな
い層であるｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮ
クラッド層６、ｎ型ＧａＮ光導波層７、ｐ型ＧａＮ光導
波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇａ
Ｎコンタクト層１１の成長温度は例えば１０００℃程度
とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y
Ｉｎy Ｎ多重量子井戸構造の活性層８の成長温度は例え
ば７００〜８００℃とする。また、これらの層の厚さの
一例を挙げると、ｎ型ＧａＮコンタクト層５は３μｍ、
ｎ型ＡｌＧａＮクラッド層６は０．５μｍ、ｎ型ＧａＮ
光導波層７は０．１μｍ、ｐ型ＧａＮ光導波層９は０．
１μｍ、ｐ型ＡｌＧａＮクラッド層１０は０．５μｍ、
ｐ型ＧａＮコンタクト層１１は０．５μｍとする。ま
た、ｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッ
ド層６およびｎ型ＧａＮ光導波層７にはドナーとして例
えばＳｉをドープし、ｐ型ＧａＮ光導波層９、ｐ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１
１にはアクセプタとして例えばＭｇをドープする。この
後、これらの層にドープされたドナーおよびアクセプタ
の電気的活性化、特にｐ型ＧａＮ光導波層９、ｐ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１
１にドープされたアクセプタの電気的活性化のための熱
処理を行う。この熱処理の温度は例えば７００℃程度と
する。
【００４０】次に、ｐ型ＧａＮコンタクト層１１上に、
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、例えば反応性イオンエッチング（ＲＩＥ）法により
ｐ型ＡｌＧａＮクラッド層１０の厚さ方向の途中の深さ
までエッチングし、リッジ部を形成する。次に、このレ
ジストパターンを除去した後、ｐ型ＧａＮコンタクト層
１１およびｐ型ＡｌＧａＮクラッド層１０上に所定幅の
ストライプ形状のレジストパターン（図示せず）を形成
し、このレジストパターンをマスクとして例えばＲＩＥ
法によりｎ型ＧａＮコンタクト層５の厚さ方向の途中の
深さまでエッチングすることにより、ｐ型ＧａＮコンタ
クト層１１、ｐ型ＡｌＧａＮクラッド層１０、ｐ型Ｇａ
Ｎ光導波層９、活性層８、ｎ型ＧａＮ光導波層７、ｎ型
ＡｌＧａＮクラッド層６およびｎ型ＧａＮコンタクト層
５の上層部をストライプ状にパターニングする。このパ
ターニング終了後の状態を図１４に示す。
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、例えば反応性イオンエッチング（ＲＩＥ）法により
ｐ型ＡｌＧａＮクラッド層１０の厚さ方向の途中の深さ
までエッチングし、リッジ部を形成する。次に、このレ
ジストパターンを除去した後、ｐ型ＧａＮコンタクト層
１１およびｐ型ＡｌＧａＮクラッド層１０上に所定幅の
ストライプ形状のレジストパターン（図示せず）を形成
し、このレジストパターンをマスクとして例えばＲＩＥ
法によりｎ型ＧａＮコンタクト層５の厚さ方向の途中の
深さまでエッチングすることにより、ｐ型ＧａＮコンタ
クト層１１、ｐ型ＡｌＧａＮクラッド層１０、ｐ型Ｇａ
Ｎ光導波層９、活性層８、ｎ型ＧａＮ光導波層７、ｎ型
ＡｌＧａＮクラッド層６およびｎ型ＧａＮコンタクト層
５の上層部をストライプ状にパターニングする。このパ
ターニング終了後の状態を図１４に示す。
【００４１】次に、図１５に示すように、エッチングマ
スクに用いたレジストパターンを除去した後、ｐ型Ｇａ
Ｎコンタクト層１１上に例えばＮｉ／Ａｕ膜やＮｉ／Ｐ
ｔ／Ａｕ膜などからなるｐ側電極１２を形成するととも
に、エッチングされた部分のｎ型ＧａＮコンタクト層５
上に例えばＴｉ／Ａｌ膜からなるｎ側電極１３を形成す
る。
スクに用いたレジストパターンを除去した後、ｐ型Ｇａ
Ｎコンタクト層１１上に例えばＮｉ／Ａｕ膜やＮｉ／Ｐ
ｔ／Ａｕ膜などからなるｐ側電極１２を形成するととも
に、エッチングされた部分のｎ型ＧａＮコンタクト層５
上に例えばＴｉ／Ａｌ膜からなるｎ側電極１３を形成す
る。
【００４２】この後、上述のようにしてレーザ構造が形
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
【００４３】この第３の実施形態によれば、レーザ構造
を形成する半導体層の下地となるＧａＮ層４を１回の成
長により低コストで成長させることができることによ
り、従来に比べてＧａＮ系半導体レーザを低コストで製
造することができる。
を形成する半導体層の下地となるＧａＮ層４を１回の成
長により低コストで成長させることができることによ
り、従来に比べてＧａＮ系半導体レーザを低コストで製
造することができる。
【００４４】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４５】例えば、上述の第１、第２および第３の実
施形態において挙げた数値、構造、基板、原料、プロセ
スなどはあくまでも例に過ぎず、必要に応じて、これら
と異なる数値、構造、基板、原料、プロセスなどを用い
てもよい。
施形態において挙げた数値、構造、基板、原料、プロセ
スなどはあくまでも例に過ぎず、必要に応じて、これら
と異なる数値、構造、基板、原料、プロセスなどを用い
てもよい。
【００４６】また、上述の第１、第２および第３の実施
形態においては、成長マスクとしてのストライプ形状の
ＳｉＯ2 膜２の延びる方向をｃ面サファイア基板１の
〈１１−２０〉方向に設定しているが、このストライプ
形状のＳｉＯ2 膜２の延びる方向は〈１−１００〉方向
に設定してもよい。
形態においては、成長マスクとしてのストライプ形状の
ＳｉＯ2 膜２の延びる方向をｃ面サファイア基板１の
〈１１−２０〉方向に設定しているが、このストライプ
形状のＳｉＯ2 膜２の延びる方向は〈１−１００〉方向
に設定してもよい。
【００４７】また、上述の第１、第２および第３の実施
形態においては、基板としてｃ面サファイア基板を用い
ているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピ
ネル基板などを用いてもよい。同様に、成長法として
は、ＭＯＣＶＤ法のほかに、ＨＶＰＥ法などを用いても
よい。
形態においては、基板としてｃ面サファイア基板を用い
ているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピ
ネル基板などを用いてもよい。同様に、成長法として
は、ＭＯＣＶＤ法のほかに、ＨＶＰＥ法などを用いても
よい。
【００４８】さらに、上述の第３の実施形態において
は、この発明をＧａＮ系半導体レーザの製造に適用した
場合について説明したが、この発明は、ＧａＮ系発光ダ
イオードはもちろん、ＧａＮ系ＦＥＴなどのＧａＮ系電
子走行素子の製造に適用してもよい。
は、この発明をＧａＮ系半導体レーザの製造に適用した
場合について説明したが、この発明は、ＧａＮ系発光ダ
イオードはもちろん、ＧａＮ系ＦＥＴなどのＧａＮ系電
子走行素子の製造に適用してもよい。
【００４９】
【発明の効果】以上説明したように、この発明の第１の
発明によれば、基板上に成長マスクを直接形成した状態
で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長さ
せるようにしていることにより、低結晶欠陥密度で高品
質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コ
ストで成長させることができる。
発明によれば、基板上に成長マスクを直接形成した状態
で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長さ
せるようにしていることにより、低結晶欠陥密度で高品
質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コ
ストで成長させることができる。
【００５０】また、この発明の第２の発明によれば、窒
化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置を
低コストで製造することができる。
化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置を
低コストで製造することができる。
【図１】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図２】図１に対応する平面図である。
【図３】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ層の成
長方法を説明するための断面図である。
長方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ層の成
長方法において成長マスクとしてのストライプ形状のＳ
ｉＯ2 膜を形成したｃ面サファイア基板の表面のＳＥＭ
写真である。
長方法において成長マスクとしてのストライプ形状のＳ
ｉＯ2 膜を形成したｃ面サファイア基板の表面のＳＥＭ
写真である。
【図１０】この発明の第１の実施形態によるＧａＮ層の
成長方法において成長マスクとしてのストライプ形状の
ＳｉＯ2 膜を形成したｃ面サファイア基板上にＧａＮ層
を成長させたときの表面のＳＥＭ写真である。
成長方法において成長マスクとしてのストライプ形状の
ＳｉＯ2 膜を形成したｃ面サファイア基板上にＧａＮ層
を成長させたときの表面のＳＥＭ写真である。
【図１１】この発明の第１の実施形態との比較のために
成長温度を５００℃としてＧａＮ層を成長させたときの
表面のＳＥＭ写真である。
成長温度を５００℃としてＧａＮ層を成長させたときの
表面のＳＥＭ写真である。
【図１２】この発明の第１の実施形態との比較のために
成長温度を６００℃としてＧａＮ層を成長させたときの
表面のＳＥＭ写真である。
成長温度を６００℃としてＧａＮ層を成長させたときの
表面のＳＥＭ写真である。
【図１３】この発明の第３の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第３の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１６】ｃ面サファイア基板上への従来のＧａＮ層の
成長方法を説明するための断面図である。
成長方法を説明するための断面図である。
１・・・ｃ面サファイア基板、２・・・ＳｉＯ2 膜、３
・・・結晶核、４・・・ＧａＮ層、５・・・ｎ型ＧａＮ
コンタクト層、６・・・ｎ型ＡｌＧａＮクラッド層、７
・・・活性層、９・・・ｐ型ＡｌＧａＮクラッド層、１
０・・・ｐ型ＧａＮコンタクト層、１２・・・ｐ側電
極、１３・・・ｎ側電極
・・・結晶核、４・・・ＧａＮ層、５・・・ｎ型ＧａＮ
コンタクト層、６・・・ｎ型ＡｌＧａＮクラッド層、７
・・・活性層、９・・・ｐ型ＡｌＧａＮクラッド層、１
０・・・ｐ型ＧａＮコンタクト層、１２・・・ｐ側電
極、１３・・・ｎ側電極
Claims (12)
- 【請求項１】 窒化物系ＩＩＩ−Ｖ族化合物半導体を窒
化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる
基板上に成長させるようにした窒化物系ＩＩＩ−Ｖ族化
合物半導体の成長方法において、 上記基板上に成長マスクを直接形成した状態で上記基板
上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるよ
うにしたことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物
半導体の成長方法。 - 【請求項２】 上記成長マスクの表面の任意の点から上
記成長マスクの端までの最短距離が、上記成長マスクの
表面における、上記窒化物系ＩＩＩ−Ｖ族化合物半導体
の成長に関与する原子または分子の拡散長よりも小さく
なるように上記成長マスクを形成するようにしたことを
特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物
半導体の成長方法。 - 【請求項３】 上記成長マスクはストライプ形状を有す
ることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ
族化合物半導体の成長方法。 - 【請求項４】 上記成長マスクは誘電体または絶縁体か
らなることを特徴とする請求項１記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体の成長方法。 - 【請求項５】 上記成長マスクはＳｉＯ2 またはＳｉＮ
からなることを特徴とする請求項１記載の窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体の成長方法。 - 【請求項６】 上記基板はサファイア基板、ＳｉＣ基
板、Ｓｉ基板またはスピネル基板であることを特徴とす
る請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の
成長方法。 - 【請求項７】 ６１０℃以上の成長温度で上記窒化物系
ＩＩＩ−Ｖ族化合物半導体を成長させるようにしたこと
を特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合
物半導体の成長方法。 - 【請求項８】 ６５０℃以上の成長温度で上記窒化物系
ＩＩＩ−Ｖ族化合物半導体を成長させるようにしたこと
を特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合
物半導体の成長方法。 - 【請求項９】 ７００℃以上の成長温度で上記窒化物系
ＩＩＩ−Ｖ族化合物半導体を成長させるようにしたこと
を特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合
物半導体の成長方法。 - 【請求項１０】 ７５０℃以上の成長温度で上記窒化物
系ＩＩＩ−Ｖ族化合物半導体を成長させるようにしたこ
とを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化
合物半導体の成長方法。 - 【請求項１１】 上記成長マスクの開口部における上記
基板上に上記窒化物系ＩＩＩ−Ｖ族化合物半導体を選択
成長させて上記開口部をほぼ埋めた後、成長温度を上昇
させて上記窒化物系ＩＩＩ−Ｖ族化合物半導体を連続膜
が形成されるまで成長させるようにしたことを特徴とす
る請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の
成長方法。 - 【請求項１２】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置において、 窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からな
る基板上に成長マスクを直接形成した状態で上記基板上
に窒化物系ＩＩＩ−Ｖ族化合物半導体が成長されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08041098A JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08041098A JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261169A true JPH11261169A (ja) | 1999-09-24 |
| JP3988245B2 JP3988245B2 (ja) | 2007-10-10 |
Family
ID=13717534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08041098A Expired - Lifetime JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988245B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
| JP2001297990A (ja) * | 2000-02-07 | 2001-10-26 | Motorola Inc | エッジ成長ヘテロエピタキシ |
| JP2002033288A (ja) * | 2000-07-18 | 2002-01-31 | Sony Corp | 結晶成長方法 |
| WO2002017369A1 (en) * | 2000-08-18 | 2002-02-28 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
| US6441391B1 (en) | 2000-09-01 | 2002-08-27 | Nec Corporation | Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate |
| JP2003511871A (ja) * | 1999-10-14 | 2003-03-25 | クリー インコーポレイテッド | Ｉｉｉ族窒化物緩衝層を有するｉｉｉ族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース |
| JP2004158500A (ja) * | 2002-11-01 | 2004-06-03 | Nichia Chem Ind Ltd | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 |
| US6765241B2 (en) | 2000-09-01 | 2004-07-20 | Nec Corporation | Group III nitride semiconductor device of field effect transistor type having reduced parasitic capacitances |
| US6852161B2 (en) | 2000-08-18 | 2005-02-08 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
| US7033436B2 (en) | 2001-04-12 | 2006-04-25 | Sony Corporation | Crystal growth method for nitride semiconductor and formation method for semiconductor device |
| JP2008166673A (ja) * | 2006-12-27 | 2008-07-17 | Shogen Koden Kofun Yugenkoshi | 発光ダイオード及びその製造方法 |
| JP2009054898A (ja) * | 2007-08-28 | 2009-03-12 | Yamaguchi Univ | 発光素子及びその作製方法 |
| JP2009260386A (ja) * | 2002-04-15 | 2009-11-05 | Regents Of The Univ Of California | 金属・有機化学気相成長によって成長した非極性ａ平面窒化ガリウム薄膜 |
| JP2010147165A (ja) * | 2008-12-17 | 2010-07-01 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
| JP2010157773A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| JP2010212581A (ja) * | 2009-03-12 | 2010-09-24 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2013197313A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2014526799A (ja) * | 2011-09-06 | 2014-10-06 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| WO2016056872A1 (ko) * | 2014-10-10 | 2016-04-14 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
-
1998
- 1998-03-12 JP JP08041098A patent/JP3988245B2/ja not_active Expired - Lifetime
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511871A (ja) * | 1999-10-14 | 2003-03-25 | クリー インコーポレイテッド | Ｉｉｉ族窒化物緩衝層を有するｉｉｉ族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース |
| JP4947867B2 (ja) * | 1999-10-14 | 2012-06-06 | クリー インコーポレイテッド | 窒化ガリウム系半導体構造及び該半導体構造を製造する方法 |
| JP2001297990A (ja) * | 2000-02-07 | 2001-10-26 | Motorola Inc | エッジ成長ヘテロエピタキシ |
| JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
| JP2002033288A (ja) * | 2000-07-18 | 2002-01-31 | Sony Corp | 結晶成長方法 |
| JP4556300B2 (ja) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | 結晶成長方法 |
| DE10196361B4 (de) * | 2000-08-18 | 2008-01-03 | Showa Denko K.K. | Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls |
| GB2372635B (en) * | 2000-08-18 | 2005-01-19 | Showa Denko Kk | Method of fabricating group-III nitride semiconductor crystals. |
| US6852161B2 (en) | 2000-08-18 | 2005-02-08 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
| GB2372635A (en) * | 2000-08-18 | 2002-08-28 | Showa Denko Kk | Method of fabricating group-III nitride semiconductor crystal,metho of fabricating gallium nitride-based compound semiconductor,gallium nitride-based compound |
| WO2002017369A1 (en) * | 2000-08-18 | 2002-02-28 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
| US6765241B2 (en) | 2000-09-01 | 2004-07-20 | Nec Corporation | Group III nitride semiconductor device of field effect transistor type having reduced parasitic capacitances |
| US6441391B1 (en) | 2000-09-01 | 2002-08-27 | Nec Corporation | Semiconductor device having drain and gate electrodes formed to lie along few degrees of direction in relation to the substrate |
| US7033436B2 (en) | 2001-04-12 | 2006-04-25 | Sony Corporation | Crystal growth method for nitride semiconductor and formation method for semiconductor device |
| US9039834B2 (en) | 2002-04-15 | 2015-05-26 | The Regents Of The University Of California | Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition |
| JP2009260386A (ja) * | 2002-04-15 | 2009-11-05 | Regents Of The Univ Of California | 金属・有機化学気相成長によって成長した非極性ａ平面窒化ガリウム薄膜 |
| JP2004158500A (ja) * | 2002-11-01 | 2004-06-03 | Nichia Chem Ind Ltd | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 |
| JP2008166673A (ja) * | 2006-12-27 | 2008-07-17 | Shogen Koden Kofun Yugenkoshi | 発光ダイオード及びその製造方法 |
| JP2009054898A (ja) * | 2007-08-28 | 2009-03-12 | Yamaguchi Univ | 発光素子及びその作製方法 |
| JP2010147165A (ja) * | 2008-12-17 | 2010-07-01 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
| JP2010212581A (ja) * | 2009-03-12 | 2010-09-24 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2010157773A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| JP2014526799A (ja) * | 2011-09-06 | 2014-10-06 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| JP2013197313A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2016056872A1 (ko) * | 2014-10-10 | 2016-04-14 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 |
| KR20160042592A (ko) * | 2014-10-10 | 2016-04-20 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3988245B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988245B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 | |
| US6645295B1 (en) | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
| US6967122B2 (en) | Group III nitride compound semiconductor and method for manufacturing the same | |
| JP4743214B2 (ja) | 半導体素子およびその製造方法 | |
| US7524691B2 (en) | Method of manufacturing group III nitride substrate | |
| JP3139445B2 (ja) | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP4903189B2 (ja) | 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法 | |
| JP4178936B2 (ja) | Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 | |
| JP3153153B2 (ja) | 窒化ガリウム系半導体レーザおよびその製造方法 | |
| US20130313567A1 (en) | Base substrate, gallium nitride crystal multi-layer substrate and production process therefor | |
| JP4644942B2 (ja) | 結晶膜、結晶基板および半導体装置の製造方法 | |
| JP6947746B2 (ja) | 複合ＧａＮナノカラムの製造方法 | |
| WO2006060599A2 (en) | Semiconductor devices based on coalesced nano-rod arrays | |
| JP2001185493A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| WO2006075511A1 (ja) | ＧａＮ系半導体発光素子及びその製造方法 | |
| JP2010521810A (ja) | 半導体ヘテロ構造及びその製造 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP3934320B2 (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JP2000164989A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 | |
| JP2001345281A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP2006347832A (ja) | ＧａＮ系化合物半導体層の形成方法、及び、ＧａＮ系半導体発光素子の製造方法 | |
| JP4158760B2 (ja) | ＧａＮ系半導体膜およびその製造方法 | |
| JP2003309331A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |