JP5268043B2 - 極微小ダイオード及びその製造方法 - Google Patents

極微小ダイオード及びその製造方法 Download PDF

Info

Publication number
JP5268043B2
JP5268043B2 JP2007059015A JP2007059015A JP5268043B2 JP 5268043 B2 JP5268043 B2 JP 5268043B2 JP 2007059015 A JP2007059015 A JP 2007059015A JP 2007059015 A JP2007059015 A JP 2007059015A JP 5268043 B2 JP5268043 B2 JP 5268043B2
Authority
JP
Japan
Prior art keywords
manufacturing
diode
wiring
ultra
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007059015A
Other languages
English (en)
Other versions
JP2008226918A (ja
Inventor
武司 野田
和貴 三石
高明 間野
信行 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2007059015A priority Critical patent/JP5268043B2/ja
Publication of JP2008226918A publication Critical patent/JP2008226918A/ja
Application granted granted Critical
Publication of JP5268043B2 publication Critical patent/JP5268043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、導電性基板上に二重障壁構造をもつサブミクロンサイズ以下の半導体素子が島状に配してなる極微小ダイオードに関する。
特許文献2には、簡便なプロセスで高性能の共鳴トンネルダイオードを作製する手法に関する技術が示されている。作製には、上側電極をエッチング用マスクとして用い、エッチング側壁にゲート電極を有する共鳴トンネルダイオードで、簡便な手法で作製できると述べている。素子作製について述べているが、実装のための上側電極層への配線についての記述が無く、従来の通り横方向への配線と考えられる。
このような微小な構造を基板上に形成する技術としては、特許文献1に 半導体超薄膜層に微細な加工を施して量子ドットを作製する方法に技術が示されている。
微細加工のためのエッチング用マスクに液滴エピタキシーでできる金属または半導体の微結晶を使う。本特許は量子ドットの作製手法について述べているが、電極層および配線については述べていない。
基板上への微細構造(メサ構造)の作成については上記のように幾つかの手段が公知である。
しかし、このような微小なダイオードに電気的なコンタクトをとるには、絶縁部分を通して上部電極と接続する技術が必要になるが、電子線リソグラフィーによるプロセスではメサと配線の正確な位置合わせが必要となる。そのため、高度な微細加工プロセスを使わずにメサ型の極微小ダイオードを提供することは不可能であった。
特許第2958442号公報 特開平8−264807号公報
本発明は、このような実情に鑑み、サブミクロンサイズ以下の極微小ダイオードを提供することを目的とする。
発明1は、導電性半導体基板上に二重壁層構造をもつサブミクロンサイズの半導体素子が島状に配してなる極微小ダイオードであって、前記島状の素子の頂部に、これより上方に突出した配線を有し、当該配線を介して前記素子が上部電極に接続された構造を特徴とする。
極微細の複雑なパターニングや正確な位置合わせを行うことなく、サブミクロンサイズ以下の極微小ダイオードを非常に簡便に、しかも任意の位置に一つまたは複数作製する技術である。
本手法は、Inなどの金属液滴をマスクにしたメサ構造形成技術と電子線誘起蒸着法によるナノメートル幅の配線作製技術を融合したもので、ナノ配線を成長表面に直接コンタクトをとり、上方に伸ばすことで、下側電極層との絶縁を可能にしたところに斬新さがある。そのため、任意の位置のメサに配線を施すことができ、メサと配線との位置合わせをすることなく上側の電極層にコンタクトをとることができる。
文献1や実施例から、ナノメートルサイズのメサ構造の作製は実証済みである。
実施例4から、導電性のあるナノメートル幅の配線が作製されている。配線の品質は物理的なサイズや作製プロセスの改善(有機ガスの純度や種類)で向上可能である。

ナノメートル幅の配線を絶縁膜で埋め込むプロセスも可能であると考えている。 本技術は、共鳴トンネルダイオードの他に、ショットキーダイオード、発光ダイオードなどへの応用が期待できる。
図1から7.本技術のプロセスの説明図
ST1:半導体結晶成長装置を用いて、(1)SiドープGaAs基板、(2)下側電極層(SiドープGaAs基板)、(4)障壁層(AlAs)、(3)量子井戸(GaAs)、(4)障壁層(AlAs)、(2‘)上側電極層(SiドープGaAs)を順次重ねた二重障壁共鳴トンネル構造を作製後、その表面に金属(In)液滴(5)を形成する。(図1)
ST2:金属(In)液滴(5)をマスクとしてエッチングし、サブミクロンサイズのメサを作製する。(図2)
ST3:表面の金属(In)液滴(5)を塩酸で取り除く。(図3)
ST4:電子線誘起蒸着でメサ基板上に数十ナノメートル幅の配線(タングステン配線)(6)を作製する。(図4)
ST5:上側電極と下側伝導層を電気的に分離するために、絶縁膜(ポリイミド)(7)を形成する。(図5)
ST6:素子配置に併せ、絶縁膜(7)を配線上部だけエッチングして、配線(6)の上部を露出させる窪み(8)を形成する。(図6)
ST7:上側電極(金)(9)を通常の真空蒸着とリフトオフで作製する。(図7)
前記ST1をより具体的に説明する。
分子線エピタキシー装置を用い、Siド−プGaAs基板上に基板温度約570℃で、GaAs/AlAs二重障壁共鳴トンネル構造を作製する。その後、基板温度を200℃まで下げるとともに、砒素用バルブを閉じ、成長室の真空度(P)が下がるのを待つ。P =8´10−9Torr程度となったところで、Inセルシャッターのみ開け、In液滴を作製する。Inの照射総量は6´1020 −2(InAsで100分子層相当)である。
今回の成長条件では、In液滴の大きさは幅約1.3ミクロン、高さ0.3ミクロンで、密度は1−2´1011 m−であった。
そのIn液滴を形成した試料表面の原子間力顕微鏡(AFM)写真を図8に示す。
前記ST2とST3をより具体的に説明する。
図9.リン酸:過酸化水素:水=3:1:75の割合で混ぜたエッチング液を用い、室温で5分30秒エッチングし、その後塩酸に20秒浸しIn液滴(5)を取り除いた。図9は液滴(5)を取り除いたメサ構造の走査電子顕微鏡写真である。
前記ST4をより具体的に説明する。
走査電子顕微鏡装置に前記ST3の状態の試料を入れ、有機ガスを局所的に供給し、電子線でガスを分解に、電子線が照射されたところに選択的に金属を堆積させる。この例では、収束した電子線をメサ構造上で止めておくことで、ナノスケール幅の極微細線が上方に成長していく。
図10は、電子線誘起蒸着で形成したナノ配線の例(走査電子顕微鏡写真)である。
本技術は、極微小ダイオードの作製に応用できる。具体的には、共鳴トンネルダイオード、ショットキーダイオード、発光ダイオードなどである。
実施例のプロセスのST1を示す模式図 実施例のプロセスのST2を示す模式図 実施例のプロセスのST3を示す模式図 実施例のプロセスのST4を示す模式図 実施例のプロセスのST5を示す模式図 実施例のプロセスのST6を示す模式図 実施例のプロセスのST7を示す模式図 実施例でIn液滴を形成した試料表面の原子間力顕微鏡(AFM) 実施例でInをマスクとしてエッチング後、Inを取り除いたメサ構造の走査電子顕微鏡 実施例で、電子線誘起蒸着法で形成したナノ配線の例(走査電子顕微鏡
符号の説明
(1) SiドープGaAs基板(n+-GaAs)
(2)(2‘) SiドープGaAs層(n+-GaAs)
(3) 量子井戸
(4)壁層
(5) 液滴
(6) ナノ配線
(7) 絶縁膜
(8) 窪み
(9) 上側電極

Claims (4)

  1. 導電性半導体基板上に二重壁層構造をもつサブミクロンサイズ以下の半導体素子が島状に配してなる極微小ダイオードの製造方法において、
    最上層がGaAsである二重障壁共鳴トンネル構造を作製し、
    前記最上層の作製後、真空状態を維持したまま前記最上層にIn液滴を形成し、
    前記In液滴をマスクとしてエッチングすることにより、メサを形成し、
    前記メサから上方に突出した金属の配線を形成する
    ことを特徴とする極微小ダイオードの製造方法。
  2. 前記配線の金属はタングステンである、請求項1に記載の極微小ダイオードの製造方法。
  3. 前記配線を介して前記半導体素子を上部電極に接続する、請求項1または2に記載の極微小ダイオードの製造方法。
  4. 請求項1から3の何れかに記載の製造方法によって製造された極微小ダイオード。
JP2007059015A 2007-03-08 2007-03-08 極微小ダイオード及びその製造方法 Expired - Fee Related JP5268043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007059015A JP5268043B2 (ja) 2007-03-08 2007-03-08 極微小ダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007059015A JP5268043B2 (ja) 2007-03-08 2007-03-08 極微小ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008226918A JP2008226918A (ja) 2008-09-25
JP5268043B2 true JP5268043B2 (ja) 2013-08-21

Family

ID=39845227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007059015A Expired - Fee Related JP5268043B2 (ja) 2007-03-08 2007-03-08 極微小ダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP5268043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9421138D0 (en) * 1994-10-20 1994-12-07 Hitachi Europ Ltd Memory device
JP3761319B2 (ja) * 1997-05-21 2006-03-29 株式会社東芝 半導体装置の製造方法
JP4120918B2 (ja) * 2002-03-18 2008-07-16 富士通株式会社 柱状カーボン構造物の選択成長方法及び電子デバイス
JP3987922B2 (ja) * 2002-09-27 2007-10-10 独立行政法人物質・材料研究機構 ナノ構造の選択的形成方法
KR100749710B1 (ko) * 2003-02-28 2007-08-16 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 안테나의 제조방법 및 안테나의 제조디바이스
JP2006123150A (ja) * 2004-11-01 2006-05-18 National Institute For Materials Science 電子ビーム誘起蒸着法を用いたナノ構造作成制御方法
JP2006344906A (ja) * 2005-06-10 2006-12-21 Seiko Epson Corp 多層配線基板の製造方法、半導体装置の製造方法、及び電子デバイス

Also Published As

Publication number Publication date
JP2008226918A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
JP6126725B2 (ja) ナノ構造処理のための導電性補助層の形成及び選択的除去
CN103956336B (zh) 用于制造可转移半导体结构、器件和器件构件的松脱策略
TW200949942A (en) Method for formation of substrate elements
TW201515091A (zh) 藉由乾式蝕刻移除3d半導體結構之方法
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
KR100987331B1 (ko) 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
JP4120918B2 (ja) 柱状カーボン構造物の選択成長方法及び電子デバイス
KR100852628B1 (ko) 1d 나노와이어 채널을 이용한 박막트랜지스터의 제조방법
JP5268043B2 (ja) 極微小ダイオード及びその製造方法
KR101309308B1 (ko) 전자소자와 그 제조방법
JP4814562B2 (ja) ナノ構造の作製方法
JPH0778807A (ja) マスク及びその形成方法及びこれを用いたエッチング方法
JP2006128438A (ja) ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
JP4774665B2 (ja) 半導体装置の製造方法
KR100495866B1 (ko) 어레이 구조의 분자 전자 소자 및 그 제조 방법
JP2004247431A (ja) 量子半導体装置及びその製造方法
CN107978662B (zh) 一种氮化镓纳米孔洞的制备方法
Russo-Averchi et al. Bottom-up engineering of InAs at the nanoscale: From V-shaped nanomembranes to nanowires
US8502197B2 (en) Layer assembly
KR101199753B1 (ko) 나노전극 제조 방법
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
JP2009130281A (ja) 半導体微小突起構造体の製造方法
Sun et al. Semiconductor nanowires: Macroelectronics applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees