KR100714924B1 - 나노갭 전극소자의 제작 방법 - Google Patents

나노갭 전극소자의 제작 방법 Download PDF

Info

Publication number
KR100714924B1
KR100714924B1 KR1020050091288A KR20050091288A KR100714924B1 KR 100714924 B1 KR100714924 B1 KR 100714924B1 KR 1020050091288 A KR1020050091288 A KR 1020050091288A KR 20050091288 A KR20050091288 A KR 20050091288A KR 100714924 B1 KR100714924 B1 KR 100714924B1
Authority
KR
South Korea
Prior art keywords
nanostructure
nanogap
semiconductor layer
metal
width
Prior art date
Application number
KR1020050091288A
Other languages
English (en)
Other versions
KR20070036355A (ko
Inventor
유한영
백인복
안창근
임기주
양종헌
피웅환
유민기
박찬우
최성율
이성재
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050091288A priority Critical patent/KR100714924B1/ko
Priority to US11/447,820 priority patent/US7537883B2/en
Publication of KR20070036355A publication Critical patent/KR20070036355A/ko
Application granted granted Critical
Publication of KR100714924B1 publication Critical patent/KR100714924B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다.
나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이

Description

나노갭 전극소자의 제작 방법 {Method of manufacturing nano-gap electrode device}
도 1 내지 도 7은 본 발명의 제 1 실시예에 따른 나노갭 전극소자의 제작 방법을 설명하기 위한 단면도.
도 8은 도 6의 금속 증착 과정을 설명하기 위한 예시도.
도 9 및 도 10은 본 발명의 제 2 실시예에 따른 나노갭 전극소자의 제작 방법을 설명하기 위한 단면도.
도 11은 본 발명에 따라 제작된 나노갭 전극소자의 주사전자현미경(SEM) 사진.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 101: 제 1 반도체층
102: 제 2 반도체층 102a: 나노 구조물
103: 감광층 110: 마스크층
120: 금속 120a: 전극
130: 나노갭
본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자에 관한 것으로, 더욱 상세하게는 나노갭의 위치와 폭을 용이하게 조절할 수 있고, 반복되는 구조를 갖는 다수의 나노갭을 동시에 형성할 수 있는 나노갭 전극소자의 제작 방법에 관한 것이다.
정보통신 기술이 발달하면서 전송 가능한 정보의 량이 기하 급수적으로 증가하고 있으며, 이를 처리하기 위한 반도체 소자의 집적도 또한 지속적으로 향상되고 있다. 종래에는 포토리소그래피(photo-lithography) 공정의 분해능 향상을 통해 크기와 선폭을 줄여나가는 탑-다운(top-down) 방식으로 반도체 소자의 집적도를 향상시켰으나, 이러한 탑-다운 방식의 기술은 공정상의 어려움과 비용의 증가로 인해 더 이상 적용이 어려운 실정이다. 그래서 이러한 한계를 극복하고 경제성을 높일 수 있는 나노 분자소자를 개발하였으며, 최근에는 바텀-업(bottom-up) 방식의 기술로 제작된 분자소자가 제시되었다.
분자소자는 기존의 실리콘을 기반으로 한 반도체 소자와는 달리 수 나노미터 이하의 길이를 갖는 분자를 통해 이루어지는 전자수송 현상을 이용하는 소자로서, 저비용으로 고집적의 고속회로 구현이 가능하기 때문에 차세대 기술로 대두되고 있다. 이러한 분자소자는 전기적 특성 평가를 위해 분자의 양단에 연결되는 외부전극을 필요로 하는데, 이를 위해 수 나노미터 이하의 분자 길이에 해당하는 나노갭을 사이에 두고 두 전극이 배치되는 전극소자의 구현이 필수적이다.
종래에는 기계적 응력(mechanical stress)이나 전자이주 현상 (electromigration)을 이용하여 이미 형성된 금속선의 특정 부위를 단절시키는 방법 또는 전자빔 리소그래피(e-beam lithography) 기술을 이용하여 수백 나노미터의 폭을 가지는 갭을 일차로 형성한 후 전기화학증착법(electrochemical deposition)으로 갭을 형성하는 두 전극의 표면에 전극물질을 추가로 증착하여 갭의 폭을 줄이는 방법 등으로 나노갭 전극소자를 제작하였다. 그러나 이러한 방법들은 공정이 복잡할 뿐 아니라 갭의 폭과 위치를 정확하게 제어하기 어렵고 재현성과 신뢰성이 떨어진다. 또한, 동일한 형상과 폭을 가지며 반복되는 구조를 갖는 다수의 나노갭을 동시에 형성하는 것이 불가능하여 분자전자회로 제작에 실제로 응용하기 어렵다.
따라서 본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 고안된 것으로, 나노갭의 폭과 위치를 정확하게 제어하고, 어레이 형태의 나노갭 전극소자를 동시에 형성할 수 있는 나노갭 전극소자의 제작 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 나노갭 전극소자의 제작 방법은 반도체층 상에 부양된 구조의 나노 구조물을 배치하는 단계, 상기 나노 구조물과 교차되도록 적어도 하나의 개구패턴이 형성된 마스크층을 형성하는 단계, 상기 개구패턴을 통해 노출되는 상기 반도체층 상에 금속을 증착하여 전극을 형성하되, 상기 나노 구조물에 의해 상기 나노 구조물 하부에 나노갭이 형성되도록 하는 단계를 포함하는 것을 특징으로 한다.
상기 나노 구조물을 배치하는 단계는 적층 구조의 제 1 및 제 2 반도체층을 형성하는 단계, 상기 제 2 반도체층을 패터닝하여 나노 구조물을 형성하는 단계, 상기 나노 구조물이 지지되는 상태로 상기 나노 구조물 하부의 상기 제 1 반도체층을 소정 두께 제거하는 단계로 이루어지는 것을 특징으로 한다.
상기 나노 구조물은 와이어 형태의 나노갭 형성부와 상기 나노갭 형성부 양측을 지지하는 지지부로 구성되며, 상기 지지부가 상기 나노갭 형성부보다 넓게 형성된 것을 특징으로 한다.
상기 금속은 상기 나노 구조물을 중심으로 양측에서 소정의 경사각으로 증착하며, 상기 나노갭의 폭은 상기 나노 구조물의 폭, 상기 나노 구조물의 높이 및 상기 금속의 증착 각도 중 적어도 어느 하나에 의해 조절되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다. 그러나 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제 3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었으며, 도면에서 동일 부호는 동일한 요소를 지칭한다.
도 1 내지 도 7은 본 발명의 제 1 실시예에 따른 나노갭 전극소자의 제작 방법을 설명하기 위한 사시도이다.
도 1을 참조하면, 소자를 지지하기 위한 기판(100) 상에 제 1 반도체층(101), 제 2 반도체층(102) 및 감광층(103)을 순차적으로 형성한다. 상기 기판(100)으로는 유리, 산화물, 고분자, 실리콘, 화합물 반도체, 금속, 또는 이들의 조합으로 이루어진 물질을 사용할 수 있다. 상기 제 1 반도체층(101)과 제 2 반도체층(102)은 식각비가 서로 다른 물질 예를 들어, 결정질이 서로 다른 물질 또는 서로 다른 조합의 물질(화합물)로 형성한다. 상기 물질로는 실리콘(Si), 폴리실리콘(Poly-Si), 산화막, 질화막 등을 이용할 수 있다.
도 2를 참조하면, 소정의 사진 및 현상 공정으로 상기 감광층(103)을 패터닝하여 나노갭 형성을 위한 와이어(wire) 패턴(A)과 상기 와이어 패턴(A)의 양측에 연결된 지지패턴(B)을 형성한다. 이 때 상기 지지패턴(B)이 상기 와이어 패턴(A)보다 넓은 면적을 가지도록 해야 한다.
도 3을 참조하면, 상기 패터닝된 감광층(103)을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 제 2 반도체층(102)을 식각하여 나노 구조물(102a)을 형성한 후 상기 감광층(103)을 제거한다. 상기 나노 구조물(102a)은 상기 패터닝된 감광층(103)과 동일한 형태를 가진다. 즉, 상기 와이어 패턴(A)에 의해 형성된 와이어 형태의 나노갭 형성부(A')와 상기 지지패턴(B)에 의해 형성되며 상기 나노갭 형성부(A')의 양측에 연결된 지지부(B')로 이루어진다. 이 때 나노갭의 폭을 정확하게 제어하기 위해서는 상기 나노 구조물(102a)의 측벽이 수직 형태를 갖도록 식각하는 것이 바람직하다.
상기 나노갭 형성부(A')의 폭(w)은 사진 공정에 사용되는 장비의 해상도에 따라 마이크로 미터 이하로 조절할 수 있는데, 일반적인 포토(photo) 장비의 경우 70 내지 80㎚ 이하, 전자빔(e-beam) 장비의 경우 50㎚ 이하의 폭으로 조절할 수 있다.
도 4를 참조하면, 상기 나노 구조물(102a)을 마스크로 이용한 식각 공정으로 노출된 부분과 상기 나노 구조물(102a) 하부의 상기 제 1 반도체층(101)을 소정 두께 식각한다. 이 때 습식 식각을 이용하면 상기 나노갭 형성부(A') 하부의 제 1 반도체층(101)은 등방성 식각에 의해 완전히 제거되는 반면, 상기 지지부(B') 하부의 제 1 반도체층(101)은 일부만 제거된다. 따라서 상기 나노 구조물(102a)의 나노갭 형성부(A')는 공기중에 부양되고, 상기 지지부(B')에 의해 양측부가 지지되는 구조를 가지게 된다.
도 5를 참조하면, 상기 나노 구조물(102a)을 포함하는 전체 상부면에 상기 나노 구조물(102a)의 나노갭 형성부(A')와 교차되는 개구패턴(C)이 형성된 마스크층(110)을 형성한다. 상기 마스크층(110)으로는 예를 들어, 감광물질을 이용할 수 있는데, 전체 상부면에 감광층을 형성한 후 소정의 마스크를 사용한 사진 및 현상 공정으로 상기 개구패턴(C)이 형성되도록 상기 감광층을 패터닝하여 형성할 수 있다. 상기 개구패턴(C)은 소스 및 드레인으로 사용될 전극의 모양 예를 들어, 스트라이프(stripe) 형태로 형성할 수 있다.
도 6 및 도 8을 참조하면, 전체 상부면에 금, 은, 구리, 알루미늄 등과 같은 금속(120)을 증착하면 상기 개구패턴(C)을 통해 노출되는 상기 제 1 반도체층(101) 상에 금속(120)이 증착됨에 따라 상기 개구패턴(C) 모양의 전극(120a)이 형성된다. 이 때 상기 금속(120)의 증착 각도를 도 8과 같이 소정의 각도(θ)로 조절하면 상기 나노 구조물(102a)의 나노갭 형성부(A') 하부에는 금속이 증착되지 않기 때문에 상기 나노갭 형성부(A')보다 좁은 폭(d)을 갖는 나노갭(130)이 형성될 수 있으며, 상기 나노갭(130)을 중심으로 양측에는 전극(120a)이 형성된다. 예를 들어, 경사(tilt) 증착법으로 상기 나노 구조물(102a)을 중심으로 양측에서 소정의 경사각(θ)으로 금속(120)을 증착한다.
도 7을 참조하면, 상기 마스크층(110) 상에 증착된 금속(120) 및 상기 마스크층(110)을 순차적으로 제거한다.
본 발명에 따르면 상기 나노갭(130)의 폭(d)과 위치는 상기 나노 구조물(102a)의 높이(h) 즉, 상기 제 1 반도체층(101)으로부터 나노 구조물(102a)까지의 높이(h), 나노 구조물(102a)의 폭(w) 및 금속(120)의 증착 각도(θ)에 따라 용이하게 조절될 수 있다. 실험 결과, 상기 높이(h)와 폭(w)을 100㎚ 정도로 조절한 경우 5㎚ 이하의 폭(d)을 갖는 나노갭(130)의 형성이 가능하였다.
이 후 상기 나노 구조물(102a)과 상기 나노 구조물(102a) 상에 증착된 금속(120)은 제거하거나, 상기 나노 구조물(102a) 상에 증착된 금속(120)을 백 게이트로 사용할 수 있다.
상기 제 1 실시예에서는 하나의 나노갭 전극소자의 제작 방법을 설명하였으나, 본 발명의 제 2 실시예로서 어레이 형태의 나노갭 전극소자를 제작할 수 있다.
도 9를 참조하면, 도 1 내지 도 4의 공정을 진행한 후 상기 나노 구조물(102a)을 포함하는 전체 상부에 상기 나노 구조물(102a)의 나노갭 형성부(A')와 교 차되는 다수의 개구패턴(C)이 소정 간격으로 형성된 예를 들어, 스트라이프 어레이 형태의 마스크층(110)을 형성한다. 상기 마스크층(110)은 도 5d와 동일한 방법으로 형성할 수 있다.
도 10을 참조하면, 전체 상부면에 금, 은, 구리, 알루미늄 등과 같은 금속(120)을 증착하면 상기 개구패턴(C)을 통해 노출되는 상기 제 1 반도체층(101) 상에 금속(120)이 증착됨에 따라 상기 개구패턴(C) 모양의 다수의 전극(120a)이 형성된다. 이 후 상기 마스크층(110) 상에 증착된 금속(120) 및 상기 마스크층(110)을 제거한다.
이 때 상기 금속의 증착 각도를 도 8과 같이 소정의 각도(θ)로 조절하면 상기 나노 구조물(102a)의 나노갭 형성부(A') 하부에는 금속이 증착되지 않기 때문에 상기 나노갭 형성부(A')보다 좁은 폭을 갖는 나노갭(130)이 형성될 수 있으며, 상기 나노갭(130)을 중심으로 양측에는 전극(120a)이 형성된다.
도 11은 본 발명에 따라 제작된 나노갭 전극소자의 주사전자현미경(SEM) 사진으로서, 본 발명의 제 2 실시예에 따라 제작된 어레이 형태의 나노갭 전극소자를 도시한다.
본 발명에 따라 제작된 나노갭 전극소자는 나노갭에 채워진 분자를 채널로 이용하는 분자 트랜지스터 또는 DNA, 바이오 물질 등을 이용하는 감지기 등에 적용될 수 있다.
이상, 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 당 분 야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
예를 들어, 상기 실시예에서는 각 나노갭 전극소자마다 부양된 나노 구조물을 형성하지만, 별도로 제작된 나노 구조물을 나노갭 전극소자의 제조시마다 배치하는 방법으로 반복 사용할 수 있다. 또한, 와이어 형태의 나노 구조물이 완전히 부양되지 않고 일부에 의해 지지되는 구조로도 제작이 가능하다.
상술한 바와 같이 본 발명은 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 기계적 응력 또는 전자이주현상을 이용하여 금속선을 단절시키거나, 전기화학증착법을 이용하여 일차로 넓게 형성된 갭을 좁히는 종래의 방법과는 달리, 본 발명을 이용하면 나노갭의 위치와 폭, 형상 등을 재현성 있게 제어할 수 있을 뿐만 아니라 한번의 공정으로 다수의 나노갭 전극소자를 동시에 형성할 수 있으며, 높은 신뢰성을 가지는 분자전자회로를 용이하게 구현할 수 있다.

Claims (11)

  1. a) 반도체층 상에 부양되는 와이어 형태의 나노갭 형성부와 상기 나노갭 형성부의 길이방향의 양단부를 지지하는 지지부를 구비하는 나노 구조물을 배치하는 단계;
    b) 상기 나노 구조물과 교차되도록 적어도 하나의 개구패턴이 형성된 마스크층을 형성하는 단계,
    c) 상기 개구패턴을 통해 노출되는 상기 반도체층 상에 금속을 증착하여 전극을 형성하되, 상기 나노 구조물에 의해 상기 나노 구조물 하부에 나노갭이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  2. 제 1 항에 있어서, 상기 단계 a)는
    적층 구조의 제 1 및 제 2 반도체층을 형성하는 단계,
    상기 제 2 반도체층을 패터닝하여 나노 구조물을 형성하는 단계,
    상기 나노 구조물이 지지되는 상태로 상기 나노 구조물 하부의 상기 제 1 반도체층을 소정 두께 제거하는 단계로 이루어지는 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 반도체층은 서로 다른 식각비를 갖는 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  4. 제 2 항에 있어서, 상기 제 1 반도체층은 습식 식각으로 제거하는 것을 특징 으로 하는 나노갭 전극소자의 제작 방법.
  5. 삭제
  6. 제 1 항에 있어서, 상기 지지부가 상기 나노갭 형성부보다 넓게 형성된 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  7. 제 1 항에 있어서, 상기 마스크층은 감광물질로 형성하는 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  8. 제 1 항에 있어서, 상기 금속은 금, 은, 구리 및 알루미늄 중 어느 하나인 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  9. 제 1 항에 있어서, 상기 금속은 상기 나노 구조물을 중심으로 양측에서 소정의 경사각으로 증착하는 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
  10. 제 1 항에 있어서, 상기 나노갭의 폭은 상기 나노 구조물의 폭, 상기 나노 구조물의 높이 및 상기 금속의 증착 각도 중 적어도 어느 하나에 의해 조절되는 것 을 특징으로 하는 나노갭 전극소자의 제작 방법.
  11. 제1항, 제2항, 제3항, 제4항, 제6항, 제7항, 제8항, 제9항 및 제10항 중 어느 한 항에 있어서, 상기 마스크층은 다수의 개구패턴이 소정 간격으로 형성된 스트라이프 어레이인 것을 특징으로 하는 나노갭 전극소자의 제작 방법.
KR1020050091288A 2005-09-29 2005-09-29 나노갭 전극소자의 제작 방법 KR100714924B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050091288A KR100714924B1 (ko) 2005-09-29 2005-09-29 나노갭 전극소자의 제작 방법
US11/447,820 US7537883B2 (en) 2005-09-29 2006-06-06 Method of manufacturing nano size-gap electrode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091288A KR100714924B1 (ko) 2005-09-29 2005-09-29 나노갭 전극소자의 제작 방법

Publications (2)

Publication Number Publication Date
KR20070036355A KR20070036355A (ko) 2007-04-03
KR100714924B1 true KR100714924B1 (ko) 2007-05-07

Family

ID=37894604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091288A KR100714924B1 (ko) 2005-09-29 2005-09-29 나노갭 전극소자의 제작 방법

Country Status (2)

Country Link
US (1) US7537883B2 (ko)
KR (1) KR100714924B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322687B1 (ko) * 2009-11-05 2013-10-30 한양대학교 에리카산학협력단 전도성 폴리머 패터닝 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004010635B4 (de) * 2004-03-02 2006-10-05 Micronas Gmbh Vorrichtung zur Durchführung von Messungen an Biokomponenten
KR100943707B1 (ko) 2007-10-05 2010-02-23 한국전자통신연구원 나노 구조물을 포함하는 3차원 나노 소자
KR100937260B1 (ko) * 2007-12-31 2010-01-15 한국표준과학연구원 나노갭 전극을 이용한 나노입자 검출센서
US9012329B2 (en) 2013-04-04 2015-04-21 International Business Machines Corporation Nanogap in-between noble metals
KR20180112191A (ko) * 2017-03-31 2018-10-12 엘지디스플레이 주식회사 증착용 마스크 및 그 증착장치
CN108470768B (zh) * 2018-03-02 2020-12-22 华南理工大学 一种hemt器件纳米栅极的制备方法
KR102179526B1 (ko) * 2020-05-13 2020-11-16 한국과학기술원 금형을 이용한 마이크로 노즐 어레이 제조 방법
KR102536110B1 (ko) * 2021-07-26 2023-05-26 고려대학교 산학협력단 경사각 증착법을 이용한 나노 구조체 및 광촉매 소자 형성 방법 및 그 방법을 이용하여 형성되는 광촉매 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050048732A (ko) * 2003-11-20 2005-05-25 한국전자통신연구원 나노갭 전극소자의 제작 방법
KR20050118961A (ko) * 2004-06-15 2005-12-20 한국과학기술원 나노미터 크기의 갭을 가지는 금속 전극의 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US168810A (en) * 1875-10-11 Improvement in lawn-mowers
US5751156A (en) 1995-06-07 1998-05-12 Yale University Mechanically controllable break transducer
US6780570B2 (en) * 2000-06-28 2004-08-24 Institut National D'optique Method of fabricating a suspended micro-structure with a sloped support
US6447663B1 (en) 2000-08-01 2002-09-10 Ut-Battelle, Llc Programmable nanometer-scale electrolytic metal deposition and depletion
WO2002080262A1 (en) 2001-03-30 2002-10-10 The Penn State Research Foundation Lateral nanostructures by vertical processing
US7385295B2 (en) * 2004-06-24 2008-06-10 California Institute Of Technology Fabrication of nano-gap electrode arrays by the construction and selective chemical etching of nano-crosswire stacks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050048732A (ko) * 2003-11-20 2005-05-25 한국전자통신연구원 나노갭 전극소자의 제작 방법
KR20050118961A (ko) * 2004-06-15 2005-12-20 한국과학기술원 나노미터 크기의 갭을 가지는 금속 전극의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322687B1 (ko) * 2009-11-05 2013-10-30 한양대학교 에리카산학협력단 전도성 폴리머 패터닝 방법

Also Published As

Publication number Publication date
KR20070036355A (ko) 2007-04-03
US7537883B2 (en) 2009-05-26
US20070072336A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100714924B1 (ko) 나노갭 전극소자의 제작 방법
US7413973B2 (en) Method for manufacturing nano-gap electrode device
US8486512B2 (en) Pattern formation employing self-assembled material
KR100923193B1 (ko) 나노스케일 다중접합 양자점 소자 및 그 제조방법
KR101377597B1 (ko) 트랜지스터 및 그 제조방법
US8207028B2 (en) Two-dimensional patterning employing self-assembled material
US8003300B2 (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
KR20070029796A (ko) 나노크기 장치
EP2530720A1 (en) Manufacture methods of thin film transistor and array substrate and mask
US20170213733A1 (en) Method of forming patterns
KR101997073B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7928578B2 (en) Electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components
US7436033B2 (en) Tri-gated molecular field effect transistor and method of fabricating the same
KR101036692B1 (ko) 다중 양자점 나노소자의 제작방법 및 그에 따른 다중 양자점 나노소자
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
CN106298461B (zh) 制作不连续直线图案的方法与不连续直线图案结构
CN1440924A (zh) 微电子机械系统结构及其制造方法
KR102430078B1 (ko) 공중 부유형 나노 구조물 기반 나노히터 및 그 제조 방법
KR102041830B1 (ko) 반도체 나노와이어의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법
KR102035505B1 (ko) 표준 노광공정 기반 단일 실리콘 나노선 소자의 제작 방법
KR100701024B1 (ko) 나노 와이어 형성방법 및 이 나노 와이어 형성방법을 통해제조된 반도체장치
KR100281269B1 (ko) 반도체소자의 게이트전극 형성방법
TW202109624A (zh) 積體電路的製作方法
KR20090067813A (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR20090067817A (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 13