CN102496563B

CN102496563B - 一种单晶硅衬底上制备硅纳米线的方法

Info

Publication number: CN102496563B
Application number: CN201110424965.XA
Authority: CN
Inventors: 范春晖
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2011-12-16
Filing date: 2011-12-16
Publication date: 2016-03-09
Anticipated expiration: 2031-12-16
Also published as: CN102496563A

Abstract

本发明提供一种单晶硅衬底上制备硅纳米线的方法，包括：提供单晶硅衬底；在所述单晶硅衬底上依次形成第一二氧化硅层、氮化硅层及第二二氧化硅层；利用第一掩模板光刻定义有源区，刻蚀去除所述有源区的第二二氧化硅层、氮化硅层及第一二氧化硅层，暴露出有源区的单晶硅衬底；横向刻蚀去除部分氮化硅层，形成沟槽；在暴露出的单晶硅衬底上外延生长硅层，所述硅层充满所述沟槽；利用第二掩模板光刻定义硅纳米线支撑区域，刻蚀所述硅层，在所述沟槽内形成硅纳米线；依次刻蚀去除有源区以外的第二二氧化硅层、氮化硅层及第一二氧化硅层，使得所述硅纳米线悬空。该工艺制备方法简单、可控，生产成本低廉。

Description

一种单晶硅衬底上制备硅纳米线的方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种单晶硅衬底上制备硅纳米线的方法。

背景技术

近年来，伴随着人们对纳米技术领域的不断探索和研究，具有一维纳米结构的材料，如硅纳米线，引起了越来越多的人的关注。硅纳米线具有显著的量子效应、超大的比表面积等特性，在MOS器件、传感器等领域有着良好的应用前景。如何用一种简单、可控、低成本的方式制备出硅纳米线，成为了一项重要的课题。

硅纳米线的制备方法主要可以分为“自底向上”(bottom-up)和“自顶向下”(top-down)两大类。自底向上的方法主要是依靠纳米技术，利用催化剂催化生长纳米线。该方法虽然可以一次性大批量生产出硅纳米线，但是很难实现纳米线的定位生长，并且和传统的自顶向下的CMOS集成电路加工工艺方式有着本质的区别，兼容性可能会成为阻碍其应用的一块绊脚石。而随着半导体工艺技术水平的不断进步，依靠薄膜制备、光刻与刻蚀等技术制备硅纳米线的自顶向下的方法越来越多。

目前已有多个研究小组报导了他们制备硅纳米线围栅器件的方法。基于SOI衬底，N.Singh小组采用交替式移相掩模光刻(alternatingphaseshiftmasklithography)、裁剪技术和干法刻蚀得到了长度不同、宽度在40nm至50nm之间的硅纳米线条，完成后续工艺后得到了硅纳米线围栅器件(N.Singhetal.,Ultra-NarrowSiliconNanowireGate-All-AroundCMOSDevices:ImpactofDiameter,Channel-OrientationandLowTemperatureonDevicePerformance,IEEEInternationalElectronDevicesMeeting,2006)，但是这种方法对光刻的要求仍然很高。另外，也可以利用TMAH溶液在硅的(100)和(111)晶面的高腐蚀选择比在SOI衬底上加工制备硅纳米线，然而该方法限定了衬底的晶向，存在一定的局限性(中国专利，授权公告号：CN1215530C)。总之，在SOI衬底上只需完成光刻图案的定义、刻蚀以及纳米线释放，即可得到硅纳米线。

虽然基于SOI衬底制备硅纳米线的工艺并不复杂，然而SOI衬底片的成本很高。如果能够在单晶硅衬底上制备出硅纳米线，则能大大降低成本。难点就在于如何使得定义得到的硅纳米线悬空。

发明内容

本发明的目的在于提供一种单晶硅衬底上制备硅纳米线的方法，以解决现有技术中基于SOI衬底制备硅纳米线，成本较高的问题。

为解决上述技术问题，本发明提供一种单晶硅衬底上制备硅纳米线的方法，包括：

提供单晶硅衬底；

在所述单晶硅衬底上依次形成第一二氧化硅层、氮化硅层及第二二氧化硅层；

利用第一掩模板光刻定义有源区，刻蚀去除所述有源区的第二二氧化硅层、氮化硅层及第一二氧化硅层，暴露出有源区的单晶硅衬底，所述第一掩模板的图形包括“工”字型；

横向刻蚀去除部分氮化硅层，形成沟槽；

在暴露出的单晶硅衬底上外延生长硅层，所述硅层充满所述沟槽；

利用第二掩模板光刻定义硅纳米线支撑区域，刻蚀所述硅层，在所述沟槽内形成硅纳米线，所述第二掩模板的图形包括“一”字型；

依次刻蚀去除有源区以外的第二二氧化硅层、氮化硅层及第一二氧化硅层，使得所述硅纳米线悬空。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，所述第一掩模板的图形包括多个顺次连接的“工”字型。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，所述硅层的厚度大于第一二氧化硅层和氮化硅层的厚度之和。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，所述第一二氧化硅层的厚度为50nm～100nm，所述氮化硅层的厚度为20nm～50nm，所述第二二氧化硅层的厚度为50nm～100nm。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，所述硅层的厚度为100nm～200nm。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，采用反应离子刻蚀的方法依次刻蚀去除有源区的第二二氧化硅层、氮化硅层及第一二氧化硅层，并使得刻蚀后露出的第二二氧化硅层/氮化硅层/第一二氧化硅层的夹层结构的侧壁与单晶硅衬底平面形成的夹角为80度～85度。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，采用浓磷酸加热的方法横向湿法刻蚀去除部分氮化硅层，形成沟槽。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，所述沟槽的宽度为20nm～50nm。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，采用感应耦合等离子体刻蚀的方法刻蚀所述硅层，暴露出部分第一二氧化硅层，并在所述沟槽内形成硅纳米线。

可选的，在所述的单晶硅衬底上制备硅纳米线的方法中，采用缓冲氢氟酸溶液湿法刻蚀去除有源区以外的第一二氧化硅层和第二二氧化硅层，采用浓磷酸加热的方法腐蚀去除有源区以外的氮化硅层。

和现有的其他技术方法相比，本发明提供的一种单晶硅衬底上制备硅纳米线的方法，具有如下有益效果：

(1)采用自顶向下的与传统CMOS集成电路加工工艺相兼容的方法，在单晶硅衬底上制备硅纳米线，便于生产，成本低廉，奠定了其在MOS器件领域的应用前景。

(2)通过氮化硅层的高度和横向腐蚀宽度定义硅纳米线的尺寸，无需采用电子束直写或浸没式光刻等昂贵的小尺寸细线条光刻方法，工艺制备方法简单、可控。

此外，利用本发明制备的硅纳米线，可以进一步制备出纳米线传感器或硅纳米线围栅器件等等，并可批量生产，有着广泛的应用前景。

附图说明

图1是本发明实施例的单晶硅衬底上制备硅纳米线的方法的框流程示意图；

图2a是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用的第一掩模板的俯视示意图；

图2b是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用的第二掩模板的俯视示意图；

图2c是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用第二掩模板时与第一掩模板的套准示意图；

图3a～3g是本发明实施例一的单晶硅衬底上制备硅纳米线的方法沿图2c中AA’所示方向的剖面流程示意图；

图4是本发明实施例一的单晶硅衬底上制备硅纳米线的方法沿图2c中BB’所示方向的剖面示意图；

图5a是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用的第一掩模板的俯视示意图；

图5b是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用的第二掩模板的俯视示意图；

图5c是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用第二掩模板时与第一掩模板的套准示意图；

图6是本发明实施例二的单晶硅衬底上制备硅纳米线的方法沿图5c中AA’所示方向的剖面示意图。

具体实施方式

以下结合附图和具体实施例对本发明提供的单晶硅衬底上制备硅纳米线的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，其为本发明实施例的单晶硅衬底上制备硅纳米线的方法的框流程示意图。如图1所示，所述单晶硅衬底上制备硅纳米线的方法包括如下步骤：

S10：提供单晶硅衬底；

S11：在所述单晶硅衬底上依次形成第一二氧化硅层、氮化硅层及第二二氧化硅层；

S12：利用第一掩模板光刻定义有源区，刻蚀去除所述有源区的第二二氧化硅层、氮化硅层及第一二氧化硅层，暴露出有源区的单晶硅衬底；

S13：横向刻蚀去除部分氮化硅层，形成沟槽；

S14：在暴露出的单晶硅衬底上外延生长硅层，所述硅层充满所述沟槽；

S15：利用第二掩模板光刻定义硅纳米线支撑区域，刻蚀所述硅层，在所述沟槽内形成硅纳米线；

S16：依次刻蚀去除有源区以外的第二二氧化硅层、氮化硅层及第一二氧化硅层，使得所述硅纳米线悬空。

(2)通过氮化硅层的高度和横向腐蚀宽度定义硅纳米线的尺寸，无需电子束直写或浸没式光刻等昂贵的小尺寸细线条光刻方法，工艺制备方法简单、可控。

实施例一

请参考图2a～2c、图3a～3g及图4，其中，图2a是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用的第一掩模板的俯视示意图；图2b是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用的第二掩模板的俯视示意图；图2c是本发明实施例一的单晶硅衬底上制备硅纳米线的方法中使用第二掩模板时与第一掩模板的套准示意图；图3a～3g是本发明实施例一的单晶硅衬底上制备硅纳米线的方法沿图2c中AA’所示方向的剖面流程示意图；图4是本发明实施例一的单晶硅衬底上制备硅纳米线的方法沿图2c中BB’所示方向的剖面示意图。

首先，如图3a所示，提供单晶硅衬底30。

其次，如图3b所示，在所述单晶硅衬底30上依次形成第一二氧化硅层31、氮化硅层32及第二二氧化硅层33。具体的，采用低压化学气相沉积(LowPressureChemicalVaporDeposition,LPCVD)的方法在单晶硅衬底30的表面形成第一二氧化硅层31/氮化硅层32/第二二氧化硅层33的夹层结构。优选的，所述第一二氧化硅层31的厚度为50nm～100nm，所述氮化硅层32的厚度为20nm～50nm，所述第二二氧化硅层33的厚度为50nm～100nm。其中，氮化硅层32的厚度即决定了最终制备的硅纳米线的高度。

再次，如图3c所示，利用第一掩模板20光刻定义有源区，刻蚀去除所述有源区的第二二氧化硅层33、氮化硅层32及第一二氧化硅层31，暴露出有源区的单晶硅衬底30。具体的，如图2a所示，所述第一掩模板20的图形包括“工”字型。当所述第二二氧化硅层33上使用的光刻胶(图中未示出)为正性光刻胶时，所述“工”字型部分为透光区；当所述第二二氧化硅层33上使用的光刻胶为负性光刻胶时，所述“工”字型部分为非透光区。通过第一掩模板20进行光刻及后续的对第一二氧化硅层31、氮化硅层32及第二二氧化硅层33的刻蚀工艺之后，将去除“工”字型的有源区的第二二氧化硅层33、氮化硅层32及第一二氧化硅层31，暴露出有源区的单晶硅衬底30。

在本实施例中，采用各向异性反应离子刻蚀(ReactiveIonEtching，RIE)的方法依次刻蚀去除有源区的第二二氧化硅层33、氮化硅层32及第一二氧化硅层31，并使得刻蚀后露出的第二二氧化硅层33/氮化硅层32/第一二氧化硅层31的夹层结构的侧壁与单晶硅衬底30平面形成的夹角A1为80度～85度。通过第二二氧化硅层33/氮化硅层32/第一二氧化硅层31的夹层结构的侧壁与单晶硅衬底30平面形成的夹角A1为80度～85度，可减少后续刻蚀硅的工艺中该侧壁可能残留的硅颗粒，提高形成的硅纳米线的质量。

接着，如图3d所示，横向刻蚀去除部分氮化硅层32，形成沟槽34。具体的，采用浓磷酸加热的方法横向湿法刻蚀去除部分有源区的氮化硅层32，形成沟槽34。优选的，所形成的沟槽34的宽度为20nm～50nm。其中，所述沟槽34的宽度即决定了最终制备的硅纳米线的宽度。

接着，如图3e所示，在暴露出的单晶硅衬底30上外延生长硅层35，所述硅层35充满所述沟槽34。在此，由于只有有源区的单晶硅衬底30表面裸露，而其他区域被第二二氧化硅层33/氮化硅层32/第一二氧化硅层31的夹层结构所覆盖，因此，外延生长硅层35的工艺只发生在有源区。优选的，所述硅层35的厚度大于第一二氧化硅层31和氮化硅层32的厚度之和，从而保证所述硅层35充满所述沟槽34，提高工艺的可靠性。在本实施例中，所述硅层35的厚度为100nm～200nm，所述硅层35的厚度可根据第二二氧化硅层33、氮化硅层32及第一二氧化硅层31的厚度之和，尤其是氮化硅层32及第一二氧化硅层31的厚度之和做相应调整。

如图3f所示，利用第二掩模板21光刻定义硅纳米线支撑区域，刻蚀所述硅层35，暴露出部分第一二氧化硅层31，并在所述沟槽内形成硅纳米线36。具体的，如图2b所示，所述第二掩模板21的图形包括“一”字型。进一步的，请参考图2c，所述第二掩模板21的“一”字型位于所述第一掩模板20的“工”字型的中间位置。在此，所述第二掩模板21与第一掩模板20的套准精度只需要常规的套准精度即可，即本发明中对于两块掩模板的套准精度并没有特殊的高要求。

在此，当所述硅层35上使用的光刻胶(图中未示出)为正性光刻胶时，所述“一”字型部分为透光区；当所述硅层35上使用的光刻胶(图中未示出)为负性光刻胶时，所述“一”字型部分为非透光区。即“工”字型的硅层35的中间部分将被去除(当然，位于“工”字型中间的、沟槽34内的硅层由于第二二氧化硅层33的掩护而将保留下来)，而上下两端部分将被保留，并在后续支撑硅纳米线。通过第二掩模板21进行光刻及采用感应耦合等离子体刻蚀的方法刻蚀所述硅层35，暴露出部分第一二氧化硅层31，将在所述沟槽内形成硅纳米线36。在此，可去除全部厚度的硅层35，也可去除部分厚度的硅层35，只需保证暴露出部分第一二氧化硅层31即可。

所述硅纳米线36的高度即氮化硅层32的厚度，在此为20nm～50nm，所述硅纳米线36的宽度即沟槽34的宽度，在此为20nm～50nm，而所述硅纳米线36的长度可根据所述“一”字型掩模图形的宽度确定，在此为100nm～1000nm，所述硅纳米线36的截面近似为矩形。

最后，如图3g所示，依次刻蚀去除有源区以外的第二二氧化硅层33、氮化硅层32及第一二氧化硅层31，使得所述硅纳米线36悬空。具体的，采用缓冲氢氟酸溶液(所述缓冲氢氟酸指氟化氢与氟化铵的混合溶液)湿法刻蚀去除有源区以外的第一二氧化硅层31和第二二氧化硅层33，采用浓磷酸加热的方法腐蚀去除有源区以外的氮化硅层32。在此，可去除全部厚度的第一二氧化硅层31，也可去除部分厚度的第一二氧化硅层31。

请参考图4，通过上述工艺步骤，便得到了悬空的硅纳米线36，同时，所述硅纳米线支撑区域37一方面可起到支撑硅纳米线36的作用，另一方面，可用作硅纳米线36两端的电极引出区，例如可作为硅纳米线传感器的电极引出端，或者作为硅纳米线围栅器件的源极和漏极。

实施例二

请参考图5a～5c及图6，其中，图5a是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用的第一掩模板的俯视示意图；图5b是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用的第二掩模板的俯视示意图；图5c是本发明实施例二的单晶硅衬底上制备硅纳米线的方法中使用第二掩模板时与第一掩模板的套准示意图；图6是本发明实施例二的单晶硅衬底上制备硅纳米线的方法沿图5c中AA’所示方向的剖面示意图。

本实施例与实施例一的差别在于，所使用的第一掩模板40(如图5a所示)的图形包括多个顺次连接的“工”字型。而所使用的第二掩模板41(如图5b所示)与实施例一的第二掩模板21相同，均包括“一”字型。

通过本实施例所使用的第一掩模板40，可最终形成多于两条的硅纳米线。如图6所示，在本实施例中，可同时形成6条硅纳米线50，从而提高了产量，降低了生产成本。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种单晶硅衬底上制备硅纳米线的方法，其特征在于，包括：

提供单晶硅衬底；

横向刻蚀去除部分氮化硅层，形成沟槽；

2.如权利要求1所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，所述第一掩模板的图形包括多个顺次连接的“工”字型。

3.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，所述硅层的厚度大于第一二氧化硅层和氮化硅层的厚度之和。

4.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，所述第一二氧化硅层的厚度为50nm～100nm，所述氮化硅层的厚度为20nm～50nm，所述第二二氧化硅层的厚度为50nm～100nm。

5.如权利要求4所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，所述硅层的厚度为100nm～200nm。

6.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，采用反应离子刻蚀的方法依次刻蚀去除有源区的第二二氧化硅层、氮化硅层及第一二氧化硅层，并使得刻蚀后露出的第二二氧化硅层/氮化硅层/第一二氧化硅层的夹层结构的侧壁与单晶硅衬底平面形成的夹角为80度～85度。

7.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，采用浓磷酸加热的方法横向湿法刻蚀去除部分氮化硅层，形成沟槽。

8.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，所述沟槽的宽度为20nm～50nm。

9.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，采用感应耦合等离子体刻蚀的方法刻蚀所述硅层，暴露出部分第一二氧化硅层，并在所述沟槽内形成硅纳米线。

10.如权利要求1至2中的任一项所述的单晶硅衬底上制备硅纳米线的方法，其特征在于，采用缓冲氢氟酸溶液湿法刻蚀去除有源区以外的第一二氧化硅层和第二二氧化硅层，采用浓磷酸加热的方法腐蚀去除有源区以外的氮化硅层。