CN102037550A - 使工具与工艺效果分离的衬底矩阵 - Google Patents

使工具与工艺效果分离的衬底矩阵 Download PDF

Info

Publication number
CN102037550A
CN102037550A CN2009801185750A CN200980118575A CN102037550A CN 102037550 A CN102037550 A CN 102037550A CN 2009801185750 A CN2009801185750 A CN 2009801185750A CN 200980118575 A CN200980118575 A CN 200980118575A CN 102037550 A CN102037550 A CN 102037550A
Authority
CN
China
Prior art keywords
parameter
character
test matrix
unit
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801185750A
Other languages
English (en)
Other versions
CN102037550B (zh
Inventor
P·伊兹克森
M·E·阿德尔
D·坎德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN102037550A publication Critical patent/CN102037550A/zh
Application granted granted Critical
Publication of CN102037550B publication Critical patent/CN102037550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41845—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by system universality, reconfigurability, modularity
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32187—Correlation between controlling parameters for influence on quality parameters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36307—Table with workpiece features and corresponding machining parameters, methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一种特征化工艺的方法，该方法通过以下步骤实现：选择要特征化的工艺；选择要特征化的所述工艺的参数；确定要在测试矩阵中使用的所述参数的值；指定用于所述测试矩阵的混杂度；选择衬底上的单元中要被创建的测试结构；通过所述工艺来处理所述衬底，所述工艺在每个单元中使用如由所述偏心的测试矩阵确定的所述参数的值；测量所述单元中的所述测试结构的性质；以及形成所述参数和所述性质之间的相关性。

Description

使工具与工艺效果分离的衬底矩阵
技术领域
本申请要求2008年5月21日递交的美国临时专利申请No.61/054,897的所有权利和优先权。本发明涉及集成电路制造领域。更具体地，本发明涉及以减小或消除混淆(confounding)影响(无论已知的或未知的)的方式，使工艺的输入参数与输出性质相关。
背景技术
对于越来越小的集成电路的需求显著增加了在集成电路的性质(例如特征尺寸)方面对严格控制的要求。如本文所使用的，术语“集成电路”包括诸如那些在单片(monolithic)半导体基板上形成的器件，例如由IV族材料(如硅或锗)，或III-V族化合物(如砷化镓)，或这样的材料的混合物形成的器件。该术语包括所形成的所有类型的器件，例如存储和逻辑器件，以及这样的器件的所有设计，例如金属氧化物半导体(MOS)设计和双极性(bipolar)设计。该术语还包含诸如平板(flat panel)显示器、太阳电池以及电荷耦合器件等的应用。在光刻期间，性质(例如特征尺寸)的均匀性受多种不同参数(例如曝光和焦距)的影响。
当前，针对这样的参数的设置是通过曝光测试衬底(substrate)14上的单元(cells)12中的测试图案(test patterns)来确定的，其中针对每个图案的设置使用例如图1中所描绘的光刻参数的组合的常规正交测试矩阵(test matrix)10来确定。图1并未描绘实际的测试图案本身，因为可以使用各种不同的测试图案，并且本发明并非特别地针对任一具体的测试图案。相反，图1将参数设置描绘为参数设置将被用于处理衬底14上的每个单元12。在图1的实施例中，仅有两个参数被指定，从而不会使附图过于复杂(encumber)。然而，在给定的测试矩阵10中可以指定许多不同的参数。
在如图1中所描绘的常规测试矩阵10中，跨衬底14上的测试矩阵10的第一方向(例如X方向)，在单元12中产生曝光E的均匀递增变化；并跨衬底14上的测试矩阵10的第二方向(例如Y方向)，在单元12中产生焦距F的均匀递增变化。处理衬底14之后，在测试矩阵10的每个单元12测量衬底14上的测试图案的性质，例如测试图案的尺寸有多接近地匹配期望的大小，以生成测试矩阵10的参数与被测性质之间的相关性。
然而，这种测量和分析测试衬底14的方法有时会遭受到参数与被测性质之间相关性的不合期望的混淆，所述不合期望的混淆会导致减小参数与性质之间相关性的精确度。混淆的来源可能极难确定并解释。
因此，所需要的是至少部分地克服诸如以上所描述的那些问题的方法。
发明内容
通过如下特征化工艺的方法，满足了以上以及其他需要，所述方法通过以下步骤实现：选择要特征化的工艺；选择要特征化的所述工艺的参数；确定要在测试矩阵中使用的所述参数的值；指定用于所述测试矩阵的混杂度；选择衬底上的单元中要被创建的测试结构；通过所述工艺来处理所述衬底，所述工艺在每个单元中使用如由所述混杂的(eccentric)测试矩阵确定的所述参数的值；测量所述单元中的所述测试结构的性质；以及形成所述参数和所述性质之间的相关性。
通过指定用于测试矩阵的混杂度(eccentricity)，如以下定义的，其他的混淆效果有时是未知的变量，例如光致抗蚀剂厚度、曝光后烘烤(post exposure bake)温度均匀性、光刻期间曝光的顺序，可以从所形成的参数和性质之间的相关性中被减小或消除。这产生了更能指示参数对性质的作用的相关性。
在各种实施方案中，两个参数被选择，而在某些实施方案中，多于两个参数被选择。在一些实施方案中，所述工艺是光刻工艺。另外，在一个实施方案中，所述工艺是光刻工艺，两个参数被选择，并且所述被选择的参数是焦距和曝光。在一些实施方案中，所述参数的仅有两个值被确定，而在其他实施方案中，所述参数的至少三个值被确定。在一些实施方案中，混杂度以随机顺序排列测试矩阵，而在其他实施方案中，混杂度以伪随机顺序排列测试矩阵。在一些实施方案中，多个参数被选择，并且每个单元利用所述参数的值的唯一组合来处理。在一些实施方案中，测试结构包括线宽度(line width)。对于一些实施方案，多于一种性质被测量。在一些实施方案中，所述性质包括线宽度。在一些实施方案中，所述相关性是多项式方程，所述多项式方程使作为输入变量的所述参数与作为输出变量的所述性质相关。一些实施方案的所述参数和所述性质之间的所述相关性指示所述性质有多接近所述性质的期望值。
附图说明
通过在结合附图理解时参考具体的描述，本发明进一步的优点是明显的，所述附图不是按比例绘制的，以更清楚地显示细节。其中，在全部的这些附图中相似的参考编号表示相似的要素，并且其中：
图1描绘常规的测试矩阵。
图2描绘用于在根据本发明的实施方案的方法中使用的混杂的测试矩阵。
图3描绘根据本发明的实施方案的方法的流程图。
具体实施方式
根据本发明，各种实施方案通过在衬底14上创建测试矩阵10，来减小诸如以上提到的那些问题的效果，其中参数的值跨测试矩阵10的方向，不像其在常规测试矩阵10中那样以均匀递增的方式变化。相反，参数的值表现为本质上(in nature)是杂乱或随机的，所述本质在本文中如以下更详细描述的被定义为混杂的。
在一些实施方案中，测试矩阵10使用在矩阵10的给定方向上参数的递增变化值，而在一些实施方案中那些值是均匀地递增的，但是随着一种值跨矩阵10的给定方向从测试矩阵10的一个单元12移动到下一个单元12，所述值将或多或少地表现为是被随机选择的，并且递增本质和递增的值将不会如在常规测试矩阵10中那样立即显现。
现在参照图2，描绘用于在根据本发明的实施方案的方法中使用的测试矩阵10。测试矩阵10限定对于至少一个工艺参数(例如光刻工艺期间的曝光和焦距)的设置。在一些实施方案中，测试矩阵10中至少表征两个变量。矩阵中的每个单元12表征工艺参数的设置，或者当评估中包括多于一种参数时表征设置的组合。在图2所描绘的实施例中，测试矩阵10中描绘了两个工艺参数，为曝光E和焦距F。每个单元12表征这两个参数的组合。单元12可以具有所述参数的各种不同的组合。在一些实施方案中，测试矩阵10的每个单元12具有所述参数的不同且唯一的组合。在其他实施方案中，测试矩阵10的一些单元12具有冗余组合。例如，根据统计实验设计，可以做出这样的决定。
在根据本发明的测试矩阵10的实施方案中，给定参数的值跨测试矩阵10不是均匀递增的。例如，在图2所描绘的实施方案中，第三排中焦距F的值，随着跨该排从左到右所看到的值为3、2、3、5、3、2和6。由此，当跨测试矩阵10的这个方向移动时，焦距参数的值不存在可容易辨别的图案。类似地，在测试矩阵10中沿单元12的第三列从上到下移动，所看到的焦距参数F的值为5、4、3、2、1和4。再者，当沿测试矩阵10的这个方向向下移动时，焦距参数的值不存在可容易辨别的图案。对于测试矩阵10中的曝光参数E，存在这种相同的情况。在一些实施方案中，在每个单元12中表征多于两个参数，并且随着跨测试矩阵10的给定方向移动，在所有这些参数的值中观察到这种相同的混杂度。
注意到，对于测试矩阵10的任一给定参数，人们有可能找到这样的行或列，在该行或列中，所述参数确实跨测试矩阵10的给定行或列中的给定方向以均匀的方式递增。然而，这种情况由于单元12的布局的混杂本质是可能发生的，而不会如在图1的现有技术的测试矩阵中那样跨测试矩阵10均匀地适用。
单元12中参数的值的混杂度可以以多种不同的方式被确定。例如，混杂度可以是真随机的，或者伪随机的，或者根据具体的空间图案被指定，或者通过数学算法来设置。混杂度还可以考虑到衬底要在上面被处理的特殊工具的特定限制或复杂性。例如，给定曝光工具中衬底上的特定曝光图案可以提供在设计的容易度、曝光速度或曝光性能精确度方面的优势。例如，在一个实施方案中，具有给定的所述参数中的一个的值(例如焦距的值等于3)的所有单元12可以被设置在衬底14上的测试矩阵10的给定象限中。然而，将不会在如图1所描绘的整个测试矩阵10中均匀地递增所述参数。无论如何，当与图1的常规图案相比较时，图2的混杂图案表现为是被搅乱的。
确定用于测试矩阵10的每个参数的设置之后，衬底14上测试矩阵10的每个单元12根据针对该单元12所指定的参数被处理。例如，如果给定的单元12具有被指定为焦距的值为1而曝光的值为3的焦距和曝光的参数，则使用那些工艺设置通过校准器(aligner)、步进器(stepper)或其他曝光工具来处理所述单元12。使用单元12的指定工艺设置通过曝光工具类似地处理所有其他单元12，直到整个测试矩阵10已根据每个单元12的设置被处理。
尽管参数的值的混杂度可以根据不同的标准被限定，本发明的一些实施方案的另一方面是测试矩阵10的曝光顺序。在现代曝光工具中，生产运行期间的曝光顺序可以针对吞吐量或布局精确度来优化。这也是在一些实施方案中混杂的测试矩阵10的曝光期间的情形。例如，以根据单元12的空间邻近度的顺序，或者可替换地，不考虑位置而以曝光参数的顺序次序来曝光测试矩阵10的单元12可能是有利的。
如以上所提及的，在一个实施方案中，每个单元12具有至少一个被限定在其中的测试结构。在一些实施方案中，每个单元12包含相同的测试结构。在一些实施方案中，各种不同的测试结构被包含在每个单元12中。在衬底14已根据上述参数值被处理之后，单元12内的测试结构的各种特征被测量。例如，在一些实施方案中，测试结构的给定方向的大小，或者具体层(例如光致抗蚀剂)的厚度被测量。对于除光刻以外的其他工艺手段，其他实施例可以是注入物的剂量，或者沉积物(deposit)的厚度。针对每个单元12记录该信息。
在一个实施方案中，然后形成参数的值(作为输入变量)与被测性质的值(作为输出变量)之间的相关性。在可替换的实施方案中，并非针对被测性质的绝对值来形成相关性，而是可以针对所测量的所述性质的值有多接近地与那些性质的预期值相匹配来形成相关性。以此方式，形成参数对性质的作用的数学模型。这可以被用来确定针对以此方式被特征化的工艺的期望设置。
现在参照图3，描绘用于根据本发明的方法的流程图100。第一个步骤是如框102中给出的，选择要被特征化的工艺。如上所述，已被用作主导实施例的工艺是在光刻工艺期间，利用例如像步进器或校准器的曝光工具来曝光光致抗蚀剂的工艺。然而，也可以以此方式特征化任意数目的其他工艺，例如离子注入、蚀刻、灰化、沉积、退火等。
下一步，如框104中给出的，要被特征化的参数被选择。这些参数将一般为被选择用于特征化的工艺所固有的。例如，以上描述提及的曝光和焦距两者，所述曝光和焦距是光刻参数。用于其他工艺的参数可以包括温度、压力、掺杂浓度、功率、偏置电压、流率、时间等。尽管以上已给出仅关于两个这样的参数的实施例，任意数目的参数均可以被特征化。
下一个步骤是如框106中给出的，确定参数值，或者换句话说，所述参数要在怎样的水平上被特征化。在以上实施例中，所述参数值在从1至6或7的范围内。然而，那些数字仅为代表性的，并且已使用简单的值以便于不使实施例过度复杂。在实际实施中，可采用更为复杂范围的值，以及更为复杂的步骤。根据一些实验设计方法学，仅给定参数的三种水平可以被测试。在其他实验设计方法学中，可以测试具有或不具有均匀增量的各种各样的水平。
下一个步骤是如框108中给出的，指定测试矩阵的混杂度。以此意指，确定如何“弄乱(mix up)”单元12，以便扰乱正被研究的工艺中可能存在的任何混淆因子(confounding factors)。例如，如果在工艺期间衬底14要由卡盘支撑，则混杂度可以被这样选择以便扰乱由卡盘引起的衬底14的翘曲(wrapage)的混淆影响。另一个混杂度可以被这样选择以便减小跨所述衬底的温度曲线(temperature profile)的混淆影响。然而，混杂度可以以随机或伪随机方式被选择，以便扰乱各种已知的和未知的混淆因子。在应用工艺的该步骤108之后，测试矩阵10将像图2的测试矩阵10那样看起来是被“弄乱”的，而不是像图1的测试矩阵10那样是有序的。
下一步，如方法100的框110中给出的，一些类型的测试结构需要被选择。测试结构将在一个或更多个掩模板(masks)或标线板(reticles)上被限定，并且限定在衬底14上形成的物理结构。在一些实施方案中，所选择的测试结构或结构将呈现正被特征化的参数与测试结构的可测量性质之间的关系。例如，如果要被测量的一个性质是线宽度，则该实施方案中的测试结构将包括线尺寸(line dimension)，所述线尺寸可以以某种方式被框104和106中所选择的工艺参数的不同值影响。
然后如框112中给出的，一个或更多个衬底14被处理。如以上所提及的，测试矩阵10的每个单元12根据与所述单元12相关联的参数的值来处理。为了在光刻工艺中继续进行上面开始的实施例，这可能意味着利用如针对测试矩阵10中的每个单元12指定的焦距和曝光设置来曝光每个单元12。
一旦衬底14已被处理，如框114中给出的，每个单元12内的测试结构的性质被测量。在一些实施方案中，仅有单个性质被测量，而在其他实施方案中，各种各样的性质被测量。在一些实施方案中，要被测量的性质直到处理衬底14之后才被选择，而在其他实施方案中，性质在所述步骤之前被选择。在一些实施方案中，一种或更多种性质被测量，却发现不同的参数设置没有引起性质值的真正改变，在该情形中，不同的性质(所述性质更多地取决于所述参数)被选择并测量。
最后，如框116中给出的，形成性质和参数之间的一个或更多个相关性。在一个实施方案中，所述相关性使作为输入的参数的值与作为输出的性质的值相关联。在另一实施方案中，所述相关性使作为输入的参数的值与所测量的性质和所预期或期望的性质的值相匹配的程度相关联。
在形成相关性之后可以进行许多额外的步骤，例如使用所述相关性来设置用于多种不同配方的工艺参数，或者类推到使用当前工艺设备可能难以设置或测量的参数或性质的相关性。
在一些实施方案中，使用特定设备实现所述方法的许多步骤。例如，在光刻工艺中，衬底14使用曝光工具来处理。在掺杂工艺中，衬底14使用注入机来处理。由此，步骤使用特定的机器进行，即使机器在不同的实施方案中可能是不同的。另外，随着衬底14被处理，处理机器将物理地变换衬底14。如果没有发生物理变换，则在处理之后将没有要测量的性质。
此外，性质使用特定机器来测量。当被测性质是线宽度时，所述机器可以是光学设备或物理轮廓仪(physical profiler)。当所述性质是折射指数时，则所述机器可以是椭率计。另外，在一些实施方案中使用计算机(或某种处理设备)来形成参数和性质之间的相关性。由此，根据本发明的方法不能仅通过一系列脑力上的步骤(mental steps)来进行，而不可避免地必须包括特定机器的使用。
实施本文中一般性地示例的方法提供所关心的参数和性质之间的相关性，所述相关性基本上没有可能是被给予处理的衬底14中所固有的混淆效果。例如，测试矩阵10的混杂度会导致消除由给定性质从衬底14的一侧到另一侧的渐变引起的任何混淆效果，所述渐变可能是所述工艺所固有的问题。使用图1的常规测试矩阵10，这种渐变将被与在所述方向上递增的参数值的变化相混淆。然而，使用如图2中示例的本发明的混杂测试矩阵10，这种混淆因子基本上从参数和性质之间所形成的相关性中被消除。
所关心的性质和参数之间的改进的相关性的一个用途是在改进的数学模型的构建中，所述数学模型用于将从来自产品衬底的测量学数据提取的性质信息转换为光刻曝光参数，例如焦距和剂量。这最终导致光刻期间更好的工艺控制。
为了举例说明和描绘的目的，已经给出了前述的本发明的优选实施方案的说明。这并不意图要穷尽本发明或要将本发明限制为已公开的精确形式。根据上述教导，明显的修改或变化是可能的。这些实施方案被选出并描述是试图提供本发明的原理及其实际应用的最佳说明，并且从而使本领域技术人员能够以各种实施方案利用本发明并且与符合特殊使用预期的各种修改一起利用本发明。当根据权利要求被公平、合法、公正地赋予的范围进行解释时，所有这样的修改和变化均落入由所附的权利要求书所确定的本发明的范围之内。

Claims (20)

1.一种特征化工艺的方法，所述方法包括以下步骤：
选择要特征化的工艺；
选择要特征化的所述工艺的参数；
确定要在测试矩阵中使用的所述参数的值；
指定用于所述测试矩阵的混杂度；
选择衬底上的单元中要被创建的测试结构；
通过所述工艺来处理所述衬底，所述工艺在每个单元中使用如由所述混杂的测试矩阵确定的所述参数的值；
测量所述单元中的所述测试结构的性质；以及
形成所述参数和所述性质之间的相关性。
2.如权利要求1所述的方法，其中两个参数被选择。
3.如权利要求1所述的方法，其中多于两个参数被选择。
4.如权利要求1所述的方法，其中所述工艺是光刻工艺。
5.如权利要求1所述的方法，其中所述工艺是光刻工艺，两个参数被选择，并且所述被选择的参数是焦距和曝光。
6.如权利要求1所述的方法，其中所述参数的仅有两个值被确定。
7.如权利要求1所述的方法，其中所述参数的至少三个值被确定。
8.如权利要求1所述的方法，其中所述混杂度以随机顺序排列所述测试矩阵。
9.如权利要求1所述的方法，其中所述混杂度以伪随机顺序排列所述测试矩阵。
10.如权利要求1所述的方法，其中多个参数被选择，并且每个单元利用所述参数的值的唯一组合来处理。
11.如权利要求1所述的方法，其中所述测试结构包括线宽度。
12.如权利要求1所述的方法，其中多于一种性质被测量。
13.如权利要求1所述的方法，其中所述性质包括线宽度。
14.如权利要求1所述的方法，其中所述相关性是多项式方程，所述多项式方程使作为输入变量的所述参数与作为输出变量的所述性质相关。
15.如权利要求1所述的方法，其中所述参数和所述性质之间的所述相关性指示所述性质有多接近所述性质的期望值。
16.一种特征化光刻工艺的方法，所述方法包括以下步骤：
确定要在测试矩阵中使用的焦距和曝光的值；
指定用于所述测试矩阵的随机和伪随机混杂度中的一个；
选择衬底上的单元中要被创建的具有线宽度的测试结构；
通过所述光刻工艺来处理所述衬底，所述光刻工艺在每个单元中使用如由所述混杂的测试矩阵确定的所述焦距和所述曝光的值的组合；
测量所述单元中所述测试结构的所述线宽度；以及
形成使作为输入变量的所述焦距和曝光与作为输出变量的所述线宽度相关的多项式表达式。
17.如权利要求16所述的方法，其中除焦距和曝光以外的参数被用于所述测试矩阵中。
18.如权利要求16所述的方法，其中焦距和曝光中的每一个仅有三个值被确定。
19.如权利要求16所述的方法，其中所述参数和所述性质之间的相关性指示所述性质有多接近所述性质的期望值。
20.如权利要求16所述的方法，其中每个单元利用焦距和曝光的值的唯一组合来处理。
CN2009801185750A 2008-05-21 2009-05-20 使工具与工艺效果分离的衬底矩阵 Active CN102037550B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5489708P 2008-05-21 2008-05-21
US61/054,897 2008-05-21
PCT/US2009/044594 WO2009143200A2 (en) 2008-05-21 2009-05-20 Substrate matrix to decouple tool and process effects

Publications (2)

Publication Number Publication Date
CN102037550A true CN102037550A (zh) 2011-04-27
CN102037550B CN102037550B (zh) 2012-08-15

Family

ID=41340835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801185750A Active CN102037550B (zh) 2008-05-21 2009-05-20 使工具与工艺效果分离的衬底矩阵

Country Status (7)

Country Link
US (1) US8142966B2 (zh)
EP (1) EP2286447A2 (zh)
JP (3) JP2011521475A (zh)
KR (1) KR101504504B1 (zh)
CN (1) CN102037550B (zh)
IL (1) IL208576A (zh)
WO (1) WO2009143200A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075101A (zh) * 2016-05-04 2018-12-21 科磊股份有限公司 用于使用目标及参考组件的一致调制检测所制造目标组件中的缺陷的系统、方法及计算机程序产品
CN109917622A (zh) * 2015-04-10 2019-06-21 Asml荷兰有限公司 用于检查和量测的方法和设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588439B1 (en) * 2010-12-21 2017-03-07 Asml Netherlands B.V. Information matrix creation and calibration test pattern selection based on computational lithography model parameters
KR20140068970A (ko) * 2011-08-31 2014-06-09 에이에스엠엘 네델란즈 비.브이. 포커스 보정을 결정하는 방법, 리소그래피 처리 셀 및 디바이스 제조 방법
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
US9875946B2 (en) * 2013-04-19 2018-01-23 Kla-Tencor Corporation On-device metrology
US9946165B2 (en) 2013-10-02 2018-04-17 Asml Netherlands B.V. Methods and apparatus for obtaining diagnostic information relating to an industrial process
US9490182B2 (en) 2013-12-23 2016-11-08 Kla-Tencor Corporation Measurement of multiple patterning parameters
US10504759B2 (en) 2016-04-04 2019-12-10 Kla-Tencor Corporation Semiconductor metrology with information from multiple processing steps
CN110100174B (zh) 2016-10-20 2022-01-18 科磊股份有限公司 用于图案化晶片特性化的混合度量
JP6779173B2 (ja) * 2017-05-18 2020-11-04 株式会社荏原製作所 基板処理装置、プログラムを記録した記録媒体
KR20230153509A (ko) * 2018-12-31 2023-11-06 에이에스엠엘 네델란즈 비.브이. 프로세스 제어를 위한 인-다이 계측 방법 및 시스템

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265121A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JP3109631B2 (ja) 1992-12-14 2000-11-20 沖電気工業株式会社 ホトリソグラフィーのパターン検証方法
EP1205806A1 (en) * 2000-11-09 2002-05-15 Semiconductor300 GmbH &amp; Co KG Method for exposing a semiconductor wafer
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
JP4158384B2 (ja) * 2001-07-19 2008-10-01 株式会社日立製作所 半導体デバイスの製造工程監視方法及びそのシステム
JP4288694B2 (ja) * 2001-12-20 2009-07-01 株式会社ニコン 基板保持装置、露光装置及びデバイス製造方法
JP2004072000A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 加熱装置
US6915177B2 (en) * 2002-09-30 2005-07-05 Advanced Micro Devices, Inc. Comprehensive integrated lithographic process control system based on product design and yield feedback system
WO2004097528A2 (en) * 2003-04-29 2004-11-11 Koninklijke Philips Electronics N.V. System and method for characterizing lithography effects on a wafer
EP1507172A1 (en) * 2003-08-12 2005-02-16 ASML Netherlands B.V. Lithographic apparatus and apparatus adjustment method
JP2005228978A (ja) * 2004-02-13 2005-08-25 Canon Inc 露光装置及び半導体デバイスの製造方法
US20050185174A1 (en) * 2004-02-23 2005-08-25 Asml Netherlands B.V. Method to determine the value of process parameters based on scatterometry data
JP4361830B2 (ja) * 2004-05-13 2009-11-11 信越化学工業株式会社 レジストパターン寸法の面内分布の評価方法、フォトマスクブランクの製造方法、フォトマスクブランク、及びレジストパターン形成工程の管理方法
WO2006054459A1 (ja) * 2004-11-16 2006-05-26 Tokyo Electron Limited 露光条件設定方法、基板処理装置およびコンピュータプログラム
KR20060055863A (ko) 2004-11-19 2006-05-24 삼성전자주식회사 반도체 집적회로 칩의 구리 패드 구조와 형성 방법 및이를 이용한 적층 패키지
US7239368B2 (en) * 2004-11-29 2007-07-03 Asml Netherlands B.V. Using unflatness information of the substrate table or mask table for decreasing overlay
US7381634B2 (en) * 2005-04-13 2008-06-03 Stats Chippac Ltd. Integrated circuit system for bonding
KR100958714B1 (ko) * 2005-08-08 2010-05-18 브라이언 테크놀로지스, 인코포레이티드 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7596420B2 (en) * 2006-06-19 2009-09-29 Asml Netherlands B.V. Device manufacturing method and computer program product
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917622A (zh) * 2015-04-10 2019-06-21 Asml荷兰有限公司 用于检查和量测的方法和设备
CN109917622B (zh) * 2015-04-10 2021-08-06 Asml荷兰有限公司 用于检查和量测的方法和设备
US11170072B2 (en) 2015-04-10 2021-11-09 ASML Netherands B.V. Method and apparatus for inspection and metrology
CN109075101A (zh) * 2016-05-04 2018-12-21 科磊股份有限公司 用于使用目标及参考组件的一致调制检测所制造目标组件中的缺陷的系统、方法及计算机程序产品
CN109075101B (zh) * 2016-05-04 2020-06-19 科磊股份有限公司 检测目标组件中的缺陷的系统、方法及计算机可读媒体

Also Published As

Publication number Publication date
KR20110010804A (ko) 2011-02-07
KR101504504B1 (ko) 2015-03-20
JP2017201402A (ja) 2017-11-09
US8142966B2 (en) 2012-03-27
IL208576A (en) 2014-12-31
EP2286447A2 (en) 2011-02-23
IL208576A0 (en) 2010-12-30
WO2009143200A2 (en) 2009-11-26
JP2015180953A (ja) 2015-10-15
WO2009143200A3 (en) 2010-03-04
CN102037550B (zh) 2012-08-15
US20110051116A1 (en) 2011-03-03
JP2011521475A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
CN102037550B (zh) 使工具与工艺效果分离的衬底矩阵
KR102469978B1 (ko) 검사와 계측을 위한 방법 및 장치
TWI613531B (zh) 控制圖案化製程的方法、器件製造方法、微影設備的控制系統及微影設備
US7968825B2 (en) Temperature setting method of thermal processing plate, computer-readable recording medium recording program thereon, and temperature setting apparatus for thermal processing plate
CN102737960B (zh) 用于前馈先进工艺控制的方法和系统
CN101432658B (zh) 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统
DE112007002414T5 (de) Verfahren und Vorrichtung zum Einrichtung eines universellen Koordinatensystems für Messdaten
CN108700826A (zh) 控制图案化工艺的方法、光刻设备、量测设备光刻单元和相关联的计算机程序
US6948149B2 (en) Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
CN104778181B (zh) 一种进行测量光谱与库光谱匹配的方法及其设备
CN102063063A (zh) 半导体制造方法及系统
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
US7970485B2 (en) Systems and methods for determining width/space limits for a mask layout
CN110168447A (zh) 用于确定对指纹的贡献的方法
CN102200696A (zh) 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法
JP2009212312A (ja) 露光装置およびデバイス製造方法
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
CN103499902B (zh) 一种基板的全距调控方法和装置
US9188876B2 (en) Method of determining overlay error and control system for dynamic control of reticle position
CN114114844B (zh) 套刻偏差的补偿方法
DE102017124794B4 (de) Verwenden kumulativer wärmemengendaten zum qualifizieren einer wärmeplatte, die zum brennen nach dem belichten verwendet wird
KR100780776B1 (ko) 다중 노광 방법
US20170263509A1 (en) Method for reducing core-to-core mismatches in soc applications
US7643126B2 (en) Method of setting focus condition at time of exposure, apparatus for setting focus condition at time of exposure, program, and computer readable recording medium
CN114864441A (zh) 一种晶圆加热盘的温度补偿方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant