KR20110010804A - 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스 - Google Patents

툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스 Download PDF

Info

Publication number
KR20110010804A
KR20110010804A KR1020107028740A KR20107028740A KR20110010804A KR 20110010804 A KR20110010804 A KR 20110010804A KR 1020107028740 A KR1020107028740 A KR 1020107028740A KR 20107028740 A KR20107028740 A KR 20107028740A KR 20110010804 A KR20110010804 A KR 20110010804A
Authority
KR
South Korea
Prior art keywords
characterize
parameters
parameter
test matrix
test
Prior art date
Application number
KR1020107028740A
Other languages
English (en)
Other versions
KR101504504B1 (ko
Inventor
파벨 이지크슨
마이클 이. 아델
다니엘 칸델
Original Assignee
케이엘에이-텐코어 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코어 코오포레이션 filed Critical 케이엘에이-텐코어 코오포레이션
Publication of KR20110010804A publication Critical patent/KR20110010804A/ko
Application granted granted Critical
Publication of KR101504504B1 publication Critical patent/KR101504504B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41845—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by system universality, reconfigurability, modularity
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32187—Correlation between controlling parameters for influence on quality parameters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36307—Table with workpiece features and corresponding machining parameters, methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

본 발명은 특성화하기 위해 프로세스를 선택하는 단계, 특성화할 프로세스의 파라미터를 선택하는 단계, 테스트 매트릭스에 사용할 파라미터의 값들을 결정하는 단계, 테스트 매트릭스에 대한 편심률을 특정하는 단계, 편심 테스트 매트릭스에 의해 결정된 파라미터의 값을 각각의 셀에 사용하여 상기 프로세스를 통하여 기판을 프로세싱하는 단계, 셀들 내 테스트 구조들의 특성을 측정하는 단계, 및 상기 파라미터 및 상기 특성 사이의 상관관계를 전개하는 단계에 의해 프로세스를 특성화하는 방법에 관한 것이다.

Description

툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스{SUBSTRATE MATRIX TO DECOUPLE TOOL AND PROCESS EFFECTS}
본 출원은 2008년 5월 21일 출원된 미국 예비 특허 출원 제 61/054,897 호의 모든 권리들 및 우선권을 주장한다. 본 발명은 집적 회로 제조 분야에 관한 것이다. 보다 특히, 본 발명은 교란 영향들 ― 알려져 있거나 알려져 있지 않음 ― 이 감소되거나 제거되는 방식으로, 프로세스의 입력 파라미터들을 출력 특성들과 상관시키는 것에 관한 것이다.
일찍이 없었던 보다 작은 집적 회로들에 대한 요구는 피쳐 디멘션들(feature dimension) 같은 집적 회로들의 특성에 비해 엄격한 제어를 위한 요구조건을 크게 증가시킨다. 여기에 사용된 용어인 "집적 회로"는 실리콘 또는 게르마늄 같은 Ⅳ족 재료들, 또는 갈륨 비화물 같은 Ⅲ-Ⅴ족 화합물들, 또는 상기 재료들의 혼합들로 형성되는 바와 같은 모놀리식 반도체 기판들 상에 형성되는 바와 같은 디바이스들을 포함한다. 상기 용어는 메모리 및 로직(logic) 같은 형성된 모든 타입들의 디바이스들, 및 MOS 및 바이폴라 같은 그런 디바이스들의 모든 설계들을 포함한다. 용어는 또한 평판 디스플레이들, 태양 전지들, 및 전하 결합 디바이스들 같은 애플리케이션들을 포함한다. 피쳐 디멘션들 같은 특성들의 균일성은 포토리소그래피 동안 노광 및 포커스(focus) 같은 다수의 상이한 파라미터들에 의해 영향을 받는다.
현재, 그런 파라미터들에 대한 세팅들은 테스트 기판(14) 상의 셀들(12)의 테스트 패턴들을 노광시킴으로써 결정되고, 여기서 각각의 패턴들에 대한 세팅들은 도 1에 도시된 바와 같이, 포토리소그래피 파라미터들의 조합들의 통상적인 직교 테스트 매트릭스(10)를 사용하여 결정된다. 도 1은 다양한 상이한 테스트 패턴들이 사용되기 때문에 실제 테스트 패턴들 자체들을 도시하지 않고, 본 발명은 특히 임의의 특정 테스트 패턴으로 지향되지 않는다. 대신, 도 1은 파라미터 세팅들이 기판(14) 상의 각각의 셀들(12)을 프로세싱하기 위하여 사용될 때 상기 파라미터 세팅들을 도시한다. 도 1의 예에서, 단지 두 개의 파라미터들이 도면들을 과도하게 차지하지 않도록 특정된다. 그러나, 많은 상이한 파라미터들이 주어진 테스트매트릭스(10)에서 지정될 수 있다.
도 1에 도시된 바와 같은 기존 테스트 매트릭스(10)에서, 노광(E)의 균일한 증가 시프트들은 X 디멘션 같은 기판(14) 상의 테스트 매트릭스(10)의 제 1 디멘션을 가로질러 셀들(12)에서 이루어지고, 포커스(F)의 균일한 증가 시프트들은 Y 디멘션 같은 기판(14) 상의 테스트 매트릭스(10)의 제 2 디멘션을 가로질러 셀들(12)에서 이루어진다. 기판(14)을 프로세싱한 후, 테스트 패턴들의 디멘션들이 원하는 크기들에 얼마나 밀접하게 매칭하는지와 같은 기판(14) 상의 테스트 패턴들의 특성들은 테스트 매트릭스(10)의 파라미터들 및 측정된 특성들 사이의 상관관계들을 생성하기 위하여 테스트 매트릭스(10)의 각각의 셀(12)에서 측정된다.
그러나, 테스트 기판들(14)을 측정 및 분석하는 이런 방법은 때때로 상기 파라미터들 및 상기 측정된 특성들 사이의 상관관계들의 원하지 않는 교란으로부터 고통받고, 상기 교란은 파라미터들 및 특성들 사이의 상관관계 정밀도를 감소시키는 경향이 있다. 교란의 원인은 결정 및 설명하기에 극히 어려울 수 있다.
그러므로, 필요한 것은 상기된 것과 같은 문제들을 적어도 부분적으로 극복하는 방법이다.
상기 필요성 및 다른 필요성들은 특성화할 프로세스를 선택하는 단계, 특성화할 프로세스의 파라미터를 선택하는 단계, 테스트 매트릭스를 사용할 파라미터의 값들을 결정하는 단계, 테스트 매트릭스에 대한 편심률(eccentricity)을 특정하는 단계, 기판상의 셀들 내에 생성될 테스트 구조들을 선택하는 단계, 편심 테스트 매트릭스에 의해 결정된 대로 파라미터의 값을 각각의 셀에 사용하는 프로세스를 통해 기판을 프로세싱하는 단계, 셀들의 테스트 구조들의 특성을 측정하는 단계, 및 상기 파라미터 및 상기 특성 사이의 상관관계를 발견하는(develop) 단계에 의해 프로세스를 특성화하는 방법에 의해 충족된다.
하기에 정의된 바와 같이 테스트 매트릭스에 대한 편심률을 특정함으로써, 포토레지스트 두께, 포스트 노광 베이킹 온도 균일성, 리소그래피 동안 노광 순서와 같은, 다른, 때때로 알려지지 않은 변수들의 교란 효과들은 파라미터들 및 특성들 사이에서 발견된 상관관계들로부터 감소되거나 제거될 수 있다. 이것은 특성들에 대한 파라미터들의 효과를 보다 잘 가리키는 상관관계를 형성한다.
다양한 실시예들에서, 두 개의 파라미터들이 선택되고, 그리고 몇몇 실시예들에서 둘보다 많은 수의 파라미터들이 선택된다. 몇몇 실시예들에서 프로세스는 포토리소그래픽 프로세스이다. 게다가, 일 실시예에서 프로세스는 포토리소그래픽 프로세스이고, 두 개의 파라미터들이 선택되고, 선택된 파라미터들은 포커스 및 노광이다. 몇몇 실시예들에서 파라미터의 단지 두 개의 값들이 결정되고, 다른 실시예들에서 파라미터의 적어도 3 개의 값들이 결정된다. 몇몇 실시예들에서 편심률은 테스트 매트릭스를 랜덤한 순서로 배열(order)하고, 다른 실시예들에서 편심률은 테스트 매트릭스를 의사-랜덤 순서로 배열한다. 다수의 파라미터들은 몇몇 실시예들에서 선택되고, 각각의 셀은 파라미터들의 값들의 유일한 조합으로 프로세싱된다. 테스트 구조들은 몇몇 실시예들에서 라인 폭을 포함한다. 몇몇 실시예들에서, 하나보다 많은 수의 특성은 측정된다. 몇몇 실시예들에서 특성은 라인 폭을 포함한다. 몇몇 실시예들에서 상관관계는 입력 변수로서의 파라미터를 출력 변수로서의 특성에 상관시키는 다항식이다. 파라미터 및 특성 사이의 몇몇 실시예들의 상관관계는 특성이 특성의 원하는 값에 얼마나 밀접한가를 가리킨다.
본 발명의 추가 장점들은 세부 부분들을 보다 명확하게 도시하기 위하여 축척도가 조정되지 않은 도면들과 관련하여 고려될 때 상세한 설명을 참조하여 명백하고, 유사한 참조 번호들은 몇몇 도면들을 통해 유사한 엘리먼트들을 가리킨다.
도 1은 통상적인 테스트 매트릭스를 도시한다.
도 2는 본 발명의 실시예에 따른 방법에 사용하기 위한 편심 테스트 매트릭스를 도시한다.
도 3은 본 발명의 실시예에 따른 방법에 대한 흐름도를 도시한다.
본 발명에 따라, 다양한 실시예들은 기판(14) 상에 테스트 매트릭스(10)를 생성함으로써 상기된 바와 같은 문제들의 효과들을 감소시키고, 여기서 파라미터들의 값들은 그들이 통상적인 테스트 매트릭스(10)에서 수행한 바와 같이, 테스트 매트릭스(10)의 디멘션들을 가로질러 균일한 증가 방식으로 변화하지 않는다. 대신, 파라미터들에 대한 값들은 성질상 스크램블링되거나 랜덤하게 나타나고, 상기 성질은 하기에 보다 상세히 기술된 바와 같이, 여기에서의 편심(eccentric)인 것으로 정의된다.
몇몇 실시예들에서, 테스트 매트릭스(10)는 매트릭스(10)의 주어진 디멘션에서 파라미터의 점진적으로 시프트된 값들을 사용하고, 몇몇 실시예들에서 그런 값들은 균일하게 증가되지만, 상기 값들은 매트릭스(10)의 주어진 디멘션을 가로질러 테스트 매트릭스(10)의 하나의 셀(12)로부터 다음 셀(12)로 이동될 때 다소 랜덤하게 선택되는 것으로 나타날 것이고, 그리고 증분 성질 및 증분 값은 기존 테스트 매트릭스(10)에서처럼 바로 명백하지 않을 것이다.
지금 도 2를 참조하여, 본 발명의 실시예에 따른 방법에 사용하기 위한 테스트 매트릭스(10)가 도시된다. 테스트 매트릭스(10)는 포토리소그래픽 프로세스 동안 노광 및 포커스 같은 적어도 하나의 프로세싱 파라미터에 대한 세팅들을 정의한다. 몇몇 실시예들에서, 적어도 두 개의 변수들은 테스트 매트릭스(10)에 표현된다. 매트릭스의 각각의 셀들(12)은 프로세싱 파라미터에 대한 세팅, 또는 하나보다 많은 수의 파라미터가 평가에 포함될 때 세팅들의 조합을 나타낸다. 도 2에 도시된 실시예에서, 두 개의 프로세싱 파라미터들은 테스트 매트릭스(10)에 도시되고, 상기 두 개의 프로세싱 파라미터들은 노광(E) 및 포커스(F)이다. 각각의 셀들(12)은 그 두 개의 파라미터들의 조합을 나타낸다. 셀들(12)은 파라미터들의 다양한 상이한 조합들을 가질 수 있다. 몇몇 실시예들에서, 테스트 매트릭스(10)의 각각의 셀들(12)은 파라미터들의 상이하고 유일한 조합을 가진다. 다른 실시예들에서, 테스트 매트릭스(10)의 셀들(12) 중 몇몇은 리던던트 조합들을 가진다. 그러한 결정은 예를 들어 통계적 실험 설계에 따라 이루어질 수 있다.
본 발명에 따른 테스트 매트릭스(10)의 실시예들에서, 주어진 파라미터에 대한 값들은 테스트 매트릭스(10)를 가로질러 균일하게 증가(increment)하지 않는다. 예를 들어, 도 2에 도시된 실시예에서, 행을 가로질러 좌측에서 우측으로 움직일 때 판독된 제 3 행의 포커스(F)에 대한 값들은 3, 2, 3, 5, 3, 2 및 6이다. 따라서, 테스트 매트릭스(10)의 그 디멘션을 가로질러 움직일 때 포커스 파라미터의 값에 대한 패턴을 쉽게 인식할 수 없다. 유사하게, 최상부로부터 최하부로 이동할 때, 테스트 매트릭스(10) 내 셀들(12)의 제 3 열의 포커스 파라미텅(F)의 값들은 5, 4, 3, 2, 1 및 4로 판독된다. 다시, 테스트 매트릭스(10)의 디멘션들 아래로 움직일 때 포커스 파라미터의 값에 대한 패턴을 쉽게 인식할 수 없다. 이런 동일한 조건은 테스트 매트릭스(10)내 노광 파라미터(E)에 대해 존재한다. 몇몇 실시예들에서, 둘보다 많은 수의 파라미터들은 각각의 셀(12)에 표현되고, 그리고 이런 동일한 편심률은 테스트 매트릭스(10)의 주어진 디메션을 가로질러 움직일 때 파라미터들의 모든 값들에서 관찰된다.
테스트 매트릭스(10)의 임의의 주어진 파라미터에 대해, 파라미터가 정말로 테스트 매트릭스(10)의 주어진 행 또는 열에서 주어진 디멘션을 가로질러 균일한 방식으로 증가하는 경우 아마도 행 또는 열을 발견할 수 있다. 그러나, 이런 조건은 셀들(12) 배치의 편심 성질로 인해 발생할 것이고, 도 1의 종래 기술 테스트 매트릭스에서 행해진 바와 같이, 테스트 매트릭스(10)를 가로질러 균일하게 적용되지 않을 것이다.
셀들(12)의 파라미터들의 값의 편심률은 다수의 상이한 방식으로 결정될 수 있다. 예를 들어, 편심률은 진정으로 랜덤하거나, 의사-랜덤하거나, 특정 공간 패턴에 따라 특정되거나, 수리적 알고리즘에 의해 설정될 수 있다. 편심률은 또한 기판이 프로세싱될 특정 툴의 특정 제한들 또는 복잡성들을 고려할 수 있다. 예를 들어, 주어진 노광 툴 내에서 기판상 특정 노광 패턴은 셋업 용이성, 노광 속도, 또는 노광 수행 정확성 측면에서 장점들을 제공할 수 있다. 예를 들어, 일 실시예에서 파라미터들 중 하나에 대해 주어진 값 ― 예를 들어 3인 포커스에 대한 값 같은 ― 을 가진 모든 셀들(12)은 기판(14)상 테스트 매트릭스(10)의 주어진 사분면 내에 배치될 수 있다. 그러나, 행해지지 않을 것은 도 1에 도시된 바와 같이 테스트 매트릭스(10) 전체에 걸쳐 파라미터들을 균일하게 증가시키는 것이다. 여하튼, 도 1의 종래 패턴과 비교할 때 도 2의 편심률 패턴은 뒤섞여서 나타난다.
테스트 매트릭스(10)의 각각의 파라미터들에 대한 세팅들을 결정한 후, 기판(14) 상의 테스트 매트릭스(10)의 각각의 셀(12)은 그 셀(12)에 대해 특정된 파라미터들에 따라 프로세싱된다. 예를 들어, 주어진 셀(12)이 포커스에 대해 1의 값들로 특정되고 노광에 대해 3의 값으로 특정되는 포커스 및 노광의 파라미터들을 가지면, 그 셀(12)은 그 프로세싱 세팅들을 사용하여 정렬기, 스텝퍼(stepper), 또는 다른 노광 기구를 통해 프로세싱된다. 다른 셀들(12) 모두는 마찬가지로, 전체 테스트 매트릭스(10)가 각각의 셀들(12)의 세팅들에 따라 프로세싱될 때까지, 그들의 특정된 프로세스 세팅들을 사용하여 노광 툴을 통하여 프로세싱된다.
비록 파라미터들의 값들의 편심률이 상이한 기준에 따라 정의될 수 있지만, 본 발명의 실시예들 중 몇몇의 다른 측면은 테스트 매트릭스(10)의 노광 순서이다. 현대 노광 툴들에서, 생산 진행 동안 노광 순서는 스루풋 또는 배치 정확도를 위해 최적화될 수 있다. 이것은 또한 몇몇 실시예들에서 편심 테스트 매트릭스(10)의 노광 동안의 경우이다. 예를 들어, 위치와 무관하게 셀들의 공간 근접도에 따른 순서로, 또는 대안적으로 노광 파라미터의 순차적 순서로 테스트 매트릭스(10)의 셀들(12)을 노광시키는 것은 유리할 수 있다.
상기 언급된 바와 같이, 각각의 셀들(12)은 일 실시예에서 그 내부에 정의된 적어도 하나의 테스트 구조를 가진다. 몇몇 실시예들에서 각각의 셀(12)은 동일한 테스트 구조들을 포함한다. 몇몇 실시예들에서 다양한 상이한 테스트 구조들은 각각의 셀(12) 내에 포함된다. 기판(14)이 상기된 파라미터 값들에 따라 프로세싱된 후, 셀들(12) 내 테스트 구조들의 다양한 특성들은 측정된다. 예를 들어, 테스트 구조의 주어진 디멘션의 크기 또는 포토레지스트 같은 특정 층의 두께는 몇몇 실시예들에서 측정된다. 다른 예들은 포토리소그래피와 다른 프로세스 단계들을 위한 주입 양, 또는 증착 두께일 수 있다. 이 정보는 각각의 셀(12)에 대해 기록된다.
일 실시예에서, 상관관계는 그 다음 파라미터들의 값들(입력 변수들로서) 및 측정된 특성들의 값들(출력 변수들로서) 사이에서 전개된다. 측정된 특성들의 절대 값에 대한 상관관계를 전개하는 대신, 대안적인 실시예에서 상기 상관관계는 측정된 특성들의 값들이 그 특성들에 대한 의도된 값들과 얼마나 밀접하게 매칭하는가에 대해 전개될 수 있다. 이런 방식으로, 특성들에 대한 파라미터들의 효과의 수리적 모델은 전개된다. 이것은 이런 방식으로 특성화된 프로세스에 대한 원하는 세팅들을 결정하기 위하여 사용될 수 있다.
도 3을 참조하여, 본 발명에 따른 방법에 대한 흐름도(100)가 도시된다. 제 1 단계는 블록(102)에서 제공된 바와 같이 특성화될 프로세스를 선택하는 것이다. 상기된 바와 같이, 주 예로서 사용되었던 프로세스는 스텝퍼 또는 정렬기 같은 노광 툴을 사용하는 것과 같은 포토리소그래픽 프로세스 동안 포토레지스트를 노광시키는 프로세스이다. 그러나, 이온 주입, 에칭, 애싱(ashing), 증착, 어닐링, 및 등등 같은 임의의 수의 다른 프로세스들은 또한 이런 방식으로 특성화될 수 있다.
다음, 특성화될 파라미터들은 블록(104)에서 제공된 바와 같이 선택된다. 이들 파라미터들은 통상적으로 특성화를 위해 선택된 프로세스에 고유할 것이다. 예를 들어, 상기 설명은 포토리소그래피 파라미터들인 노광 및 포커스 둘 다를 언급한다. 다른 프로세스들에 대한 파라미터들은 온도, 압력, 도판트 농도, 전력, 바이어스 전압, 흐름 속도, 시간, 및 등등을 포함할 수 있다. 상기 예들이 단지 두 개의 상기 파라미터들의 측면에서 제공되었지만, 임의의 수의 파라미터들은 특성화될 수 있다.
다음 단계는 블록(106)에서 제공된 바와 같이, 파라미터 값들이나, 다른 말로 파라미터들이 특성화될 레벨들을 결정하는 것이다. 상기 예에서, 파라미터 값들은 1 내지 6 또는 7의 범위이다. 그러나, 이들 수들은 단지 대표적이었고, 단순한 값들은 예를 과도하게 복잡화하지 않기 위하여 사용되었다. 실제 구현시, 값들의 보다 복잡한 범위들, 및 보다 복잡한 단계들은 이용될 수 있다. 몇몇 실험 설계 방법론들에 따라, 주어진 파라미터의 단지 3 개의 레벨들은 테스트될 수 있다. 다른 실험 설계 방법론들에서, 균일한 증가를 가지거나 가지지 않고 폭넓은 레벨들은 테스트될 수 있다.
다음 단계는 블록(108)에서 제공된 바와 같이 테스트 매트릭스의 편심률을 특정하는 것이다. 이것이 의미하는 것에 의해, 교란 팩터들이 무엇이든 중단시키기 위해 셀들(12)을 "혼합"하는 방법을 결정하는 것은 프로세스에서 조사될 수 있다. 예를 들어, 기판(14)이 프로세스 동안 척(chuck)에 의해 홀딩되면, 편심률은 척에 의해 발생하는 기판(14)의 뒤틀림으로부터 교란 영향을 중단하기 위해 선택될 수 있다. 다른 편심률은 기판을 가로질러 온도 프로파일의 교란 영향을 감소시키기 위해 선택될 수 있다. 그러나, 편심률은 다양한 알려져있고 그리고 알려져 있지 않은 교란 팩터들을 중단시키기 위하여, 랜덤 또는 의사-랜덤 방식으로 선택될 수 있다. 프로세스의 이런 단계(108)를 적용한 후, 테스트 매트릭스(10)는 도 1의 테스트 매트릭스(10)와 같은 순서가 아닌 도 2의 테스트 매트릭스(10) 같은 "혼합"을 주시할 것이다.
다음, 몇몇 타입의 테스트 구조는 방법(100)의 블록(110)에서 제공된 바와 같이 선택될 필요가 있다. 테스트 구조는 하나 또는 그 이상의 마스크들 또는 레티클들(reticle) 상에서 정의될 것이고 기판(14) 상에 형성되는 물리적 구조를 정의한다. 선택된 테스트 구조 또는 구조들은 몇몇 실시예들에서 특성화되는 파라미터들, 및 테스트 구조들의 측정 가능한 특성들 사이의 관계를 나타낼 것이다. 예를 들어, 측정될 하나의 특성이 라인 폭이면, 이 실시예에서 테스트 구조는 블록들(104 및 106)에서 선택되는 프로세스 파라미터들의 상이한 값들에 의해 몇몇 방식으로 영향을 받을 수 있는 라인 디멘션을 포함할 것이다.
그 다음 하나 또는 그 이상의 기판들(14)은 블록(112)에서 제공된 바와 같이 프로세싱된다. 상기된 바와 같이, 테스트 매트릭스(10)의 각각의 셀(12)이 그 셀(12)과 연관된 파라미터들의 값들에 따라 프로세싱된다. 상기 시작된 예에 이르도록, 포토리소그래픽 프로세스에서, 이 프로세싱은 테스트 매트릭스(10) 내 각각의 셀(12)에 대해 특정된 바와 같은 포커스 및 노광 세팅들로 각각의 셀(12)을 노광시키는 것을 의미할 수 있다.
일단 기판(14)이 프로세싱되었다면, 각각의 셀(12) 내의 테스트 구조들의 특성들은 블록(114)에서 제공된 바와 같이 측정된다. 몇몇 실시예들에서 단일 특성만이 측정되고, 다른 실시예들에서 폭넓은 특성들이 측정된다. 몇몇 실시예들에서, 측정될 특성들은 기판(14)을 프로세싱한 이후까지 선택되지 않고, 그리고 다른 실시예들에서 특성들은 그 단계 이전에 선택된다. 몇몇 실시예들에서, 하나 또는 그 이상의 특성들은 특성 값의 실제 변화가 상이한 파라미터 세팅들에 의해 발생되지 않는 것을 발견하기 위해서만 측정되고, 상기 경우 파라미터들에 보다 많이 좌우되는 상이한 특성들은 선택 및 측정된다.
마지막으로, 특성들 및 파라미터들 사이의 하나 또는 그 이상의 상관관계들은 블록(116)에서 제공된 바와 같이 전개된다. 일 실시예에서, 상관관계는 입력으로서의 파라미터들의 값들과 출력으로서의 특성들의 값들을 연관시킨다. 다른 실시예에서, 상관관계는 입력으로서의 파라미터들의 값들을 측정된 특성들이 예상되거나 원하는 바와 같은 특성들의 값과 매칭하는 정도와 연관시킨다.
상관관계가 전개된 후 다양한 상이한 레시피들(recipe)에 대해 프로세스 파라미터들을 세팅하거나, 현재 프로세싱 장비를 사용하여 세팅하거나 측정하기 어려울 수 있는 파라미터들이나 특성들에 대한 상관관계를 추정하기 위하여 상관관계를 사용하는 것과 같은 많은 부가적인 단계들은 수행될 수 있다.
몇몇 실시예들에서, 많은 방법 단계들은 특정 장비를 사용하여 달성된다. 예를 들어, 포토리소그래픽 프로세스에서, 기판들(14)은 노광 툴을 사용하여 프로세싱된다. 도핑 프로세스에서, 기판들(14)은 주입기를 사용하여 프로세싱된다. 따라서, 그 단계는, 비록 머신이 실시예 마다 상이할 수 있지만 특정 머신을 사용하여 수행된다. 게다가, 프로세싱 머신은 프로세싱될 때 기판(14)을 물리적으로 변형할 것이다. 만약 물리적 변환이 발생되지 않으면, 프로세싱 후 측정할 특성들이 없을 것이다.
게다가, 특성들은 특정 머신을 사용하여 측정된다. 측정된 특성이 라인 폭일 때, 머신은 광학 디바이스 또는 물리적 프로파일러일 수 있다. 특성이 굴절율일 때, 머신은 엘립소미터(ellipsometer)일 수 있다. 게다가, 컴퓨터(또는 몇몇 프로세싱 디바이스)는 몇몇 실시예들에서 파라미터들 및 특성들 사이의 상관관계를 발견하기 위하여 사용된다. 따라서, 본 발명에 따른 방법들은 단순히 일련의 정신적인 단계들에 의해 수행되는 것이 아니고, 당연히 특정 머신들의 사용을 포함한다.
일반적으로 여기에 예시된 바와 같은 방법들은 프로세싱이 제공된 기판(14)에 고유할 수 있는 교란 효과들이 실질적으로 없는 관심 있는 파라미터들 및 특성들 사이의 상관관계를 제공한다. 예를 들어, 테스트 매트릭스(10)의 편심률은 기판(14)의 한쪽 측면으로부터 다른 측면으로 주어진 특성의 점진적 변화에 의해 유발되는 임의의 교란 효과들을 제거하는 경향이 있을 것이고, 상기 변화는 그 프로세스로 인한 고유 문제일 수 있다. 도 1의 통상적인 테스트 매트릭스(10)를 사용하여, 상기 점진적 변화는 그 디멘션에서 증가되는 파라미터의 값 변화로 교란될 것이다. 그러나, 도 2에 예시된 바와 같은 본 발명의 편심 테스트 매트릭스(10)를 사용하여, 그런 교란 팩터는 실질적으로 파라미터 및 특성 사이에서 전개된 상관관계로부터 제거된다.
관심 있는 특성들 및 파라미터들 사이의 개선된 상관관계에 대한 하나의 용도는 리소그래피 노광 파라미터들로부터의 측정 데이터로부터 추출된 특성 정보를 포커스 및 조사량 같은 리소그래피 노광 파라미터들로 전환시 사용된 개선된 수학수리적 모델의 구성에 있다. 이것은 궁극적으로 리소그래피 동안 보다 우수한 프로세스 제어를 유발한다.
이 발명에 대한 바람직한 실시예들의 상기 설명은 도시 및 설명을 위해 제공되었다. 개시된 정확한 형태로 본 발명을 총망라하거나 제한하는 것으로 의도되지 않는다. 명백한 변형들 또는 변화들은 상기 교시들로 인해 가능하다. 실시예들은 본 발명의 원리들 및 그의 실제적 애플리케이션의 가장 우수한 도시를 제공하여, 당업자가 예측된 특정 용도에 적합한 바와 같은 다양한 실시예들 및 다양한 변형들에 본 발명을 사용하게 할 수 있도록 선택 및 기술된다. 모든 그런 변형들 및 변화들은 그들이 공정하고, 법적이며, 공평한 권리를 받을 범위에 따라 해석될 때 첨부된 청구항들에 의해 결정된 바와 같은 본 발명의 범위 내에 있다.

Claims (20)

  1. 프로세스를 특성화하는 방법으로서,
    특성화할 상기 프로세스를 선택하는 단계,
    특성화할 상기 프로세스의 파라미터를 선택하는 단계,
    테스트 매트릭스에 사용할 상기 파라미터의 값들을 결정하는 단계,
    상기 테스트 매트릭스에 대한 편심률(eccentricity)을 특정하는 단계,
    기판상의 셀들에 생성될 테스트 구조들을 선택하는 단계,
    상기 편심률 테스트 매트릭스에 의해 결정된 대로 상기 파라미터의 값을 각각의 셀에 사용하는 상기 프로세스를 통해 상기 기판을 프로세싱하는 단계,
    상기 셀들의 상기 테스트 구조들의 특성을 측정하는 단계, 및
    상기 파라미터 및 상기 특성 사이의 상관관계를 전개(develope)하는 단계
    를 포함하는,
    프로세스를 특성화하는 방법.
  2. 제 1 항에 있어서, 두 개의 파라미터들이 선택되는,
    프로세스를 특성화하는 방법.
  3. 제 1 항에 있어서, 두 개보다 많은 수의 파라미터들이 선택되는,
    프로세스를 특성화하는 방법.
  4. 제 1 항에 있어서, 상기 프로세스는 포토리소그래픽 프로세스인,
    프로세스를 특성화하는 방법.
  5. 제 1 항에 있어서, 상기 프로세스는 포토리소그래픽 프로세스이고, 두 개보다 많은 수의 파라미터들이 선택되고, 상기 선택된 파라미터들은 포커스 및 노광인,
    프로세스를 특성화하는 방법.
  6. 제 1 항에 있어서, 상기 파라미터의 단지 두 개의 값들만이 결정되는,
    프로세스를 특성화하는 방법.
  7. 제 1 항에 있어서, 상기 파라미터의 적어도 3 개의 값들이 결정되는,
    프로세스를 특성화하는 방법.
  8. 제 1 항에 있어서, 상기 편심률은 상기 테스트 매트릭스를 랜덤 순서로 배열하는,
    프로세스를 특성화하는 방법.
  9. 제 1 항에 있어서, 상기 편심률은 상기 테스트 매트릭스를 의사-랜덤 순서로 배열하는,
    프로세스를 특성화하는 방법.
  10. 제 1 항에 있어서, 다수의 파라미터들이 선택되고 각각의 셀은 상기 파라미터들의 값들의 유일한 조합으로 프로세싱되는,
    프로세스를 특성화하는 방법.
  11. 제 1 항에 있어서, 상기 테스트 구조들은 라인 폭을 포함하는,
    프로세스를 특성화하는 방법.
  12. 제 1 항에 있어서, 하나보다 많은 수의 특성이 측정되는,
    프로세스를 특성화하는 방법.
  13. 제 1 항에 있어서, 상기 특성은 라인 폭을 포함하는,
    프로세스를 특성화하는 방법.
  14. 제 1 항에 있어서, 상기 상관관계는 입력 변수로서의 상기 파라미터를 출력 변수로서의 상기 특성에 상관시키는 다항식인,
    프로세스를 특성화하는 방법.
  15. 제 1 항에 있어서, 상기 파라미터 및 상기 특성 사이의 상기 상관관계는 상기 특성이 상기 특성의 원하는 값에 얼마나 밀접한가를 가리키는,
    프로세스를 특성화하는 방법.
  16. 포토리소그래피 프로세스를 특성화하는 방법으로서,
    테스트 매트릭스에 사용하기 위하여 포커스 값 및 노광의 값을 결정하는 단계,
    상기 테스트 매트릭스에 대한 랜덤 편심률 및 의사-랜덤 편심률 중 하나를 특정하는 단계,
    기판상의 셀들 내에 생성될 라인 폭을 가진 테스트 구조를 선택하는 단계,
    편심률 테스트 매트릭스에 의해 결정된 대로 상기 포커스 값 및 상기 노광 값의 조합을 각각의 셀에 사용하는 상기 포토리소그래피 프로세스를 통하여 상기 기판을 프로세싱하는 단계,
    상기 셀들 내 상기 테스트 구조들의 상기 라인 폭들을 측정하는 단계, 및
    입력 변수들로서의 상기 포커스 및 노광을 출력 변수로서의 상기 라인 폭과 상관시키는 다항식을 전개하는 단계
    를 포함하는,
    포토리소그래피 프로세스를 특성화하는 방법.
  17. 제 16 항에 있어서, 포커스 및 노광 외의 파라미터들이 상기 테스트 매트릭스에 사용되는,
    포토리소그래피 프로세스를 특성화하는 방법.
  18. 제 16 항에 있어서, 포커스 및 노광의 각각 3 개의 값들만이 결정되는,
    포토리소그래피 프로세스를 특성화하는 방법.
  19. 제 16 항에 있어서, 상기 파라미터 및 상기 특성 사이의 상기 상관관계는 상기 특성이 상기 특성의 원하는 값에 얼마나 밀접한가를 가리키는,
    포토리소그래피 프로세스를 특성화하는 방법.
  20. 제 16 항에 있어서, 각각의 셀은 포커스 값 및 노광 값의 유일한 조합으로 프로세싱되는,
    포토리소그래피 프로세스를 특성화하는 방법.
KR1020107028740A 2008-05-21 2009-05-20 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스 KR101504504B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5489708P 2008-05-21 2008-05-21
US61/054,897 2008-05-21
PCT/US2009/044594 WO2009143200A2 (en) 2008-05-21 2009-05-20 Substrate matrix to decouple tool and process effects

Publications (2)

Publication Number Publication Date
KR20110010804A true KR20110010804A (ko) 2011-02-07
KR101504504B1 KR101504504B1 (ko) 2015-03-20

Family

ID=41340835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028740A KR101504504B1 (ko) 2008-05-21 2009-05-20 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스

Country Status (7)

Country Link
US (1) US8142966B2 (ko)
EP (1) EP2286447A2 (ko)
JP (3) JP2011521475A (ko)
KR (1) KR101504504B1 (ko)
CN (1) CN102037550B (ko)
IL (1) IL208576A (ko)
WO (1) WO2009143200A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127202A (ko) * 2017-05-18 2018-11-28 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 프로그램을 기록한 기억 매체

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588439B1 (en) * 2010-12-21 2017-03-07 Asml Netherlands B.V. Information matrix creation and calibration test pattern selection based on computational lithography model parameters
CN105892238B (zh) 2011-08-31 2018-04-13 Asml荷兰有限公司 确定聚焦位置修正的方法、光刻处理元和器件制造方法
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
US9875946B2 (en) 2013-04-19 2018-01-23 Kla-Tencor Corporation On-device metrology
CN105765461B (zh) 2013-10-02 2018-01-05 Asml荷兰有限公司 用于获得与工业过程有关的诊断信息的方法和设备
US9490182B2 (en) 2013-12-23 2016-11-08 Kla-Tencor Corporation Measurement of multiple patterning parameters
KR102377411B1 (ko) 2015-04-10 2022-03-21 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
US10504759B2 (en) 2016-04-04 2019-12-10 Kla-Tencor Corporation Semiconductor metrology with information from multiple processing steps
US9940705B2 (en) * 2016-05-04 2018-04-10 Kla-Tencor Corporation System, method and computer program product for detecting defects in a fabricated target component using consistent modulation for the target and reference components
US10712145B2 (en) 2016-10-20 2020-07-14 Kla-Tencor Corporation Hybrid metrology for patterned wafer characterization
WO2020141092A1 (en) * 2018-12-31 2020-07-09 Asml Netherlands B.V. In-die metrology methods and systems for process control

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265121A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JP3109631B2 (ja) * 1992-12-14 2000-11-20 沖電気工業株式会社 ホトリソグラフィーのパターン検証方法
EP1205806A1 (en) * 2000-11-09 2002-05-15 Semiconductor300 GmbH &amp; Co KG Method for exposing a semiconductor wafer
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
JP4158384B2 (ja) * 2001-07-19 2008-10-01 株式会社日立製作所 半導体デバイスの製造工程監視方法及びそのシステム
JP4288694B2 (ja) * 2001-12-20 2009-07-01 株式会社ニコン 基板保持装置、露光装置及びデバイス製造方法
JP2004072000A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 加熱装置
US6915177B2 (en) * 2002-09-30 2005-07-05 Advanced Micro Devices, Inc. Comprehensive integrated lithographic process control system based on product design and yield feedback system
US7537939B2 (en) * 2003-04-29 2009-05-26 Nxp B.V. System and method for characterizing lithography effects on a wafer
EP1507172A1 (en) * 2003-08-12 2005-02-16 ASML Netherlands B.V. Lithographic apparatus and apparatus adjustment method
JP2005228978A (ja) * 2004-02-13 2005-08-25 Canon Inc 露光装置及び半導体デバイスの製造方法
US20050185174A1 (en) * 2004-02-23 2005-08-25 Asml Netherlands B.V. Method to determine the value of process parameters based on scatterometry data
JP4361830B2 (ja) * 2004-05-13 2009-11-11 信越化学工業株式会社 レジストパターン寸法の面内分布の評価方法、フォトマスクブランクの製造方法、フォトマスクブランク、及びレジストパターン形成工程の管理方法
CN100550299C (zh) * 2004-11-16 2009-10-14 东京毅力科创株式会社 曝光条件设定方法、衬底处理装置和计算机程序
KR20060055863A (ko) 2004-11-19 2006-05-24 삼성전자주식회사 반도체 집적회로 칩의 구리 패드 구조와 형성 방법 및이를 이용한 적층 패키지
US7239368B2 (en) * 2004-11-29 2007-07-03 Asml Netherlands B.V. Using unflatness information of the substrate table or mask table for decreasing overlay
US7381634B2 (en) 2005-04-13 2008-06-03 Stats Chippac Ltd. Integrated circuit system for bonding
WO2007019269A2 (en) 2005-08-08 2007-02-15 Brion Technologies, Inc. System and method for creating a focus-exposure model of a lithography process
US7566650B2 (en) 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7596420B2 (en) * 2006-06-19 2009-09-29 Asml Netherlands B.V. Device manufacturing method and computer program product
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127202A (ko) * 2017-05-18 2018-11-28 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 프로그램을 기록한 기억 매체

Also Published As

Publication number Publication date
JP2017201402A (ja) 2017-11-09
US20110051116A1 (en) 2011-03-03
JP2011521475A (ja) 2011-07-21
CN102037550A (zh) 2011-04-27
CN102037550B (zh) 2012-08-15
WO2009143200A2 (en) 2009-11-26
US8142966B2 (en) 2012-03-27
WO2009143200A3 (en) 2010-03-04
IL208576A0 (en) 2010-12-30
KR101504504B1 (ko) 2015-03-20
EP2286447A2 (en) 2011-02-23
JP2015180953A (ja) 2015-10-15
IL208576A (en) 2014-12-31

Similar Documents

Publication Publication Date Title
KR101504504B1 (ko) 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스
US8828748B2 (en) Test structures and methods
JP5162778B2 (ja) プロセスパラメータを分散に関連づける分散関数を用いた構造のプロファイルパラメータの決定
US6948149B2 (en) Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
US6784001B2 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
Postnikov et al. Critical dimension control in optical lithography
US20060160001A1 (en) Systems and methods for determining width/space limits for mask layout
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
US7537939B2 (en) System and method for characterizing lithography effects on a wafer
Bunday et al. CD SEM metrology macro CD technology: beyond the average
Yamaguchi et al. Impact of long-period line-edge roughness (LER) on accuracy in CD measurement
TW201539534A (zh) 半導體的製造方法及曝光系統
US20060194129A1 (en) Substrate edge focus compensation
van Schoot et al. Printing 130-nm DRAM isolation pattern: Zernike correlation and tool improvement
Frisco et al. Multi-objective genetic algorithms for reducing mark read-out effort in lithographic tests
US20080073570A1 (en) Method of repeatedly using a control wafer to monitor treatments
Shu et al. Strategy of DoseMapper (DoMa) Application and Monitor for Critical Dimension Uniformity (CDU) Control in Sub-45nm Gate Process
Russo et al. Overlay tool comparison for sub-130-nm technologies
Hao et al. New methodologies: Development of focus monitoring on product
Mileham et al. Chamber distortion control in a high volume manufacturing foundry environment
Warrick et al. Application of intentional defect arrays for assessing wafer inspection tool capabilities
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法
Gould et al. Deciphering and encoding product overlay: hidden errors
Lee et al. Preliminary verifiability of the aerial image measurement tool over photolithography process
KR20010002448A (ko) 반도체 웨이퍼의 임계 평평도 결정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 4