CN108630660B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108630660B CN108630660B CN201710173582.7A CN201710173582A CN108630660B CN 108630660 B CN108630660 B CN 108630660B CN 201710173582 A CN201710173582 A CN 201710173582A CN 108630660 B CN108630660 B CN 108630660B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- mark
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Abstract
一种半导体结构及其形成方法,方法包括:提供衬底,衬底包括器件区和标记区;在衬底上形成停止层;在停止层上形成阻挡层;在阻挡层上形成第一刻蚀层;在器件区第一刻蚀层中形成第一开口,并在标记区第一刻蚀层中形成第一标记开口;在器件区第一刻蚀层中形成第二开口,并在标记区形成第二标记开口;在第一刻蚀层上形成第二刻蚀层;在第二刻蚀层上形成图形化的光刻胶;以光刻胶为掩膜对第二刻蚀层进行第三刻蚀,在器件区第二刻蚀层中形成第三开口,并在标记区第二刻蚀层中形成第三标记开口,第一标记开口、第二标记开口和第三标记开口在衬底表面上的投影图形无公共交集。该形成方法能够提高套刻精度。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
现有的半导体的制作过程中,在晶圆上制作半导体器件之前,需对晶圆进行布局设计,将晶圆划分为若干单元区(Die)和位于单元区之间的切割道(Scribe lane)。其中,所述单元区用于后续形成半导体器件,切割道用于在半导体器件制作完成时,作为封装阶段单元区(Die)分割时的切割线。
晶圆表面的单元区和切割道的划分,是通过光刻工艺将掩模板上的图形复制到晶圆表面实现的,具体方法包括:采用旋涂工艺在晶圆上形成光刻胶层;对该光刻胶层进行热处理后置于曝光设备中,通过曝光工艺对所述光刻胶层进行曝光,将掩模板上的图案转移到光刻胶层中;接着对曝光后的光刻胶层进行曝光后热处理,并通过显影工艺进行显影,在光刻胶层中形成光刻图案。
在设计用于划分晶圆表面的单元区和切割道的光刻版图时,通常将光刻对准标记(alignment mark)和套刻测量标记(overlay mark)等光刻工艺中所需要用到的光刻图形形成在切割道。
在现有技术中,由于光刻工艺中的对准精度、晶圆偏移或聚焦精度等因素的影响,会使光刻胶在曝光的过程中,发生偏移、旋转、缩放或正交等方面的问题。因此,需要使用光刻对准标记对形成于同一层光刻胶上的不同单元区之间的曝光误差进行控制,从而保证套刻精度。
然而,现有技术形成的半导体结构的套刻精度较低。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,能够提高所形成的半导体结构的套刻精度较低。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底,所述衬底包括器件区和标记区;在所述器件区和标记区衬底上形成停止层;在所述器件区和标记区停止层上形成阻挡层;在所述器件区和标记区阻挡层上形成第一刻蚀层;对所述器件区和标记区第一刻蚀层进行第一刻蚀,在所述器件区第一刻蚀层中形成第一开口,并在所述标记区第一刻蚀层中形成第一标记开口,所述第一标记开口在所述衬底表面的投影图形为第一投影图形;对所述器件区和标记区第一刻蚀层进行第二刻蚀,在所述器件区第一刻蚀层中形成第二开口,并在所述标记区的阻挡层和第一刻蚀层中的一者或两者中形成第二标记开口,所述第二标记开口在所述衬底表面的投影图形为第二投影图形;在所述器件区和标记区第一刻蚀层上、第一开口中、第二开口中、第一标记开口中和第二标记开口中形成第二刻蚀层;在所述第二刻蚀层上形成图形化的光刻胶;以所述图形化的光刻胶为掩膜对所述第二刻蚀层进行第三刻蚀,在所述器件区第二刻蚀层中形成第三开口,并在所述标记区第二刻蚀层中形成第三标记开口,所述第三标记开口在所述衬底表面的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
可选的,形成所述第一开口和第一标记开口的步骤包括:在所述第一刻蚀层上形成图形化的第一掩膜层;以所述第一掩膜层为掩膜对所述第一刻蚀层进行第一刻蚀;形成所述第二开口和第二标记开口的步骤包括:在所述第一刻蚀层上形成图形化的第二掩膜层;以所述第二掩膜层为掩膜对所述第一刻蚀层进行第二刻蚀。
可选的,所述第一投影图形与第二投影图形不重叠;或者所述第一投影图形与第三投影图形不重叠;或者所述第二投影图形与所述第三投影图形不重叠。
可选的,所述第一投影图形与所述第二投影图形不重叠,所述第二标记开口位于所述第一刻蚀层中,且所述第一刻蚀层暴露出所述阻挡层;或者,所述第一投影图形与所述第二投影图形完全重叠,且第一投影图形与所述第三投影图形不重叠,所述第二标记开口位于所述第一标记开口底部的阻挡层中。
可选的,所述第一投影图形与所述第二投影图形部分重叠,所述第一投影图形与所述第二投影图形的重叠部分为重叠图形;所述第三投影图形与所述重叠图形不重叠。
可选的,所述第二标记开口位于所述阻挡层和所述第一刻蚀层中。
可选的,所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形;所述第一投影图形、第二投影图形和第三标投影图形的对称中心重合。
可选的,所述第一投影图形为“十”字型,所述第二投影图形包括多个“十”字型图形,且多个“十”字型图形呈中心对称排列;所述第三投影图形包括多个圆形,且多个圆形呈“十”字型分布。
可选的,所述第一投影图形和第二投影图形为“十”字型,所述第三投影图形包括多个点阵图形,所述点阵图形包括多个圆形图形,所述多个圆形图形排列成十字型,多个点阵图形呈中心对称分布。
可选的,所述第一投影图形为“十”字型,所述第二投影图形为“十”字环形;所述第三投影图形包括多个圆形,且多个圆形排列呈“十”字型。
可选的,所述停止层为含有氮原子的化合物。
可选的,所述阻挡层的材料为氧化硅;所述第一刻蚀层的材料为氮化钛或氮化钽。
可选的,形成所述第一刻蚀层之前,还包括:在所述停止层上形成介质层。
可选的,所述介质层的材料为低k介质材料。
相应的,本发明还提供一种半导体结构,包括:衬底,所述衬底包括器件区和标记区;位于所述器件区和标记区衬底上的停止层;位于所述器件区和标记区停止层上的阻挡层;位于所述器件区和标记区阻挡层上的第一刻蚀层,所述器件区第一刻蚀层中具有第一开口和第二开口,所述标记区第一刻蚀层中具有第一标记开口,所述第一标记开口在所述衬底表面的投影图形为第一投影图形,所述标记区的阻挡层和第一刻蚀层中的一者或两者中具有第二标记开口,所述第二标记开口在所述衬底表面的投影图形为第二投影图形;位于器件区和标记区所述第一刻蚀层上、第一开口中、第二开口中、第一标记开口中和第二标记开口中的第二刻蚀层,所述器件区的第二刻蚀层中具有第三开口,所述标记区第二刻蚀层中具有第三标记开口,所述第三标记开口在所述衬底表面的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
可选的,所述第一投影图形与第二投影图形不重叠;或者所述第一投影图形与第三投影图形不重叠;或者所述第二投影图形与所述第三投影图形不重叠。
可选的,所述第一投影图形与第二投影图形不重叠,所述第二标记开口位于所述第一刻蚀层中,所述第一刻蚀层暴露出所述阻挡层;或者,所述第一投影图形与第二投影图形完全重叠,且第一投影图形与所述第三投影图形不重叠,所述第二标记开口位于所述第一标记开口底部的阻挡层中。
可选的,所述第一投影图形与第二投影图形部分重叠,所述第一投影图形与第二投影图形的重叠部分为重叠图形;所述第三投影图形与所述重叠图形不重叠。
可选的,所述第二标记开口位于所述阻挡层和所述第一刻蚀层中。
可选的,所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形;所述第一投影图形、第二投影图形和第三投影图形的对称中心重合。
与现有技术相比,本发明的技术方案具有以下优点:
本发明技术方案提供的半导体结构的形成方法中,所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,则所述第三标记开口下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记开口的过程中,所述第三标记开口下方的阻挡层能够阻挡所述停止层材料原子扩散到达所述光刻胶中,从而不容易使所述第三标记开口周围的光刻胶中毒,不容易使光刻胶中的图形变形,从而能够提高套刻精度。
进一步,所述第一投影图形与第二投影图形不重叠,则所述第一标记开口和第二标记开口均位于所述第一刻蚀层中,所述第二刻蚀不会对所述阻挡层进行刻蚀,因此,所述阻挡层中不具有开口。在所述第三刻蚀过程中,由于所述阻挡层对所述停止层材料原子的阻挡作用,所述停止层材料原子不容易扩散到所述光刻胶中,从而不容易使所述光刻胶中毒,进而不容易使光刻胶中图形变形,从而能够通过第三标记开口对所述第三开口的位置进行标记,进而能够提高套刻精度。
进一步,所述第一投影图形与第二投影图形重叠,第一投影图形与第二投影图形的重叠部分为重叠图形,由于所述第一投影图形、第二投影图形和第三投影图形无公共交集,则所述第三投影图形与所述重叠图形不重叠。在所述第二刻蚀过程中,在所述衬底表面的投影图形与所述重叠图形重合的部分阻挡层容易被刻蚀,从而在所述阻挡层中形成开口。然而由于所述第三投影图形与所述重叠图形不重叠,则所述光刻胶中用于形成所述第三标记开口的开口底部具有阻挡层,所述阻挡层能够阻挡所述停止层材料原子扩散到所述第三标记开口附近的光刻胶中,从而不容易使所述第三标记开口附近的光刻胶中毒,进而不容易使所述光刻胶中的图形变形,从而能够通过第三标记开口对所述第三开口的位置进行标记,进而能够提高套刻精度。
进一步,所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形,且所述第一投影图形、第二投影图形和第三投影图形的对称中心重合,可以通过对第一投影图形、第二投影图形和第三投影图形的对称中心位置进行检测,从而控制第一开口、第二开口和第三开口的位置,有利于简化测试。
本发明技术方案提供的半导体结构中,所述第一投影图形、第二投影图形和第三投影图形无公共交集,则所述第三标记下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记的过程中,所述第三标记下方的阻挡层能够阻挡所述停止层材料原子扩散到达用于形成第三标记开口的光刻胶中,从而不容易使所述第三标记开口变形,从而能够提高套刻精度。
进一步,所述第一投影图形、第二投影图形和第三投影图形为中心对称图形,且所述第一投影图形、第二投影图形和第三投影图形的对称中心重合,可以通过对第一投影图形、第二投影图形和第三投影图形的对称中心位置进行检测,从而控制第一开口、第二开口和第三开口的位置,有利于简化测试。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图;
图4至图16是本发明的半导体结构的形成方法一实施例各步骤的结构示意图;
图16至图20是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图;
图21至图24是本发明的半导体结构的形成方法又一实施例各步骤的结构示意图。
具体实施方式
如背景技术所述,现有技术形成的半导体结构的套刻精度较低。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1,提供衬底100,所述衬底100包括器件区A和标记区B;在所述器件区A和标记区B衬底100上形成停止层101;在所述停止层101上形成第一介质层102;在所述第一介质层102上形成阻挡层104;在所述第一阻挡层104上形成待刻蚀层110。
继续参考图1,对所述待刻蚀层110进行第一刻蚀,在所述器件区A待刻蚀层110中形成第一开口111,在所述标记区B待刻蚀层110中形成第一标记开口121。
请参考图2,形成第一开口111(如图1所示)和第一标记开口121之后,在所述待刻蚀层110上形成图形化的图形层120,所述图形层120中具有第一图形开口和第一标记图形开口;以所述图形层120为掩膜对所述待刻蚀层110进行第二刻蚀,在所述器件区A待刻蚀层110中形成第二开口112,形成自所述阻挡层104延伸至所述第一介质层102中的第二标记开口122。
请参考图3,在所述待刻蚀层110上形成第二介质层130;在所述第二介质层130上形成图形化的光刻胶131,所述光刻胶131中具有第二图形开口133和第二标记图形开口132。
所述光刻胶131用于作为对所述第二介质层130进行第三刻蚀的掩膜,在所述器件区A第二介质层130中形成接触孔,并在所述标记区B第二介质层130中形成第三标记开口。
其中,所述停止层101的材料为含有氮原子的化合物,所述停止层101中的氮原子容易扩散到所述光刻胶131中导致所述光刻胶131中毒,使所述光刻胶131中的标记图形开口132发生变形,从而不利于对所形成的接触孔进行精确定位。为了抑制所述停止层101中的氮原子扩散到所述光刻胶131中,一种方法是在所述第一介质层102上形成阻挡层104,所述阻挡层104为致密的氧化硅层,能够阻挡停止层101中的氮原子扩散至所述光刻胶131中。然而,所述第一标记开口121与图形层120中的第一标记图形开口在所述衬底100上的投影图形完全重叠,导致在所述第二刻蚀过程中,所述第二标记开口122贯穿所述阻挡层104。由于所述光刻胶131中的第二标记图形开口132与所述第二标记开口在所述衬底100表面上的投影图形重合,且所述第二标记开口贯穿所述阻挡层104,在所述第三刻蚀过程中,所述停止层101中的氮原子容易穿过所述第一介质层100和第二介质层130到达所述光刻胶131,使所述光刻胶131中毒,导致所述光刻胶131中的第二标记图形开口变形,从而难以对第三开口进行精确定位,进而容易降低套刻精度,影响所形成半导体结构的性能。
为了解决上述问题,本发明提供一种半导体结构的形成方法,包括提供衬底,所述衬底包括器件区和标记区;在所述器件区和标记区衬底上形成停止层;在所述器件区和标记区停止层上形成阻挡层;在所述器件区和标记区阻挡层上形成第一刻蚀层;对所述器件区和标记区第一刻蚀层进行第一刻蚀,在所述器件区第一刻蚀层中形成第一开口,并在所述标记区第一刻蚀层中形成第一标记开口,所述第一标记开口在所述衬底表面的投影图形为第一投影图形;对所述器件区和标记区第一刻蚀层进行第二刻蚀,在所述器件区第一刻蚀层中形成第二开口,并在所述标记区的阻挡层和第一刻蚀层中的一者或两者中形成第二标记开口,所述第二标记开口在所述衬底表面的投影图形为第二投影图形;在所述器件区和标记区第一刻蚀层上、第一开口中、第二开口中、第一标记开口中和第二标记开口中形成第二刻蚀层;在所述第二刻蚀层上形成图形化的光刻胶;以所述图形化的光刻胶为掩膜对所述第二刻蚀层进行第三刻蚀,在所述器件区第二刻蚀层中形成第三开口,并在所述标记区第二刻蚀层中形成第三标记开口,所述第三标记开口在所述衬底表面的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
其中,所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,则所述第三标记开口下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记开口的过程中,所述第三标记开口下方的阻挡层能够阻挡所述停止层材料原子扩散到达所述光刻胶中,从而不容易使所述第三标记开口周围的光刻胶中毒,不容易使光刻胶中的图形变形,从而能够提高套刻精度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图16是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图4,提供衬底200,所述衬底200包括器件区I和标记区II。
所述器件区I用于形成半导体器件,所述标记区II用于形成刻蚀标记开口。
本实施例中,所述衬底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
本实施例中,所述衬底200器件区I上具有器件结构(图中未示出),所述器件结构包括:晶体管的栅极结构、熔丝结构、电阻、电容、电感中的一种或多种。
继续参考图4,在所述器件区I和标记区II衬底200上形成停止层201。
所述停止层201用于对后续刻蚀所述介质层的过程进行控制。
所述停止层201的材料为含氮化合物。具体的,本实施例中,所述停止层201为含碳氮硅氧的化合物。在其他实施例中,所述停止层的材料还可以为氮化硅或氮氧化硅。
请参考图5,在所述停止层201上形成介质层202。
所述介质层202用于隔离衬底中的器件结构与后续的第一刻蚀层。
本实施例中,所述介质层202的材料为低k(k小于3.9)介质材料。低k介质材料的绝缘性好,能够增加所形成半导体结构的性能。然而由于低k介质层的致密性差,所述停止层201中的氮原子容易穿过所述介质层202向后续的光刻胶扩散。
本实施例中,形成所述介质层的工艺包括化学气相沉积工艺。
继续参考图5,在所述器件区I和标记区II停止层202上形成阻挡层210。
在本实施例中,所述阻挡层210形成于所述介质层202上。
所述阻挡层210用于阻挡所述停止层201中的氮原子扩散进入后续的光刻胶中。
本实施例中,所述阻挡层210的材料为氧化硅。形成所述阻挡层210的工艺包括原子层沉积工艺,原子层沉积工艺形成的阻挡层210的阻挡层210的致密性好。在其他实施例中,形成所述阻挡层的工艺还可以为化学气相沉积工艺。
本实施例中,形成所述阻挡层210的工艺为物理气相沉积工艺。物理气相沉积工艺形成的阻挡层210的致密性好,对氮气的阻挡作用较强。在其他实施例中,形成所述阻挡层的工艺还可以为原子层沉积工艺或化学气相沉积工艺。
请参考图6,在所述器件区I和标记区II阻挡层210上形成第一刻蚀层220。
本实施例中,所述第一刻蚀层220为金属层。在其他实施例中,所述第一刻蚀层还可以为绝缘介质层等。
本实施例中,所述第一刻蚀层220的材料为氮化钛。在其他实施例中,所述第一刻蚀层的材料还可以为氮化钽、铜或铝。
本实施例中,形成所述第一刻蚀层220的工艺包括物理气相沉积工艺或化学气相沉积工艺。
形成所述第一刻蚀层220之前,还包括:在所述阻挡层210上形成第一覆盖层(图中未示出)。
本实施例中,所述第一覆盖层的材料为碳氧化硅。
形成所述第一刻蚀层220之后,还包括:在所述第一刻蚀层220上形成第二覆盖层(图中未示出)。
本实施例中,所述第二覆盖层的材料为碳氧化硅。
后续对所述器件区I和标记区II第一刻蚀层220进行第一刻蚀,在所述器件区I第一刻蚀层220中形成第一开口221,并在所述标记区II第一刻蚀层220中形成第一标记开口231,所述第一标记开口231在所述衬底200表面的投影图形为第一投影图形。
本实施例中,所述第一刻蚀的步骤如图7至图9所示。
请参考图7,在所述第一刻蚀层220上形成图形化的第一掩膜层241。
所述第一掩膜层241用于作为后续第一刻蚀的掩膜。
所述第一掩膜层241为光阻材料。
继续参考图7,以所述第一掩膜层241为掩膜对所述第一刻蚀层220进行第一刻蚀,在所述器件区I第一刻蚀层220中形成所述第一开口221,并在所述标记区II第一刻蚀层220中形成第二标记开口231。
所述第一标记开口231用于标记所述第一开口221的位置。
本实施例中,所述第一标记开口231在衬底200表面的投影图形为中心对称图形。在其他实施例中,所述第一标记开口在衬底表面的投影图形还可以为中心对称图形。
本实施例中,所述第一开口221将所述第一刻蚀层220分为多个条形。
本实施例中,所述第一标记开口231为“十”字型的开口,所述第一标记开口在所述衬底200上的投影图形为“十”字型。在其他实施例中,所述第一标记开口还可以为其他形状的开口。
请参考图8和图9,图8是图9沿切割线1-2的剖面图,以所述第一掩膜层241(如图7所示)为掩膜对所述第一刻蚀层220进行第一刻蚀之后,去除所述第一掩膜层241。
本实施例中,通过灰化工艺去除所述第一掩膜层241。
后续对所述器件区I和标记区II第一刻蚀层220进行第二刻蚀,在所述器件区I第一刻蚀层220中形成第二开口,并在所述标记区II的阻挡层210和第一刻蚀层220中的一者或两者中形成第二标记开口,所述第二标记开口在所述衬底200表面的投影图形为第二投影图形。
本实施例中,形成所述第二开口和第二标记开口的步骤如图10至图12所示。
请参考图10,在所述第一刻蚀层220及所述第一开口221(如图9所示)和第一标记开口231(如图9所示)中形成图形化的第二掩膜层242。
所述第二掩膜层242用于后续对所述第一刻蚀层220进行刻蚀的掩膜。
本实施例中,所述第二掩膜层242的材料为光阻材料。
本实施例中,形成所述第二掩膜层242的工艺包括旋涂工艺。
所述第二掩膜层242中具有第一光刻图形开口,所述第一光刻图形开口用于形成所述第二开口222和第二标记开口232。
继续参考图10,以所述第二掩膜层242为掩膜对所述第一刻蚀层220进行第二刻蚀,在所述器件区第一刻蚀层220中形成第二开口222,在所述标记区II的第一刻蚀层220和阻挡层210中的一者或两者中形成第二标记开口232。
所述第一标记开口231与第二标记开口232的相对位置用于标记所述第二开口222和第一开口221的相对位置,从而精确控制所述第一开口221与第二开口222之间第一刻蚀层220的宽度。
本实施例中,所述第一投影图形与所述第二投影图形不重叠,则所述第二标记开口232位于所述第一刻蚀层220中。
本实施例中,所述第一投影图形与所述第二投影图形不重叠,因此,在对所述第一刻蚀层220进行第二刻蚀的过程中,所述第二标记开口232底部的阻挡层210不容易被刻蚀,从而不容易影响阻挡层210对所述停止层201中的氮原子扩散的阻挡作用,进而不容易使所述第二掩膜层242中毒。
本实施例中,所述第二投影图形为中心对称图形。在其他实施例中,所述第二投影图形还可以为非中心对称图形。
本实施例中,所述第二标记开口232为多个“十”字型开口。具体的,所述第二标记开口232包括4个“十”字型开口。在其他实施例中,所述第二标记开口的个数还可以为其他值。
本实施例中,所述第一标记开口231和第二标记开口232在衬底200表面上的投影图形的对称中心重合。所述第一标记开口231和第二标记开口232在衬底200表面上的投影图形的对称中心重合有利于对第一开口221和第二开口222的位置进行精确标记。
请参考图11和图12,图11是图12沿切割线3-4的剖面图,去除所述第二掩膜层242(如图10所示)。
本实施例中,通过灰化工艺去除所述第二掩膜层242。
请参考图13,在所述器件区I和标记区II第一刻蚀层220上、第一开口221中、第二开口222中、第一标记开口231中和第二标记开口232中形成第二刻蚀层250。
本实施例中,所述第二刻蚀层250为绝缘介质层,用于实现所述第一刻蚀层220与外部电路的电绝缘。
本实施例中,所述第二刻蚀层250的材料为氧化硅。在其他实施例中,所述第一刻蚀层可以为绝缘介质层,所述第二刻蚀层为金属层。
本实施例中,形成所述第二刻蚀层250的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图14,在所述第二刻蚀层250上形成图形化的光刻胶243。
所述光刻胶243用于后续对所述第二刻蚀层250进行第三刻蚀的掩膜。
所述光刻胶243中具有第二光刻图形开口,所述第二光刻图形开口用于形成第三开口223和第三标记开口233。
本实施例中,形成所述光刻胶243的工艺包括旋涂工艺。
继续参考图14,以所述图形化的光刻胶243为掩膜对所述第二刻蚀层250进行第三刻蚀,在所述器件区I第二刻蚀层250中形成第三开口223,并在所述标记区II第二刻蚀层250中形成第三标记开口233,所述第三标记开口233在所述衬底200表面的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
所述第一投影图形与第二投影图形重叠的部分为重叠图形,则所述重叠图形与所述第三投影图形重叠的部分为公共交集。所述第一投影图形、第二投影图形和第三投影图形无公共交集指的是所述第一投影图形与第二投影图形不重叠,或者所述第一投影图形与第二投影图形完全重叠或部分重叠,所述第一投影图形与第二投影图形重叠的部分为重叠图形,所述重叠图形与所述第三投影图形不重叠。
所述第一投影图形、第二投影图形和第三投影图形无公共交集,则所述第三标记开口233下方具有阻挡层210。在对所述第二刻蚀层250进行刻蚀,形成第三标记开口233的过程中,所述第三标记开口233下方的阻挡层210能够阻挡所述停止层201材料原子扩散到达所述光刻胶243中,从而不容易使所述第三标记开口233周围的光刻胶243中毒,从而能够提高套刻精度。
具体的,本实施例中,所述第一投影图形与第二投影图形不重叠,则所述第一标记开口231和第二标记开口232均位于所述第一刻蚀层220中,所述第二刻蚀不会对所述阻挡层210进行刻蚀,因此,所述阻挡层210中不具有开口。在所述第三刻蚀过程中,由于所述阻挡层210对所述停止层201材料原子的阻挡作用,所述停止层201材料原子不容易扩散到所述光刻胶243中,从而不容易使所述光刻胶243中毒,进而不容易使光刻胶243中的第二光刻图形开口变形,从而能够通过第三标记开口233对所述第三开口223的位置进行精确标记,进而能够提高套刻精度。
本实施例中,所述第三标记开口233在衬底200上的投影图形为中心对称图形。在其他实施例中,所述第三标记开口在衬底上的投影图形还可以为非中心对称图形。
本实施例中,所述第三投影图形为多个圆形排列形成的“十”字型。
本实施例中,所述第三投影图形的中心与所述第一标投影图形和第二投影图形的中心重合。
所述第一投影图形、第二投影图形和第三投影图形为中心对称图形,且所述第一标记开口231、第二标记开口232和第三标记开口233在衬底200上的投影图形的对称中心重合,可以通过对第一标记开口231、第二标记开口232和第三标记开口233在衬底200上的投影图形的对称中心的位置进行检测,从而控制第一开口221、第二开口222和第三开口223的位置,有利于简化测试过程。
本实施例中,所述第三刻蚀的工艺包括干法刻蚀工艺。在其他实施例中,所述第三刻蚀的工艺包括湿法刻蚀工艺。
请参考图15和图16,图15是图16沿切割线5-6的剖面图,去除所述光刻胶243。
本实施例中,通过灰化工艺去除所述光刻胶243。
综上,本实施例的半导体结构的形成方法中,所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,则所述第三标记开口下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记开口的过程中,所述第三标记开口下方的阻挡层能够阻挡所述停止层材料原子扩散到达所述光刻胶中,从而不容易使所述第三标记开口周围的光刻胶中毒,不容易使光刻胶中的图形变形,从而能够提高套刻精度。
具体的,所述第一投影图形与第二投影图形不重叠,则所述第一标记开口和第二标记开口均位于所述第一刻蚀层中,所述第二刻蚀不会对所述阻挡层进行刻蚀,因此,所述阻挡层中不具有开口。在所述第三刻蚀过程中,由于所述阻挡层对所述停止层材料原子的阻挡作用,所述停止层材料原子不容易扩散到所述光刻胶中,从而不容易使所述光刻胶中毒,进而不容易使光刻胶中图形变形,从而能够通过第三标记开口对所述第三开口的位置进行标记,进而能够提高套刻精度。
图17至图20是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图。
本实施例与图4至图16所示的半导体结构的形成方法的相同之处在此不做赘述,不同之处在于:
请参考图17和图18,图17和图18是在图8和图9基础上的后续步骤示意图,图17是图18沿切割线21-22的剖面图,对所述器件区I和标记区II第一刻蚀层220进行第二刻蚀,在所述器件区I第一刻蚀层220中形成第二开口222,并在所述标记区II的第一刻蚀层220和阻挡层210的一者或两者中形成第二标记开口332。
本实施例中,形成所述第二开口222和第二标记开口332的步骤包括:在所述器件区I和标记区II第一刻蚀层220上形成图形化的第二掩膜层;以所述第二掩膜层为掩膜对所述第一刻蚀层220、阻挡层210和介质层202进行第二刻蚀,在所述器件区I第一刻蚀层220中形成第二开口222,并在所述标记区II的阻挡层210和介质层202中的一者或两者中形成第二标记开口332。
本实施例中,所述第二掩膜层中用于形成第二标记开口332的第一光刻图形开口在所述衬底200上的投影图形与所述第一标记开口231的在衬底200上的投影重叠。则所述第二掩膜层暴露出所述第一标记开口231底部的阻挡层210。
本实施例中,由于所述第二光刻胶中用于后续形成第二标记开口的第一光刻图形开口在所述衬底200上的投影图形与所述第一投影图形重叠,则所述第二光刻胶342暴露部分所述第一标记开口231底部的阻挡层210,在所述第二刻蚀的过程中,所述第二光刻胶342暴露出的部分第一标记开口231底部下方的阻挡层210容易被刻蚀,在所述阻挡层210中形成开口。
本实施例中,所述第二投影图形与所述第一投影图形重叠。
具体的,本实施例中,所述第二投影图形与所述第一投影图形重叠。在其他实施例中,所述第二标记开口与所述第一标记开口在所述衬底表面的投影图形可以部分重合,则所述第二标记开口位于所述第一刻蚀层220、阻挡层210和介质层202中。
本实施例中,所述第二标记开口332为单个“十”字型开口,所述第二标记开口在所述衬底200表面的投影图形为“十”字型。
请参考图19和图20,图19是图20沿切割线23-24的剖面图,以光刻胶(图中未示出)为掩膜对所述第二刻蚀层350进行刻蚀,在所述器件区I第二刻蚀层350中形成第三开口223,并在所述标记区II第二刻蚀层350中形成第三标记开口333,所述第一标记开口231(如图17所示)、第二标记开口332和第三标记开口333在所述衬底200表面上的投影图形无公共交集。
本实施例中,所述第一标记开口231与第二标记开口332在衬底200上的投影图形重叠,第一标记开口231与第二标记开口332在衬底200上的投影图的重叠部分为重叠图形,由于所述第一标记开口231、第二标记开口332和第三标记开口333在所述衬底200表面上的投影图形无公共交集,则所述第三标记开口333在衬底200上的投影图与所述重叠图形不重叠。在所述第二刻蚀过程中,在所述衬底200表面的投影图形与所述重叠图形重合的部分底部的阻挡层210容易被刻蚀,从而在所述阻挡层210中形成开口。然而由于所述第三标记开口333在衬底200上的投影图与所述重叠图形不重叠,则所述光刻胶中用于形成所述第三标记开口333的图形底部具有阻挡层210,能够阻挡所述停止层201材料原子扩散到所述第三标记开口333附近的光刻胶中,从而不容易使所述第三标记开口333附近的光刻胶中毒,进而不容易使所述光刻胶中的图形变形,从而能够通过第三标记开口333对所述第三开口223的位置进行标记,进而能够提高套刻精度。
本实施例中,所述第三标记开口333在所述衬底200上的投影图形为多个圆形成的多个“十”字型。
本实施例中,所述第三投影图形与第一投影图形不重叠;所述第三投影图形与第二投影图形不重叠。在其他实施例中,所述第一投影图形与第二投影图形部分重叠,则所述三投影图形可以与第一投影图形或第二投影图形不重叠。具体的,所述第二投影图形与第三投影图形不重叠,或者所述第一标投影图形与第三投影图形不重叠。
本实施例中,第三标记开口333在衬底200上的投影图形包括多个点阵图形,多个点阵图形成中心对称排布。所述点阵图形为多个圆形排列形成的“十”字型。
本实施例中,所述第一投影图形、第二投影图形和第三投影图形为中心对称图形,且所述第一投影图形、第二投影图形和第三投影图形的对称中心重合,可以通过对第一投影图形、第二投影图形和第三投影图形的对称中心位置进行检测,从而控制第一开口221、第二开口222和第三开口223的位置,有利于简化测试。
具体的,本实施例中,所述第三投影图形包括4个点阵图形。在其他实施例中,所述第三投影图形中点阵图形的个数还可以为其他值。
综上,本发明实施例提供的半导体结构的形成方法中,所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,则所述第三标记开口下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记开口的过程中,所述第三标记开口下方的阻挡层能够阻挡所述停止层材料原子扩散到达所述光刻胶中,从而不容易使所述第三标记开口周围的光刻胶中毒,不容易使光刻胶中的图形变形,从而能够提高套刻精度。
具体的,所述第一标记开口与第二标记开口在衬底上的投影图形重叠,第一标记开口与第二标记开口在衬底上的投影图的重叠部分为重叠图形,由于所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,则所述第三标记开口在衬底上的投影图与所述重叠图形不重叠。在所述第二刻蚀过程中,在所述衬底表面的投影图形与所述重叠图形重合的部分阻挡层容易被刻蚀,从而在所述阻挡层中形成开口。然而由于所述第三标记开口在衬底上的投影图与所述重叠图形不重叠,则所述光刻胶中用于形成所述第三标记开口的图形底部具有阻挡层,所述阻挡层能够阻挡所述停止层材料原子扩散到所述第三标记开口附近的光刻胶中,从而不容易使所述第三标记开口附近的光刻胶中毒,进而不容易使所述光刻胶中的图形变形,从而能够通过第三标记开口对所述第三开口的位置进行标记,进而能够提高套刻精度。
图21至图24是本发明半导体结构的形成方法又一实施例各步骤的结构示意图。
本实施例与图4至图16所示的半导体结构的形成方法的相同之处在此不做赘述,不同之处在于:
请参考图21和图22,图21和图22是在图8和图9基础上的后续步骤示意图,图21是图22沿切割线31-32方向的剖面图,对所述第一刻蚀层220进行第二刻蚀,在所述器件区I第一刻蚀层210中形成第二开口222,在所述标记区II第一刻蚀层210中形成第二标记开口432,所述第二标记开口432在所述衬底200表面的投影图形为第二投影图形。
本实施例中,所述第二标记开口432为“十”字环形开口。所述第二投影图形为“十”字环形。
所述“十”字环形为环形且所述“十”字环形的各个边与所述第一标记开口231对应边平行。
本实施例中,所述第一投影图形与第二投影图形不重叠。在其他实施例中,所述第一投影图形与第二投影图形还可以重叠。
本实施例中,所述第二标记开口432包围所述第一标记开口231。
请参考图23和图24,图23是图24沿切割线33-34方向的剖面图,以光刻胶(图中未示出)为掩膜对所述第二刻蚀层450进行刻蚀,在所述器件区I第二刻蚀层450中形成第三开口223,并在所述标记区II第二刻蚀层250中形成第三标记开口433,所述第三标记开口在所述衬底200表面上的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
本实施例中,所述第三标记开口433为“十”字型开口,且所述第三标记开口433与第一标记开口231在衬底200表面上的投影图形重叠。
在其他实施例中,所述第三投影图形与第二投影图形可以部分重叠,所述第三投影图形与所述重叠图形不重叠。
请继续参考图15和图16,本发明实施例还提供一种半导体结构,包括:衬底200,所述衬底200包括器件区I和标记区II;位于所述器件区I和标记区II衬底200上的停止层201;位于所述器件区I和标记区II停止层201上的阻挡层210;位于所述器件区I和标记区II阻挡层210上的第一刻蚀层220,所述器件区I第一刻蚀层220中具有第一开口221和第二开口222,所述标记区II第一刻蚀层220中具有第一标记开口231,所述第一标记开口231在所述衬底200表面的投影图形为第一投影图形,所述器件区II的阻挡层210和第一刻蚀层220中的一者或两者中具有第二标记开口232,所述第二标记开口232在所述衬底200表面的投影图形为第二投影图形;位于器件区I和标记区II所述第一刻蚀层220上、第一开口221中、第二开口222中、第一标记开口231中和第二标记开口232中的第二刻蚀层250,所述器件区I的第二刻蚀层250中具有第三开口223,所述标记区II第二刻蚀层250中具有第三标记开口233,所述第三标记开口233在所述衬底200表面的投影图形为第三投影图形,所述第一投影图形、第二投影图形和第三投影图形无公共交集。
所述第一投影图形、第二投影图形和第三投影图形无公共交集,则所述第三标记开口233下方具有阻挡层210。在对所述第二刻蚀层250进行刻蚀,形成第三标记开口233的过程中,所述第三标记开口233下方的阻挡层210能够阻挡所述停止层201材料原子扩散到达所述光刻胶243中,从而不容易使所述第三标记开口233变形,从而能够提高套刻精度。
具体的,如果所述第一投影图形与第二投影图形不重叠,则所述第一标记开口231和第二标记开口232均位于所述第一刻蚀层220中,所述第二刻蚀不会对所述阻挡层210进行刻蚀,因此,所述阻挡层2102中不具有开口。在所述第三刻蚀过程中,由于所述阻挡层210对所述停止层201材料原子的阻挡作用,所述停止层201材料原子不容易扩散到用于形成第标记开口的光刻胶中,从而不容易使所述光刻胶中毒,进而不容易使光刻胶中图形变形,从而能够通过第三标记开口233对所述第三开口223的位置进行标记,进而能够提高套刻精度。
如果所述第一投影图形与第二投影图形重叠,第一投影图形与第二投影图形的重叠部分为重叠图形,由于所述第一投影图形、第二投影图形和第三投影图形无公共交集,则所述第三投影图形与所述重叠图形不重叠。在所述第二刻蚀过程中,在所述衬底200表面的投影图形与所述重叠图形重合的部分阻挡层容易被刻蚀,从而在所述阻挡层中形成开口。然而由于所述第三投影图形与所述重叠图形不重叠,则光刻胶中用于形成所述第三标记开口233的图形底部具有阻挡层210,所述阻挡层210能够阻挡所述停止层201材料原子扩散到所述第三标记开口233附近的光刻胶中,从而不容易使所述第三标记开口233附近的光刻胶中毒,进而不容易使所述光刻胶中的图形变形,从而能够通过第三标记开口233对所述第三开口223的位置进行标记,进而能够提高套刻精度。
本实施例中,所述第一投影图形与第二投影图形不重叠;或者所述第一投影图形与第三投影图形不重叠;或者所述第二投影图形与所述第三投影图形不重叠。
在其他实施例中,所述第一投影图形与第二投影图形部分重叠,所述第一投影图形与第二投影图形的重叠部分为重叠图形;所述第三投影图形与所述重叠图形不重叠。
所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形;所述第一投影图形、第二投影图形和第三投影图形的对称中心重合。
所述第一投影图形、第二标投影图形和第三投影图形为中心对称图形,且所述第一标记开口231、第二标记开口232和第三标记开口233在衬底200上的投影图形的对称中心重合,可以通过对第一标投影图形、第二投影图形和第三投影图形的对称中心位置进行检测,从而控制第一开口221、第二开口222和第三开口223的位置,有利于简化测试。
本实施例中,所述第一投影图形与第二投影图形不重叠,所述第二标记开口232位于所述第一刻蚀层220中。在其他实施例中,所述第一投影图形与第二投影图形重合,所述第二标记开口位于所述阻挡层中;或者所述第一投影图形与第二投影图形在衬底表面上的投影图形部分重合,所述第二标记开口位于所述阻挡层和所述第一刻蚀层中。
本实施例中,所述停止层201为含有氮原子的化合物。
综上,本发明实施例提供的半导体结构中,所述第一标记开口、第二标记开口和第三标记开口在所述衬底表面上的投影图形无公共交集,,则所述第三标记下方具有阻挡层。在对所述第二刻蚀层进行刻蚀,形成第三标记的过程中,所述第三标记下方的阻挡层能够阻挡所述停止层材料原子扩散到达用于形成第三标记开口的光刻胶中,从而不容易使所述第三标记开口变形,从而能够提高套刻精度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底包括器件区和标记区;
在所述器件区和标记区衬底上形成停止层;
在所述器件区和标记区停止层上形成阻挡层;
在所述器件区和标记区阻挡层上形成第一刻蚀层;
对所述器件区和标记区第一刻蚀层进行第一刻蚀,在所述器件区第一刻蚀层中形成第一开口,并在所述标记区第一刻蚀层中形成第一标记开口,所述第一标记开口在所述衬底表面的投影图形为第一投影图形;
对所述器件区和标记区第一刻蚀层进行第二刻蚀,在所述器件区第一刻蚀层中形成第二开口,并在所述标记区的阻挡层和第一刻蚀层中的一者或两者中形成第二标记开口,所述第二标记开口在所述衬底表面的投影图形为第二投影图形;
在所述器件区和标记区第一刻蚀层上、第一开口中、第二开口中、第一标记开口中和第二标记开口中形成第二刻蚀层;
在所述第二刻蚀层上形成图形化的光刻胶;
以所述图形化的光刻胶为掩膜对所述第二刻蚀层进行第三刻蚀,在所述器件区第二刻蚀层中形成第三开口,并在所述标记区第二刻蚀层中形成第三标记开口,所述第三标记开口在所述衬底表面的投影图形为第三投影图形,所述第一投影图形与第二投影图形不重叠,或者所述第一投影图形与第三投影图形不重叠,或者所述第二投影图形与所述第三投影图形不重叠。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一开口和第一标记开口的步骤包括:在所述第一刻蚀层上形成图形化的第一掩膜层;以所述第一掩膜层为掩膜对所述第一刻蚀层进行第一刻蚀;
形成所述第二开口和第二标记开口的步骤包括:在所述第一刻蚀层上形成图形化的第二掩膜层;以所述第二掩膜层为掩膜对所述第一刻蚀层进行第二刻蚀。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一投影图形与所述第二投影图形不重叠,所述第二标记开口位于所述第一刻蚀层中,且所述第一刻蚀层暴露出所述阻挡层;
或者,所述第一投影图形与所述第二投影图形完全重叠,且第一投影图形与所述第三投影图形不重叠,所述第二标记开口位于所述第一标记开口底部的阻挡层中。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一投影图形与所述第二投影图形部分重叠,所述第一投影图形与所述第二投影图形的重叠部分为重叠图形;所述第三投影图形与所述重叠图形不重叠。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述第二标记开口位于所述阻挡层和所述第一刻蚀层中。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形;所述第一投影图形、第二投影图形和第三标投影图形的对称中心重合。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述第一投影图形为“十”字型,所述第二投影图形包括多个“十”字型图形,且多个“十”字型图形呈中心对称排列;所述第三投影图形包括多个圆形,且多个圆形呈“十”字型分布。
8.如权利要求6所述的半导体结构的形成方法,其特征在于,所述第一投影图形和第二投影图形为“十”字型,所述第三投影图形包括多个点阵图形,所述点阵图形包括多个圆形图形,所述多个圆形图形排列成十字型,多个点阵图形呈中心对称分布。
9.如权利要求6所述的半导体结构的形成方法,其特征在于,所述第一投影图形为“十”字型,所述第二投影图形为“十”字环形;所述第三投影图形包括多个圆形,且多个圆形排列呈“十”字型。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述停止层为含有氮原子的化合物。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述阻挡层的材料为氧化硅;所述第一刻蚀层的材料为氮化钛或氮化钽。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一刻蚀层之前,还包括:在所述停止层上形成介质层。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述介质层的材料为低k介质材料。
14.一种半导体结构,其特征在于,包括:
衬底,所述衬底包括器件区和标记区;
位于所述器件区和标记区衬底上的停止层;
位于所述器件区和标记区停止层上的阻挡层;
位于所述器件区和标记区阻挡层上的第一刻蚀层,所述器件区第一刻蚀层中具有第一开口和第二开口,所述标记区第一刻蚀层中具有第一标记开口,所述第一标记开口在所述衬底表面的投影图形为第一投影图形,所述标记区的阻挡层和第一刻蚀层中的一者或两者中具有第二标记开口,所述第二标记开口在所述衬底表面的投影图形为第二投影图形;
位于器件区和标记区所述第一刻蚀层上、第一开口中、第二开口中、第一标记开口中和第二标记开口中的第二刻蚀层,所述器件区的第二刻蚀层中具有第三开口,所述标记区第二刻蚀层中具有第三标记开口,所述第三标记开口在所述衬底表面的投影图形为第三投影图形,所述第一投影图形与第二投影图形不重叠,或者所述第一投影图形与第三投影图形不重叠,或者所述第二投影图形与所述第三投影图形不重叠。
15.如权利要求14所述的半导体结构,其特征在于,所述第一投影图形与第二投影图形不重叠,所述第二标记开口位于所述第一刻蚀层中,所述第一刻蚀层暴露出所述阻挡层;
或者,所述第一投影图形与第二投影图形完全重叠,且第一投影图形与所述第三投影图形不重叠,所述第二标记开口位于所述第一标记开口底部的阻挡层中。
16.如权利要求14所述的半导体结构,其特征在于,所述第一投影图形与第二投影图形部分重叠,所述第一投影图形与第二投影图形的重叠部分为重叠图形;所述第三投影图形与所述重叠图形不重叠。
17.如权利要求16所述的半导体结构,其特征在于,所述第二标记开口位于所述阻挡层和所述第一刻蚀层中。
18.如权利要求14所述的半导体结构,其特征在于,所述第一投影图形、第二投影图形和第三投影图形分别为中心对称图形;所述第一投影图形、第二投影图形和第三投影图形的对称中心重合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710173582.7A CN108630660B (zh) | 2017-03-22 | 2017-03-22 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710173582.7A CN108630660B (zh) | 2017-03-22 | 2017-03-22 | 半导体结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108630660A CN108630660A (zh) | 2018-10-09 |
CN108630660B true CN108630660B (zh) | 2020-05-08 |
Family
ID=63707084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710173582.7A Active CN108630660B (zh) | 2017-03-22 | 2017-03-22 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108630660B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112825315B (zh) * | 2019-11-20 | 2022-04-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
CN113467188B (zh) * | 2020-03-30 | 2022-05-13 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN114496771B (zh) * | 2020-11-11 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59232416A (ja) * | 1983-06-16 | 1984-12-27 | Oki Electric Ind Co Ltd | アライメントマ−ク |
JPS62211957A (ja) * | 1986-03-13 | 1987-09-17 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
JPH0192725A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 液晶表示装置 |
JPH0488622A (ja) * | 1990-08-01 | 1992-03-23 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3379478B2 (ja) * | 1999-06-04 | 2003-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
CN102280367B (zh) * | 2010-06-08 | 2013-09-25 | 旺宏电子股份有限公司 | 保护对准标记的方法及以此方法形成的半导体元件 |
US8736084B2 (en) * | 2011-12-08 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for E-beam in-chip overlay mark |
CN103578968B (zh) * | 2012-08-03 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 全面式硅外延工艺光刻对准标记的结构及制作方法 |
CN102945842B (zh) * | 2012-11-21 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 对准标记及其制造方法 |
-
2017
- 2017-03-22 CN CN201710173582.7A patent/CN108630660B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108630660A (zh) | 2018-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7998827B2 (en) | Method of forming a multi-level interconnect structure by overlay alignment procedures | |
US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
US9437415B2 (en) | Layer alignment in FinFET fabrication | |
CN108630660B (zh) | 半导体结构及其形成方法 | |
US10930505B2 (en) | Methods for integrated circuit design and fabrication | |
KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
US7550361B2 (en) | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
JP3415551B2 (ja) | 半導体装置の製造方法 | |
US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
CN113555345B (zh) | 半导体标记及其形成方法 | |
US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
US6660456B2 (en) | Technique for the size reduction of vias and other images in semiconductor chips | |
US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
KR100215897B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
KR100827472B1 (ko) | 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법 | |
KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
US11152270B2 (en) | Monitoring structure for critical dimension of lithography process | |
KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
JPH07135162A (ja) | 半導体装置の製造方法 | |
US20140273443A1 (en) | Methods of forming trench/hole type features in a layer of material of an integrated circuit product | |
JPS62229923A (ja) | 半導体チツプにマ−クを形成する方法 | |
KR19990069752A (ko) | 파인드타겟 감도향상방법 | |
KR20060084874A (ko) | 웨이퍼 스크라이브 라인의 오버레이 마크 정렬 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |