JPS59232416A - アライメントマ−ク - Google Patents
アライメントマ−クInfo
- Publication number
- JPS59232416A JPS59232416A JP58106646A JP10664683A JPS59232416A JP S59232416 A JPS59232416 A JP S59232416A JP 58106646 A JP58106646 A JP 58106646A JP 10664683 A JP10664683 A JP 10664683A JP S59232416 A JPS59232416 A JP S59232416A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- film
- mark
- line
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は半導体装置の製造の際実施されるリングラフィ
工程で用いられるアライメントマークに関する。
工程で用いられるアライメントマークに関する。
（従来技術の説明）
この種のアライメントマークは、大規模集積回路のよう
な半導体装置を製造する際のリングラフィ工程で反射投
影或いは縮小投影で転写を行う際に、マスクマスク、レ
チクルのようなマスクとウェーハとの位置決めを行うた
めに用いられている。
な半導体装置を製造する際のリングラフィ工程で反射投
影或いは縮小投影で転写を行う際に、マスクマスク、レ
チクルのようなマスクとウェーハとの位置決めを行うた
めに用いられている。
先ず、本発明の説明に入る前に、第１図〜第３図を用い
て、ホトリングラフィ工程でマスク、ａターンを露光す
る際に用いられる従来の十字形パターンのアライメント
マークを例にとり説明する。
て、ホトリングラフィ工程でマスク、ａターンを露光す
る際に用いられる従来の十字形パターンのアライメント
マークを例にとり説明する。
第１図（４）は従来の凸形又は凹形のアライメントマー
クを示す平面図で、第２図（Ｂ）及び（Ｃ）は夫々凸形
及び凹形の例につきＩ−１線に沿って取って形成された
断面の状態を示す線図である。これらの図において、１
１は一定の幅ｄを有するアライメントマーク、１２はア
ライメントマーり１ノのノ９ターンの端縁、１３はアラ
イメントマーク１１の下地層である。
クを示す平面図で、第２図（Ｂ）及び（Ｃ）は夫々凸形
及び凹形の例につきＩ−１線に沿って取って形成された
断面の状態を示す線図である。これらの図において、１
１は一定の幅ｄを有するアライメントマーク、１２はア
ライメントマーり１ノのノ９ターンの端縁、１３はアラ
イメントマーク１１の下地層である。
この従来のアライメントマークを用いてレクチルとウェ
ーハとの位置決めを行うため、第１図体）に矢印（ａ）
の方向に光ビーム走査線を走らせアライメントマーク１
ノからの反射信号例えばその端縁１２の部分からの反射
光の強度差（エツジ７０ロフアイル）からパターンの両
端縁１２を認識し、両方の端縁１２の中央をアライメン
トマーク１１の位置と定義して当該アライメントマーク
１１の位置の検出を行うものである。
ーハとの位置決めを行うため、第１図体）に矢印（ａ）
の方向に光ビーム走査線を走らせアライメントマーク１
ノからの反射信号例えばその端縁１２の部分からの反射
光の強度差（エツジ７０ロフアイル）からパターンの両
端縁１２を認識し、両方の端縁１２の中央をアライメン
トマーク１１の位置と定義して当該アライメントマーク
１１の位置の検出を行うものである。
第２図は第１図（Ｂ）に示す断面を有するアライメント
マークのエッソプロファイルの一例を示ス曲線図で、振
幅が変化している部分２１及び２２がアライメントマー
ク１１の両端縁１２に夫々対応している。この図示例で
は振幅変化部分２１と２２との対称性を良くして示しで
あるが、実際には、この従来のマークを用いる場合には
、このような良い対称性は得られず、第３図（４）に示
すようにアライメントマーク３１０対向する二本の端縁
３２と３２′とでは光強度差（コントラスト差）を生じ
、例えば、端縁３２′は太い線で示すようにコントラス
トが強く、−万端縁３２は細い線で示すようにコントラ
ストが弱くなったりし、或いは第３図（Ｂ）に示すよう
に、アライメントマーク３１の各端縁の付近に不所望な
二重、三重のフリンジ３４．３５が生じたりしてしまう
という現象が起る。これがだめ、アライメントマーク３
ノの各端縁に対応する第２図に示す工゛ッジグロファイ
ルの振幅部分２１．２２のピーク位置や幅に大きな差異
が生じ、位置決め精度が大きく低下してしまうという欠
点があった。
マークのエッソプロファイルの一例を示ス曲線図で、振
幅が変化している部分２１及び２２がアライメントマー
ク１１の両端縁１２に夫々対応している。この図示例で
は振幅変化部分２１と２２との対称性を良くして示しで
あるが、実際には、この従来のマークを用いる場合には
、このような良い対称性は得られず、第３図（４）に示
すようにアライメントマーク３１０対向する二本の端縁
３２と３２′とでは光強度差（コントラスト差）を生じ
、例えば、端縁３２′は太い線で示すようにコントラス
トが強く、−万端縁３２は細い線で示すようにコントラ
ストが弱くなったりし、或いは第３図（Ｂ）に示すよう
に、アライメントマーク３１の各端縁の付近に不所望な
二重、三重のフリンジ３４．３５が生じたりしてしまう
という現象が起る。これがだめ、アライメントマーク３
ノの各端縁に対応する第２図に示す工゛ッジグロファイ
ルの振幅部分２１．２２のピーク位置や幅に大きな差異
が生じ、位置決め精度が大きく低下してしまうという欠
点があった。
（発明の目的）
本発明の目的は上述した従来の欠点を除去した、露光の
際マスクとウエーノ・の良好な位置合せを可能ならしめ
るアライメントマークを提供するにある。
際マスクとウエーノ・の良好な位置合せを可能ならしめ
るアライメントマークを提供するにある。
（発明の構成）
この目的の達成を図るため、本発明のアライメントマー
クによれば、該アライメントマークを形成する薄膜の両
端縁を、該アライメントマークが一本の線として認識さ
れるように、互いに近接して設けて成ることを特徴とす
る。
クによれば、該アライメントマークを形成する薄膜の両
端縁を、該アライメントマークが一本の線として認識さ
れるように、互いに近接して設けて成ることを特徴とす
る。
（実施例の説明）
以下、図面によｐ本発明の実施例につき説明する。
第４図体）〜（Ｄ）は本発明のアライメントマークの第
一実施例を説明するため、このアライメントマークの形
成工程段階における構成部分を拡大して示す工程図であ
る。
一実施例を説明するため、このアライメントマークの形
成工程段階における構成部分を拡大して示す工程図であ
る。
このアライメントマーク（以下単にマークと称すること
もある）は凹型のマークで、第４図（Ａ）に示すように
下地層４１例えば珪素（Ｓｉ）基板、酸化珪素（Ｓｉｎ
）又はその他の適当な層上にアライメントマークを形成
する第一薄膜４２例えば多結晶珪素（Ｐｏｌｙ−３ｔ）
膜又はこれに適した膜を形成する。
もある）は凹型のマークで、第４図（Ａ）に示すように
下地層４１例えば珪素（Ｓｉ）基板、酸化珪素（Ｓｉｎ
）又はその他の適当な層上にアライメントマークを形成
する第一薄膜４２例えば多結晶珪素（Ｐｏｌｙ−３ｔ）
膜又はこれに適した膜を形成する。
４３は形成されるべきマークの一方の端縁を示す。
次に、第４図（Ｂ）に示すように、下地層４１及び第一
薄膜４２上にマークの第二薄膜４４を構成すべき薄膜′
４５例えば多結晶珪素膜、リン珪酸ガラス（ＰＳＧ膜）
又はその他の適当な薄膜を形成し、この薄膜４５上に例
えばポジレノスト膜のようなレジスト膜４６を被覆して
形成する。次いで、このレノスト膜４６に対しホトリン
グンフィ工程で選択的に露光を行い露光されなかった部
分４７と露光された部分４８とを形成する。
薄膜４２上にマークの第二薄膜４４を構成すべき薄膜′
４５例えば多結晶珪素膜、リン珪酸ガラス（ＰＳＧ膜）
又はその他の適当な薄膜を形成し、この薄膜４５上に例
えばポジレノスト膜のようなレジスト膜４６を被覆して
形成する。次いで、このレノスト膜４６に対しホトリン
グンフィ工程で選択的に露光を行い露光されなかった部
分４７と露光された部分４８とを形成する。
次に、第４図（Ｃ）に示すように、上述した段階でえら
れた構造に対して現象処理を行い、続いてエツチング処
理を行って露光されたレジスト部分４８及びその下側の
薄膜４５を除去して第一薄膜４２の表面を露出させ、他
方、露光されなかったレノスト部分４７と第二薄膜４４
の部分とを残す。
れた構造に対して現象処理を行い、続いてエツチング処
理を行って露光されたレジスト部分４８及びその下側の
薄膜４５を除去して第一薄膜４２の表面を露出させ、他
方、露光されなかったレノスト部分４７と第二薄膜４４
の部分とを残す。
このエツチング処理によってマークの一方の端縁４３に
隣接する薄膜４５の部分が除去されて、第二薄膜４４の
端縁から成るこのマークの第二端縁４９が形成され、こ
れら第−及び第ニ一端縁４３及び４９によって下地層４
１に向う方向に先細の断面形状はぼ■又はＵ字状の細長
い溝５０が形成される。この場合、この溝５０によって
下地層４１の表面が露出する幅は第一薄膜、第二薄膜の
厚さよりも相当短くするのが好適である。
隣接する薄膜４５の部分が除去されて、第二薄膜４４の
端縁から成るこのマークの第二端縁４９が形成され、こ
れら第−及び第ニ一端縁４３及び４９によって下地層４
１に向う方向に先細の断面形状はぼ■又はＵ字状の細長
い溝５０が形成される。この場合、この溝５０によって
下地層４１の表面が露出する幅は第一薄膜、第二薄膜の
厚さよりも相当短くするのが好適である。
次に、第４図■）に示すように、残存したエツチングレ
ノスト膜４７を除去し、よって両端縁４３゜４９によっ
て画成されたこの溝５０が凹型のアライメントマークを
構成する。
ノスト膜４７を除去し、よって両端縁４３゜４９によっ
て画成されたこの溝５０が凹型のアライメントマークを
構成する。
第５図はこのようにして得られた、十字形パターンのア
ライメントマークを光ビートで矢印（ｂ）で示す方向に
走査して得られた光のコントラスト像の見え方を示す拡
大平面図である。この図からも明らかなように、この実
施例のマークはコントラストが強くかつ安定した一本の
線５１として認識される。
ライメントマークを光ビートで矢印（ｂ）で示す方向に
走査して得られた光のコントラスト像の見え方を示す拡
大平面図である。この図からも明らかなように、この実
施例のマークはコントラストが強くかつ安定した一本の
線５１として認識される。
第６図はこのように線として認識されるマークを矢印（
Ｂ）方向に走査して得られたエツジプロファイルの一例
を示し、この例では振幅変化部分６１は唯一個で又その
ピークも唯一個として認識される。従って、本発明では
、この−個のピークの位置そのものをアライメントマー
クの位置として検出する。
Ｂ）方向に走査して得られたエツジプロファイルの一例
を示し、この例では振幅変化部分６１は唯一個で又その
ピークも唯一個として認識される。従って、本発明では
、この−個のピークの位置そのものをアライメントマー
クの位置として検出する。
上述した本発明の実施例によれば、従来ある幅ｄを有す
るアライメントマークの、片方の一本の端縁として認識
されていた線に相当する唯一本の線が本発明のアライメ
ントマークのパターンとして検出されて認識されるので
、アライメントマークの位置決定は、従来問題とされた
コントラストの差異或いはフリンジの発生というような
現象による悪影響等を受す、これがだめ、位置決め精度
が著しく向」ニする。
るアライメントマークの、片方の一本の端縁として認識
されていた線に相当する唯一本の線が本発明のアライメ
ントマークのパターンとして検出されて認識されるので
、アライメントマークの位置決定は、従来問題とされた
コントラストの差異或いはフリンジの発生というような
現象による悪影響等を受す、これがだめ、位置決め精度
が著しく向」ニする。
上述した本発明の実施例では、コントラストの強いかつ
安定した一本の線として認識されるアライメントマーク
を形成するだめ、ホトリングラフィ及びエツチングの各
工程を各二回経る必要がある。しかしながら、エツチン
グ工程で交換差（レジストで作成した・ぐターン寸法と
エツチングを終了し作成された被エツチング膜の・ぞタ
ーン寸法との差）が非常に小さいドライエツチング技術
を用いることで一回のホトリソグラフィ及びエツチング
工程で本発明によるアライメントマークを作成すること
が出来る。この実施例につき第７図（５）〜（Ｃ）を参
照して説明する。
安定した一本の線として認識されるアライメントマーク
を形成するだめ、ホトリングラフィ及びエツチングの各
工程を各二回経る必要がある。しかしながら、エツチン
グ工程で交換差（レジストで作成した・ぐターン寸法と
エツチングを終了し作成された被エツチング膜の・ぞタ
ーン寸法との差）が非常に小さいドライエツチング技術
を用いることで一回のホトリソグラフィ及びエツチング
工程で本発明によるアライメントマークを作成すること
が出来る。この実施例につき第７図（５）〜（Ｃ）を参
照して説明する。
第７図は本発明のアライメントマークの実施例を説明す
るだめの第４図と同様な工程図である−０この実施例で
は、第７図（Ａ）に示すように下地層７１上にアライメ
ントマークを画成すべき被エツチング膜７２を形成し、
この膜上にレジスト膜７３を形成し、このレジスト膜を
選択・ぐターニングを行って窓７４を開け、このレノス
ト７ククーンの現象を行う。
るだめの第４図と同様な工程図である−０この実施例で
は、第７図（Ａ）に示すように下地層７１上にアライメ
ントマークを画成すべき被エツチング膜７２を形成し、
この膜上にレジスト膜７３を形成し、このレジスト膜を
選択・ぐターニングを行って窓７４を開け、このレノス
ト７ククーンの現象を行う。
次に、第７図（Ｂ）に示すように、この窓７４を介して
下地層７１に達する深さに被エツチング膜７２のエツチ
ングを行い、断面形状が下地層７１に向って先細となる
ようなほぼＶ字状の溝７５を形成する。この場合、下地
層７ノの表面が露出する幅は被エツチング膜７２の厚さ
よりも相当短くするのが好適である。７６及び７７はこ
の溝７５を画成する被エツチング膜７２（第４図の第一
薄膜、第二薄膜に相当する）の第−及び第二端縁である
。
下地層７１に達する深さに被エツチング膜７２のエツチ
ングを行い、断面形状が下地層７１に向って先細となる
ようなほぼＶ字状の溝７５を形成する。この場合、下地
層７ノの表面が露出する幅は被エツチング膜７２の厚さ
よりも相当短くするのが好適である。７６及び７７はこ
の溝７５を画成する被エツチング膜７２（第４図の第一
薄膜、第二薄膜に相当する）の第−及び第二端縁である
。
次に、第７図（Ｃ）に示すように、下地層７２上に残存
する被エツチング膜７２のレジストノｅターンを除去す
る。このようにして形成された溝７５が凹型のアライメ
ントマークを構成する。
する被エツチング膜７２のレジストノｅターンを除去す
る。このようにして形成された溝７５が凹型のアライメ
ントマークを構成する。
このようにアライメントマークを形成すれば、レジスト
・ぐターンの窓７４の幅は１μｍ前後としえるがより細
いパターンを作ることが望まれる。またこの場合には交
換差の小さいドライエツチング技術等を用いることが出
来るので、得られるアライメントマークは１μ７７１程
度のコントラストの強い一本の腺として認識することが
出来る。
・ぐターンの窓７４の幅は１μｍ前後としえるがより細
いパターンを作ることが望まれる。またこの場合には交
換差の小さいドライエツチング技術等を用いることが出
来るので、得られるアライメントマークは１μ７７１程
度のコントラストの強い一本の腺として認識することが
出来る。
（発明の効果）
上述した所から明らかなように、本発明によればアライ
メントマークを画成する薄膜の両端縁を接近させて配置
し、このアライメントマークを光ビームで走査して得ら
れる光強度分布においてアライメントマークがコントラ
ストの強いかつ安定した一本の線として認識出来るよう
に当該アライメントマークを構成しであるので、工、ノ
ブロファイルの振幅変化部分のピーク位置は唯一個でか
つその位置を精確に検出出来、従って、このピーク位置
からアライメントマークの位置を精確に決定し得るから
、マスクとウエーノ・との位置合わせ精度を従来の場合
よりも著しく高めることが出来るという利点がある。
メントマークを画成する薄膜の両端縁を接近させて配置
し、このアライメントマークを光ビームで走査して得ら
れる光強度分布においてアライメントマークがコントラ
ストの強いかつ安定した一本の線として認識出来るよう
に当該アライメントマークを構成しであるので、工、ノ
ブロファイルの振幅変化部分のピーク位置は唯一個でか
つその位置を精確に検出出来、従って、このピーク位置
からアライメントマークの位置を精確に決定し得るから
、マスクとウエーノ・との位置合わせ精度を従来の場合
よりも著しく高めることが出来るという利点がある。
本発明は上述した実施例にのみ限定されるものでないこ
と明らかである。例えば、本発明のアライメントマーク
を凸型としてもよい。その場合には、アライメントマー
ク自体を第一端縁及び第二端縁を有し、断面形状が例え
ばほぼ逆Ｖ字状又は逆Ｕ字状でかつ幅狭まの細長い薄膜
としえる。
と明らかである。例えば、本発明のアライメントマーク
を凸型としてもよい。その場合には、アライメントマー
ク自体を第一端縁及び第二端縁を有し、断面形状が例え
ばほぼ逆Ｖ字状又は逆Ｕ字状でかつ幅狭まの細長い薄膜
としえる。
第１図（Ａ）〜（Ｃ）は従来のアライメントマークを説
明するための平面図及び凸型及び凹型アライメントマー
クの断面図、第２図は第１図（Ｃ）のアライメントマー
クのエツジプロファイルを示す線図、第３図（Ａ）及び
（Ｂ）は従来のアライメントマークの欠点を説明するた
めの線図、第４図（Ａ）〜（Ｄ）は本発明のアライメン
トマークの説明に供する該アライメントマークの作成工
程図、第５図は本発明のアライメントマークのコントラ
ストの説明に供する線図、第６図は本発明のアライメン
トマークのエツジプロファイルの一例を示す線図、第７
図（Ａ）〜（Ｃ）は本発明のアライメントマーク他の作
成工程を説明するだめの作成工程図である。 ４１．７１・・・下地層、４２・・・第一薄膜、４３゜
７６・・第一端縁、４４・・・第二薄膜、４５・・・薄
膜、４６・・・レノスト膜、４７・・・露光されなかっ
たレジスト部分、４８・・・露光されたレジスト部分、
４９゜７７・・・第二端縁、５０．７５・・・溝、５１
・・・（アライメントマークとして認識される）線、６
１・・・（エツジプロファイルの）ピーク、７２・・被
エツチング膜、７３・・・レノスト膜、７４・・・窓。 特許出願人 沖電気工業株式会社 第１図 １３ 第６図 第７図 ７３ ７５ ７３ １、事件の表示 昭和５８年 特 許 願第１０６６４６ 号２ 発
明の名称 アライメントマーク ３ 補正をする者 事件との関係 特 許 出 願 人任 所（
〒１０５） 東京都港区虎ノ門１丁目７番１２号４、
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号（１） 明細書中「 腸−Ｊ′１請求の範囲
」の欄を別紙のとお逆補正する。 （２）同書第６頁第１０行目から第１２行目に「この場
合、この溝５０に・・・・・・好適である。」とあるの
を削除する。 （３）同書第６頁第１８行目から第１９１１目に「矢印
（ｂ）で示す方向に」とあるのを削除する。 （４）同書第７頁第５行目に「矢印（Ｂ）方向に」とあ
るのを「矢印（ｂ）方向に」と補正する。 （５）同書第８頁第４行目に「エソチング工程で交換差
」とあるのを［エノチノグ工程で変換差」と補正する。 （６） 同書第９頁第４行目から第６行目に「この、
Ｑ合、下地層７１・・・・・・好適である。」とあるの
を削除する。 （７） 同書第９頁第１７行に「交換差のｌ」・さい
」とあるのを「変換差の小さい」と補正する。 （８）同書第１０頁第１６行目に「・・ないこと明らか
である。」とあるのを「・・ないことは明らかである。 」と補正する。 （９）図面「第３図（ｂ）」を別紙のとお逆補正する。 別 紙 ２、特許請求の範囲 半導体装置の製造に用いるウェー・・」―のアライメン
トマークにおいて、該アライメントマークを形成する薄
膜の両端縁を、該アライメントマークうに、互いに近接
して設けて成ることを特徴とするアライメントマーク。
明するための平面図及び凸型及び凹型アライメントマー
クの断面図、第２図は第１図（Ｃ）のアライメントマー
クのエツジプロファイルを示す線図、第３図（Ａ）及び
（Ｂ）は従来のアライメントマークの欠点を説明するた
めの線図、第４図（Ａ）〜（Ｄ）は本発明のアライメン
トマークの説明に供する該アライメントマークの作成工
程図、第５図は本発明のアライメントマークのコントラ
ストの説明に供する線図、第６図は本発明のアライメン
トマークのエツジプロファイルの一例を示す線図、第７
図（Ａ）〜（Ｃ）は本発明のアライメントマーク他の作
成工程を説明するだめの作成工程図である。 ４１．７１・・・下地層、４２・・・第一薄膜、４３゜
７６・・第一端縁、４４・・・第二薄膜、４５・・・薄
膜、４６・・・レノスト膜、４７・・・露光されなかっ
たレジスト部分、４８・・・露光されたレジスト部分、
４９゜７７・・・第二端縁、５０．７５・・・溝、５１
・・・（アライメントマークとして認識される）線、６
１・・・（エツジプロファイルの）ピーク、７２・・被
エツチング膜、７３・・・レノスト膜、７４・・・窓。 特許出願人 沖電気工業株式会社 第１図 １３ 第６図 第７図 ７３ ７５ ７３ １、事件の表示 昭和５８年 特 許 願第１０６６４６ 号２ 発
明の名称 アライメントマーク ３ 補正をする者 事件との関係 特 許 出 願 人任 所（
〒１０５） 東京都港区虎ノ門１丁目７番１２号４、
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号（１） 明細書中「 腸−Ｊ′１請求の範囲
」の欄を別紙のとお逆補正する。 （２）同書第６頁第１０行目から第１２行目に「この場
合、この溝５０に・・・・・・好適である。」とあるの
を削除する。 （３）同書第６頁第１８行目から第１９１１目に「矢印
（ｂ）で示す方向に」とあるのを削除する。 （４）同書第７頁第５行目に「矢印（Ｂ）方向に」とあ
るのを「矢印（ｂ）方向に」と補正する。 （５）同書第８頁第４行目に「エソチング工程で交換差
」とあるのを［エノチノグ工程で変換差」と補正する。 （６） 同書第９頁第４行目から第６行目に「この、
Ｑ合、下地層７１・・・・・・好適である。」とあるの
を削除する。 （７） 同書第９頁第１７行に「交換差のｌ」・さい
」とあるのを「変換差の小さい」と補正する。 （８）同書第１０頁第１６行目に「・・ないこと明らか
である。」とあるのを「・・ないことは明らかである。 」と補正する。 （９）図面「第３図（ｂ）」を別紙のとお逆補正する。 別 紙 ２、特許請求の範囲 半導体装置の製造に用いるウェー・・」―のアライメン
トマークにおいて、該アライメントマークを形成する薄
膜の両端縁を、該アライメントマークうに、互いに近接
して設けて成ることを特徴とするアライメントマーク。
Claims (1)
- 半導体装置の製造に用いるウェーハ上のアライメントマ
ークにおいて、該アライメントマークを形成する薄膜の
両端縁を、該アライメントマークが一本の線として認識
されるように、互いに近接して設けて成ることを特徴と
するアライメントマーク。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106646A JPS59232416A (ja) | 1983-06-16 | 1983-06-16 | アライメントマ−ク |
| US06/691,977 US4640888A (en) | 1983-06-16 | 1985-01-17 | Alignment mark on a semiconductor and a method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106646A JPS59232416A (ja) | 1983-06-16 | 1983-06-16 | アライメントマ−ク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59232416A true JPS59232416A (ja) | 1984-12-27 |
Family
ID=14438879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106646A Pending JPS59232416A (ja) | 1983-06-16 | 1983-06-16 | アライメントマ−ク |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4640888A (ja) |
| JP (1) | JPS59232416A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1186523B (it) * | 1985-12-31 | 1987-11-26 | Sgs Microelettronica Spa | Procedimento per la valutazione dei parametri di processo nella fabbricazione di dispositivi a semiconduttore |
| JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| CA2096551A1 (en) * | 1992-05-22 | 1993-11-23 | Masanori Nishiguchi | Semiconductor device |
| JP3034428B2 (ja) * | 1993-06-22 | 2000-04-17 | 株式会社東芝 | 半導体装置及びその製造方法並びにアライメント方法 |
| EP0631316A3 (en) * | 1993-06-22 | 1997-02-26 | Toshiba Kk | Semiconductor element with an alignment mark, method for manufacturing the same and alignment method. |
| US5469263A (en) * | 1994-07-01 | 1995-11-21 | Motorola, Inc. | Method for alignment in photolithographic processes |
| US5760483A (en) * | 1996-12-23 | 1998-06-02 | International, Business Machines Corporation | Method for improving visibility of alignment targets in semiconductor processing |
| KR100642477B1 (ko) | 2004-12-31 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 정렬키 제조 방법 |
| JP6685821B2 (ja) * | 2016-04-25 | 2020-04-22 | キヤノン株式会社 | 計測装置、インプリント装置、物品の製造方法、光量決定方法、及び、光量調整方法 |
| CN108630660B (zh) * | 2017-03-22 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376055A (en) * | 1976-12-17 | 1978-07-06 | Hitachi Ltd | Method of position detection |
| JPS5494881A (en) * | 1978-01-12 | 1979-07-26 | Nippon Telegr & Teleph Corp <Ntt> | Exposure method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3690881A (en) * | 1970-09-28 | 1972-09-12 | Bell Telephone Labor Inc | Moire pattern aligning of photolithographic mask |
| US4343878A (en) * | 1981-01-02 | 1982-08-10 | Amdahl Corporation | System for providing photomask alignment keys in semiconductor integrated circuit processing |
-
1983
- 1983-06-16 JP JP58106646A patent/JPS59232416A/ja active Pending
-
1985
- 1985-01-17 US US06/691,977 patent/US4640888A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376055A (en) * | 1976-12-17 | 1978-07-06 | Hitachi Ltd | Method of position detection |
| JPS5494881A (en) * | 1978-01-12 | 1979-07-26 | Nippon Telegr & Teleph Corp <Ntt> | Exposure method |
Also Published As
| Publication number | Publication date |
|---|---|
| US4640888A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5932378A (en) | Phase shifting photomask fabrication method | |
| JPS59232416A (ja) | アライメントマ−ク | |
| US4368245A (en) | Method for making matt diffusion patterns | |
| JPS63216052A (ja) | 露光方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP2976193B2 (ja) | 位相反転マスクの欠陥補正方法 | |
| JPS6211491B2 (ja) | ||
| JPH0544169B2 (ja) | ||
| JPH04216553A (ja) | 半導体製造用マスク | |
| JPS6244740A (ja) | パタ−ン形成方法 | |
| JPH06118618A (ja) | フォトマスクおよびその製造方法 | |
| JPS60201628A (ja) | 半導体集積回路の製造方法 | |
| JPS63124412A (ja) | 半導体装置 | |
| JPH04155813A (ja) | アライメントマーク | |
| KR100223273B1 (ko) | 레티클 제조방법 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS6292440A (ja) | アライメントマ−ク | |
| JPS61115325A (ja) | 半導体装置の製造方法 | |
| JPH0462166B2 (ja) | ||
| JPS59152443A (ja) | フオトマスクの位置合わせマ−ク形成法 | |
| JPS6020512A (ja) | パタ−ン形成方法 | |
| JPH0822947A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| JPS6236823A (ja) | レジストパタ−ン形成方法 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| JPS62183449A (ja) | パタ−ン形成方法 |