JPS62156833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62156833A
JPS62156833A JP60297026A JP29702685A JPS62156833A JP S62156833 A JPS62156833 A JP S62156833A JP 60297026 A JP60297026 A JP 60297026A JP 29702685 A JP29702685 A JP 29702685A JP S62156833 A JPS62156833 A JP S62156833A
Authority
JP
Japan
Prior art keywords
coordinate system
semiconductor chip
axis
correction
scribe line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60297026A
Other languages
English (en)
Other versions
JP2577346B2 (ja
Inventor
Shozo Saito
齋藤 昇三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29702685A priority Critical patent/JP2577346B2/ja
Publication of JPS62156833A publication Critical patent/JPS62156833A/ja
Application granted granted Critical
Publication of JP2577346B2 publication Critical patent/JP2577346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はレーザビーーズ素子を有する半導体装置の製造
方法に関する。
〔発明の技術的背景とその問題点〕
超大規模集積回路(VLSI)等の半導体装置、特に大
容量メモリの半導体装置においては、高集積化に伴なっ
て半導体チップ内の回路が著しく微細化され、そのため
チップ内に不良ビットが多く発生する。この不良ビット
の発生は半導体チップの不良につながるため、近年、半
導体チップ内に予備ビットを形成して不良ビットを予備
ビットと置換することが行なわれており、不良ビットの
切断のためフーーズ素子が形成されている。このフユー
ズ素子の内、設計の自由度、フユーズ素子の信頼性、冗
長回路が占める面積の割合等の観点からレーザで溶断さ
れるレーザフユーズ素子が多用化されている。
かかるレーザ7ユーズ素子も切断する手順は、一般に製
造工程が終了したウェーハをテスタで測定し、不良のビ
ットを検知し、そのアドレスを記憶する。次にレーザト
リミング装置にてレーザフユーズ素子を切断して、予備
のビットを選択する。
このレーザトリミング装置はチップの上からフユーズ素
子上にレーザビームを照射することで溶断するものであ
り、あらかじめ記憶されているチップ上のフユーズ素子
の位置九レーザビームを移動させ、テスターで検知した
不良のビットのあるアドレスに対応するフユーズ素子を
切断するように作動する。従って、レーザトリミング装
置と半導体チップのレーザフユーズ素子との相対的な位
置関係を正確に把迩して、レーザビームをレーザ7−ズ
素子上に正確に移動させる必要がある。特に、半導体チ
ップが形成された半導体ウェーハはレーザビームの移動
量に対して大ぎく移動するため、半導体チップの移動の
都度、半導体チップの座標系とレーザビームの給体座標
系との間の差を補正する操作が必要となっている。
第を図は上記操作を行なうための半導体ウェーハの従来
例の平面図である。半導体ウエーノ・に多数の半導体チ
ップ10 a 、 10 b 、 10 e・・・が基
盤目状に形成されている。各半導体チップ10IL、1
0b。
10c・・・は予備ビットとフユーズ素子が形成されて
おり、隣接する半導体チップとはスクライブライン/l
を介して接している。そして、スクライブライン/lに
は一定の幅の補正用マーク/コa、/:ib。
/コC・・・がスクライブラインと直交する方向く形成
されている。この補正用マーク/2 a 、 /2 b
 、 /2 e・・・はレーザを反射する素材、例えば
アルミニウム系からなり、レーザビームを補正用マーク
72 m 。
/2b、/コC・・・上な移動させることで、その反射
光の信号により、半導体チップの座標系とレーザビーム
の座標系との補正な行なっている。すなわち、半導体チ
ップ10hに対してはX軸方向、Y軸方向に位置する補
正用マーク/コa、/ubが対応し、半導体チップ10
bに対してはX、Y軸方向に位置する補正用マーク/2
c、/コdが対応して、各チップのX軸およびY軸のず
れが補正されるよ5になっている。
しかしながら、従来の補正用マークではX軸。
Y軸方向のずれを検出するだけであり、半導体チップの
傾ぎを検出し、補正することはできない。
この傾きは、特に大型化された半導体チップ、縦長の半
導体チップの場合に問題であり、傾きによって正確にレ
ーザビームを位置決めすることができず、操作精度が悪
いものとなっている。
〔発明の目的〕
本発明は上記の従来技術の欠点を克服するためになされ
たもので、半導体チップのX軸、Y軸方向のずれのみで
なく、その傾き(ローテーションpによる回転角をも検
出して補正することができる半導体装置の製造方法を提
供することな目的とする。
〔発明の概要〕
上記の目的を達成するため、本発明に係る半導体装置の
製造方法は、ウェーハ上で直交するコ辺のスクライブラ
インにスクライブラインと直交する方向の補正用マーク
と、スクライブラインと平行する方向の補正用マークと
を形成し、直交方向の補正用マークでX軸、Y軸方向の
ずれを検出・補正し、平行方向の補正用マークが傾ぎ角
度を検出・補正するようKしたことを特徴とする。
〔発明の実施例〕
以下、本発明を図示する実施例につき、具体的に説明す
る。
第1図は本発明に係る半導体装置の製造方法の一実施例
を説明するための、半導体ウェーハの平面図である。直
交するスクライブライン6.7を境にして半導体ウェー
ハに半導体チップ/、2゜Jが基盤目状に形成されてい
る。各半導体チップにはアクティブビットおよび補助ビ
ット(いずれも図示せず)が多数形成されており、各ビ
ットニはレーザビームで溶断されるレーザフユーズ素子
が形成されている。従って、アクティブビットの不良が
検知されると、補助ピットとの置換を行なうためレーザ
フユーズ素子が切断されるようになっている。
スクライブライン6.7はダイシング工程でダイシング
プレートあるいはダイシングレーザによってダイシング
溝が形成され、半導体チップを個々に分離するために形
成されるものである。従って、スクライブライン6.7
は個々の半導体チップの外周弘辺に形成されており、ス
クライブライン乙、りにはレーザビームの絶対座標系に
対して半導体チップの座標系を相対的に位置決めするた
めの補正用マークが形成されている。
この補正用マークは−の半導体チップに対して、少なく
とも直交する2辺のスクライブラインに形成されるよう
になっており、且つ、各辺の補正用マークはスクライブ
ラインと直交する方向とスクライブラインと平行する方
向とが組み合わされた一対となっている。すなわち、半
導体チップlに対しては、X軸方向のスクライブライン
乙に形成された直交方向の補正用マーク+bと平行方向
の補正用マーク41mとで一対をなし、この一対に対応
する補正用マークud、’Icがスクライブライン6と
直交するY軸方向のスクライブラインクaに形成されて
いる。なお、この他に、スフ2イブライン乙に形成され
た補正用マークよa、jbと、スクライブライン7aに
形成された補正用マークjc、jdとが相互忙対応して
形成されている。
補正用マークはレーザビームを反射する素材、例えばア
ルミニウムからなり、レーザビームが補正用マーク上を
走査されると、その反射光によって検出されるようにな
っている。例えば、第3図のように補正用マークIlb
とクロスする方向にレーザビームtを走査すると、補正
用マークIlbからの反射光が検知され、同図の波形9
が得られる。
この波形9のセンターを半導体チップ座標系の所定の座
標値とし、レーザビームの移動座標系との差を計算する
ことでレーザビームの絶対座標系に対して半導体チップ
の座標系を相対的に補正することができるものである。
従って、−の半導体チップlに対して直交するスクライ
ブライン6.7aにスクライブライン&、7mと直交す
る方向の補正用マークllb、&dを形成することで半
導体チップlOX軸、Y軸座標系を補正することができ
る。
一方、スクライブライン6.7aと平行方向く形成され
た補正用マークlIa、IIcは、補正用マークIlb
、lIdで得られた半導体チップの座標系のレーザビー
ムの絶対座標系に対する傾きを補正するものである。す
なわち、第一図のようにレーザビームを直交するスクラ
イブラインIs、  7alC沿って走査すると、X軸
方向のスクライブライン乙に形成された補正用マークt
Iaによって半導体チップ/の座標系のX軸とレーザビ
ームの絶対座標系のX軸との角度αが算出され、Y軸方
向のスクライブライン7aに形成された補正用マーク4
(eによって半導体チップ/の座標系のY軸とレーザビ
ームの絶対座標系のY軸との角度βが算出される。
従って、直交する辺のスクライブライン6.7aに形成
された直交方向の補正用マーク!b−1Idと平行方向
の補正用マークla、lIaとによって半導体チップ/
の座標系をレーザビームの絶対座標系に補正できるから
、レーザフユーズ素子を正確に切断することができる。
なお、各スクライブライン6、りaに形成された補正用
マーク!ra。
3bおよびje、&dKよっても半導体チップ/の座標
系の補正が行なわれるが、その平行方向の補正用マーク
!rh、!reを補正用マーク4(a、 II cの延
長線上に位置させることで、半導体チップlの傾きを、
より正確に検出することができる。
〔発明の効果〕
以上のとおり本発明によれば、直交するスクライブライ
ンにスクライブラインと直交する補正用マークおよび平
行する補正用マークを形成して半導体チップの座標系の
位置と傾きを補正するようにしたから、半導体チップを
レーザビームに正確に位置決めでき、レーザ7ユーズ素
子を確実に切断することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための半導体ウェ
ーハの平面図、第2図および第3図は半導体チップの座
標系を補正する場合の平面図、第1図は従来例を説明す
るための半導体ウエーノ・の平面図である。 /・・・半導体チップ、#a、  tlb、  IIc
、  1Id−補正用マーク、6,7.7a・・・スク
ライブライン。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェーハに形成されたレーザフューズ素子を
    レーザビームで溶断し、その後にこの半導体ウェーハを
    スクライブラインで切断し、それぞれ複数のレーザフュ
    ーズ素子を有する複数の半導体チップに分割する半導体
    装置の製造方法において、個々の前記半導体チップ予定
    部分の周囲の4辺のスクライブラインの内、少なくとも
    直交する2辺のスクライブラインに、このスクライブラ
    インと直交する方向の第1の補正用マークと平行する方
    向の第2の補正用マークとを形成し、次いで前記半導体
    チップの配列方向への前記半導体ウェーハの位置ずれと
    前記半導体ウェーハのローテーションによる回転角とを
    前記第1および第2の補正用マークで補正し次いでレー
    ザビームにより前記レーザフューズ素子の溶断を行うこ
    とを特徴とする半導体装置の製造方法。 2、前記スクライブラインがアルミニウムから特許請求
    の範囲第1項記載の半導体装置の製造方法。
JP29702685A 1985-12-28 1985-12-28 半導体装置の製造方法 Expired - Lifetime JP2577346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29702685A JP2577346B2 (ja) 1985-12-28 1985-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29702685A JP2577346B2 (ja) 1985-12-28 1985-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62156833A true JPS62156833A (ja) 1987-07-11
JP2577346B2 JP2577346B2 (ja) 1997-01-29

Family

ID=17841261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29702685A Expired - Lifetime JP2577346B2 (ja) 1985-12-28 1985-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2577346B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022164A (ja) * 1988-06-13 1990-01-08 Nec Corp 集積回路
JPH02309620A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140626A (en) * 1980-04-02 1981-11-04 Toshiba Corp Manufacture of semiconductor device
JPS5818922A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140626A (en) * 1980-04-02 1981-11-04 Toshiba Corp Manufacture of semiconductor device
JPS5818922A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022164A (ja) * 1988-06-13 1990-01-08 Nec Corp 集積回路
JPH02309620A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2577346B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
JP2802561B2 (ja) 半導体チップのアライメント方法およびレーザ修理用ターゲット
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JPH0444307A (ja) 半導体装置の製造方法
JP2617870B2 (ja) アライメント方法
KR100271048B1 (ko) 얼라인먼트 방법
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
JPS62156833A (ja) 半導体装置の製造方法
JP2020028922A (ja) 刃先位置検出方法
CN102934216A (zh) 用于对准半导体材料的方法
JP3001587B2 (ja) 半導体集積回路の製造方法
US8420498B2 (en) Alignment method of chips
JPH1187278A (ja) 半導体基板のダイシング方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JP3317214B2 (ja) 半導体集積回路
JP2001035924A (ja) 半導体装置及びトリミング方法
JPH0666240B2 (ja) 半導体装置の製造方法
TWI809828B (zh) 疊對量測標記
JPS61228626A (ja) パタ−ン修正装置
JPH02192754A (ja) 半導体装置
KR960004644B1 (ko) 중첩오차 측정마크 제조방법
JPH0387013A (ja) 半導体装置の製造方法
KR101076776B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
JP3265788B2 (ja) 半導体集積回路の検査方法および検査装置
JPS63237433A (ja) 半導体集積回路装置
JPH06120322A (ja) 半導体ウエハの位置認識方法およびそれに使用される半導体ウエハ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term