KR900019279A - 얼라이먼트 타켓(Alignment Target) 제조방법 - Google Patents

얼라이먼트 타켓(Alignment Target) 제조방법 Download PDF

Info

Publication number
KR900019279A
KR900019279A KR1019890007376A KR890007376A KR900019279A KR 900019279 A KR900019279 A KR 900019279A KR 1019890007376 A KR1019890007376 A KR 1019890007376A KR 890007376 A KR890007376 A KR 890007376A KR 900019279 A KR900019279 A KR 900019279A
Authority
KR
South Korea
Prior art keywords
alignment target
reticle
stepping
forming
chip
Prior art date
Application number
KR1019890007376A
Other languages
English (en)
Other versions
KR910007389B1 (ko
Inventor
강영진
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019890007376A priority Critical patent/KR910007389B1/ko
Publication of KR900019279A publication Critical patent/KR900019279A/ko
Application granted granted Critical
Publication of KR910007389B1 publication Critical patent/KR910007389B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

얼라이먼트 타켓(Alignment Target) 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 웨이퍼상에 다수의 칩이 형성된 도면, 제3도는 본 발명에 의해 칩을 사진 촬영할 때 A레티클과 B레티클 사이에서 스테핑 에라가 발생되어도 칩3의 좌표설정에는 지장이 없는 것을 나타낸 도면, 제4도는 본 발명의 제1실시예로써 얼라이먼트 타켓을 +자 모형으로 형성한 도면.

Claims (3)

  1. 셀이 고집적되어 형성된 칩내의 불량셀이나 불량 회로를 수리하기 위해 사용되는 얼라이먼트 타켓의 제조방법에 있어서, 다수의 칩이 하나의 레티클을 제각기 형성하도록 얼라이먼트 타켓을 개개의 단일 칩내부에 소정의 갯수로 형성하여 스테핑 공정을 행함으로써, 각각의 레티클과 레티클 사이에 발생하는 스테핑 에러와 무관하게 상기 얼라이먼트 타켓에 의해 칩의 위치를 설정하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.
  2. 제1항에 있어서, 얼라이먼트 타켓을 "ㄴ"자 모형으로 형성하여 스테핑 공정을 수행하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.
  3. 제1 또는 2항에 있어서, 얼라이먼트 타켓을 "+"자 모형으로 형성하여 스테핑 공정을 수행하는 것을 포함하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007376A 1989-05-31 1989-05-31 얼라이먼트 타켓(Alignment Target) 제조방법 KR910007389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007376A KR910007389B1 (ko) 1989-05-31 1989-05-31 얼라이먼트 타켓(Alignment Target) 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007376A KR910007389B1 (ko) 1989-05-31 1989-05-31 얼라이먼트 타켓(Alignment Target) 제조방법

Publications (2)

Publication Number Publication Date
KR900019279A true KR900019279A (ko) 1990-12-24
KR910007389B1 KR910007389B1 (ko) 1991-09-25

Family

ID=19286647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007376A KR910007389B1 (ko) 1989-05-31 1989-05-31 얼라이먼트 타켓(Alignment Target) 제조방법

Country Status (1)

Country Link
KR (1) KR910007389B1 (ko)

Also Published As

Publication number Publication date
KR910007389B1 (ko) 1991-09-25

Similar Documents

Publication Publication Date Title
KR970018205A (ko) 반도체 집적회로 제조공정방법
KR900700924A (ko) 레티클 마스크 제조 방법
GB8610655D0 (en) Integrated circuit substrates
US4409686A (en) Method of serialization of dice
DE68915619D1 (de) Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten.
GB1255421A (en) Method of producing one or more integrated semiconductor circuits
JPS5968928A (ja) 半導体装置の製造方法
KR900019279A (ko) 얼라이먼트 타켓(Alignment Target) 제조방법
JPS5587452A (en) Manufacture of semiconductor device
KR920005333A (ko) 반도체회로 제조장치 및 방법
KR950004477A (ko) 반도체 웨이퍼의 테스트 방법
JPS57196557A (en) Semiconductor device
KR950030229A (ko) 웨이퍼 패턴의 얼라인 방법
JPS55157245A (en) Mass producing method of integrated circuit
JPS6035514A (ja) ホトリングラフイパタ−ン
JPS57211233A (en) Test of mask
JPS63220542A (ja) 半導体装置の製造方法
JPS5279678A (en) Repairing method for semiconductor memory elements
KR19980020626A (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPS6017747A (ja) 半導体集積回路製造用レチクル
KR960024679A (ko) 노광촛점 검사용 마스크
KR950030295A (ko) 레이저 리페어 마크의 정렬방법
JPS52144977A (en) Inspecting method of semiconductor devices
JPS5745236A (en) Manufacture of semiconductor device
KR960019485A (ko) 노광마스크

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 18

EXPY Expiration of term